JPH11204685A - 半導体プラスチックパッケージ - Google Patents

半導体プラスチックパッケージ

Info

Publication number
JPH11204685A
JPH11204685A JP10004835A JP483598A JPH11204685A JP H11204685 A JPH11204685 A JP H11204685A JP 10004835 A JP10004835 A JP 10004835A JP 483598 A JP483598 A JP 483598A JP H11204685 A JPH11204685 A JP H11204685A
Authority
JP
Japan
Prior art keywords
metal plate
wiring board
printed wiring
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10004835A
Other languages
English (en)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Kozo Yamane
康三 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP10004835A priority Critical patent/JPH11204685A/ja
Priority to EP98310022A priority patent/EP0926729A3/en
Priority to US09/207,115 priority patent/US6376908B1/en
Priority to TW087120501A priority patent/TW401723B/zh
Priority to KR1019980054122A priority patent/KR19990062959A/ko
Publication of JPH11204685A publication Critical patent/JPH11204685A/ja
Priority to US10/036,385 priority patent/US6720651B2/en
Priority to US10/790,039 priority patent/US20040171189A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 放熱性、吸湿後の耐熱性などに優れた半導体
プラスチックパッケージを得る。 【解決手段】 金属芯プリント配線板を用いるボールグ
リッドアレイの半導体プラスチックパッケージであっ
て、該金属芯突起部が表裏面の一部に露出しており、表
面金属突起部の上に固定された半導体チップと、その周
囲の回路導体がワイヤボンディングで接続され、表裏の
回路はブラインドビア導通孔を経由してスルーホールで
結線されており、裏面に露出した金属突起部を通じて熱
が逃げる構造であり、少なくとも半導体チップ、ワイ
ヤ、及びボンディングパッドが樹脂封止されてなる半導
体プラスチックパッケージ。 【効果】 放熱性、吸湿後の耐熱性などに優れ、大量生
産性に適した半導体プラスチックパッケージを得ること
ができた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを複数個
小型プリント配線板に搭載した形の、新規な半導体プラ
スチックパッケージに関する。特に、マイクロプロセッ
サー、マイクロコントローラー、ASIC、グラフィック等
の比較的高ワットで、多端子高密度の半導体プラスチッ
クパッケージに関する。本半導体プラスチックパッケー
ジは、ソルダーボールを用いてマザーボードプリント配
線板に実装して電子機器として使用される。
【０００２】
【従来の技術】従来、半導体プラスチックパッケージと
して、プラスチックボールグリッドアレイ（P-BGA)やプ
ラスチックランドグリッドアレイ（P-LGA)等、プラスチ
ックプリント配線板の上面に半導体チップを固定し、こ
のチップを、プリント配線板上面に形成された導体回路
にワイヤボンディングで結合し、プリント配線板の下面
にはソルダーボールを用いて、マザーボードプリント配
線板と接続するための導体パッドを形成し、表裏回路導
体がメッキされたスルーホールで接続されて、半導体チ
ップが樹脂封止されている構造の半導体プラスチックパ
ッケージが公知である。本公知構造において、半導体か
ら発生する熱をマザーボードプリント配線板に拡散させ
るため、半導体チップを固定するための上面の金属箔か
ら下面に接続するメッキされた熱拡散スルーホールが形
成されている。
【０００３】該スルーホールを孔を通して、水分が半導
体固定に使われている銀粉入り樹脂接着剤に吸湿され、
マザーボードへの実装時の加熱により、また、半導体部
品をマザーボードから取り外す際の加熱により、層間フ
クレを生じる危険性があり、これはポップコーン現象と
呼ばれている。このポップコーン現象が発生した場合、
パッケージが使用不能となることが多く、この現象を大
幅に改善する必要がある。また、半導体の高機能化、高
密度化は、ますます発熱量の増大を意味し、熱放散用の
ための半導体チップ直下のスルーホールのみでは熱の放
散は不十分となってきている。
【０００４】
【発明が解決しようとする課題】本発明は、以上の問題
点を改善したプラスチックパッケージを提供するもので
ある。
【０００５】
【課題を解決するための手段】すなわち、本発明は、プ
リント配線板の片面の部分的に露出した金属板の上に半
導体チップが固定され、その周囲のプリント配線板表面
に形成された回路導体とワイヤボンディングで接続され
ており、少なくとも、該表面のプリント配線板上の信号
伝播回路導体が、プリント配線板の反対面に形成された
回路導体もしくは該パッケージの外部とのハンダボール
で接続するために形成された回路導体パッドとが、２箇
所以上ブラインドビア導通孔を経由してスルーホールで
結線されており、少なくとも半導体チップが樹脂封止さ
れている構造の半導体プラスチックパッケージであっ
て、該プリント配線板の信号伝播回路導体が３層以上で
構成され、プリント配線板とほぼ同じ大きさの金属板が
プリント配線板の厚さ方向のほぼ中央に配置され、表裏
回路導体と熱硬化性樹脂組成物で絶縁されており、且
つ、金属板に少なくとも１個以上のスルーホール導体径
より大きい径のクリアランスホールが形成され、孔壁と
金属板とは樹脂組成物で絶縁されており、半導体チップ
とほぼ同じ大きさの内層の金属突起の一部が片面に少な
くとも１箇所以上表面に露出しており、この露出金属表
面に半導体チップが固定されていて、且つ、半導体チッ
プの固定用の金属板突起面とは反対側の表面の一部分に
熱放散用の金属板突起面が露出してなることを特徴とす
る半導体プラスチックパッケージである。
【０００６】本発明においては、半導体チップの固定用
の金属とは反対側の面の一部分に熱放散用の金属板突起
が露出しており、発生した熱はこの金属板を通して逃げ
るようにしてなり、半導体チップの下面からの吸湿がな
く、吸湿後の耐熱性、すなわちポップコーン現象が大幅
に改善できるものである。加えて大量生産性にも適して
おり、経済性の改善された、新規な構造の半導体プラス
チックパッケージを得ることができる。
【０００７】
【発明の実施の形態】本発明のプラスチックパッケージ
は、プリント配線板の厚み方向のほぼ中央に熱放散性の
良好な金属板を配置し、表裏の回路導体導通用のメッキ
されたスルーホールは、金属板にあけられた該クリアラ
ンスホール径より小さめの径の孔とし、埋め込まれた樹
脂のほぼ中央に形成することにより、金属板との絶縁性
を保持する。
【０００８】公知のスルーホールを有する金属芯プリン
ト配線板の上面に半導体チップを固定する方法において
は、従来のP-BGA パッケージと同様に半導体チップから
の熱は直下の熱放散用スルーホールに落として熱放散せ
ざるを得ず、ポップコーン現象は改善できない。本発明
は、まず金属芯とする金属板をあらかじめ公知のエッチ
ング法、冷間機械加工、圧延異型条加工法等の方法で、
少なくとも１個以上の半導体チップ固定用に、半導体チ
ップとほぼ同等の大きさの突起を形成しておく。次い
で、表裏の導通スルーホールを形成可能なように、スル
ーホールを形成しようとする位置にスルーホール径より
大きめのクリアランスホールを、公知のエッチング法、
打ち抜き法、ドリル、レーザー等で金属芯に孔を形成し
ておく。半導体から発生する熱は、直接搭載する金属部
分から金属板全体に熱伝導されるために、反対面に形成
された、表面に露出した金属板突起部から、熱をマザー
ボードプリント配線板に拡散する構造とする。
【０００９】該突起とスルーホールが形成された金属板
の表面を公知の方法で酸化処理、微細凹凸形成、皮膜形
成等の接着性や電気絶縁性向上のための表面処理を必要
に応じて施す。該表面処理され、突起部とクリアランス
ホールが形成された金属板の、半導体チップを直接固定
する面及び反対面の突起部以外は、すべて熱硬化性樹脂
組成物で絶縁部を形成する。熱硬化性樹脂組成物による
絶縁部の形成は、半硬化状態の熱硬化性樹脂組成物を含
浸、乾燥したプリプレグ等を用い、半導体チップを直接
固定する突起或いは反対面の突起のある金属部分に相当
するプリプレグの部分を、あらかじめ突起部分の面積よ
りやや大きめの孔を打ち抜き等によってあけておき、こ
れを両面に配置し、加熱、加圧下に積層成形する。プリ
プレグの厚みは金属突起の高さよりやや高めになるよう
に作成する。加熱、加圧工程中に、熱により１度熔融し
た半硬化状態の熱硬化性樹脂を金属板のクリアランスホ
ールに流し込んでクリアランスホールの中を埋め込むと
同時に、金属突起物の表面以外は熱硬化性樹脂組成物で
一体化する。
【００１０】また、無溶剤或いは溶剤タイプの熱硬化性
樹脂組成物を用い、スクリーン印刷等で該金属板突起場
所以外に塗布し、更には裏面も同様に塗布してから加熱
して半硬化状態とした後、このまま加熱して硬化する
か、加熱、加圧下に積層成形して一体化する。積層成形
する場合、上記と同様にクリアランスホール内に樹脂を
流し込むと同時に熱硬化させる。塗布、半硬化する場
合、低圧にてクリアランスホールの中に樹脂を流し込
み、溶剤或いは空気を加熱しながら抜き、半硬化する。
溶剤が入っている場合、クリアランスホール内の未充填
が起こり易いため、あらかじめ無溶剤液状の熱硬化性樹
脂組成物クリアランスホールに流し込み、硬化しておく
方法が一般的であるが、いずれの方法においても、金属
板のクリアランスホール内を熱硬化性樹脂組成物で充填
されるように加工する。
【００１１】金属板の側面については、熱硬化性樹脂組
成物で埋め込まれている形、露出している形、いずれの
形でも良い。
【００１２】また、サブトラクティブ法によるスルーホ
ールプリント配線板の形成のためには、積層成形時に、
表裏の最外層に、プリント配線板よりやや大きめの金属
箔、或いは片面銅張積層板を配置して、加熱、加圧下に
積層成形することににより、外層回路形成用の金属箔で
表裏が覆われた金属箔張多層板が形成される。
【００１３】表裏層に金属箔を使用しないで積層成形す
る場合、公知のアディティブ法にて回路を形成し、プリ
ント配線板を作る。
【００１４】上記サブトラクティブ法、アディティブ法
で作成した板の、半導体を固定する部分以外の箇所に表
裏の回路を導通するスルーホール用孔をドリル、レーザ
ー或いはプラズマ等、公知の方法にて小径の孔をあけ
る。
【００１５】表裏信号回路用のスルーホール用孔は、樹
脂の埋め込まれた金属板クリアランスホールのほぼ中央
に、金属板と接触しないように形成する。次いで無電解
メッキや電解メッキによりスルーホール内部の金属層を
形成して、メッキされたスルーホールを形成するととも
に、フルアディティブ法では、同時に表裏にワイヤボン
ディング用端子、信号回路、ソルダーボール用パッド、
導体回路等を形成する。
【００１６】セミアディティブ法では、スルーホールを
メッキすると同時に、表裏も全面メッキされ、その後、
公知の方法にて上下に回路を形成する。また、表裏金属
箔を使用して積層成形されたものは、表裏の回路形成工
程で、半導体チップ固定部分の金属突起部分及び反対面
突起部の表面にある金属箔も除去される。次いで、ワイ
ヤボンディング用の貴金属メッキを、少なくともワイヤ
ボンディングパッド表面に形成してプリント配線板を完
成させる。この場合、貴金属メッキの必要のない箇所
は、事前にメッキレジストで被覆しておく。また、メッ
キ後に、必要により公知の熱硬化性樹脂組成物、或いは
光選択熱硬化性樹脂組成物で、少なくともダイボンディ
ングパッド、及び反対面のボールパッド以外の表面に皮
膜を形成する。片面銅張積層板を使用した場合、回路形
成後、或いは貴金属メッキ後にルータ等で半導体チップ
搭載箇所金属板の上の基材を切除する。
【００１７】ブラインドビア部を形成する層に使用する
材料としては、上記の基材補強プリプレグ、銅箔に熱硬
化性樹脂組成物を塗布、乾燥して半硬化した樹脂付き銅
箔、或いは塗料等、一般に公知のものが使用される。ブ
ラインドビアを形成する方法は、一般に公知の方法が使
用できる。具体的には、炭酸ガスレーザー、プラズマで
ビアをあける方法、フォトビア法であける方法等が挙げ
られる。
【００１８】該プリント配線板の半導体を接着する金属
突起部分の表面に接着剤や金属粉混合接着剤を用いて、
半導体チップを固定し、さらに半導体チップとプリント
配線板回路のボンディングパッドとをワイヤボンディン
グ法で接続し、少なくとも、半導体チップ、ボンディン
グワイヤ、及びボンディングパッドを公知の封止樹脂で
封止する。
【００１９】半導体チップと反対面のソルダーボール接
続用導体パッドに、ソルダーボールを接続してP-BGA を
作り、マザーボードプリント配線板上の回路にソルダー
ボールを重ね、熱によってボールを熔融接続するか、ま
たはパッケージにソルダーボールをつけずにP-LGA を作
り、マザーボードプリント配線板に実装する時に、マザ
ーボードプリント配線板面に形成されたソルダーボール
接続用導体パッドとP-LGA 用のソルダーボール用導体パ
ッドとを、ソルダーボールを加熱熔融することにより接
続する。
【００２０】本発明に用いる金属板は、特に限定しない
が、高弾性率、高熱伝導性で、厚さ30〜300 μｍのもの
が好適である。具体的には、純銅、無酸素銅、その他、
銅が95重量％以上のFe、Sn、Ｐ、Cr、Zr、Zn等との合
金、或いは合金の表面を銅メッキした金属板等が好適に
使用される。
【００２１】本発明の金属突起部の高さは、30〜200 μ
ｍが好適である。また、突起部をくり抜いたプリプレ
グ、或いはスクリーン印刷で形成する熱硬化性樹脂の高
さは、この突起と同じ高さか、やや高いことが好まし
い。突起部の面積は、半導体チップの面積と同等以上で
あり、僅かに大きめが好ましい。一般的には５〜20mm角
である。金属突起部は、エッチング、冷間機械加工、或
いは圧延異型条加工等の一般に公知の方法で作成でき
る。また、平滑な金属板の上に、所定の大きさの同質、
或いは異質の金属板を、熱伝導の良好な銅ペースト等、
一般に公知の接着方法にて接着させることも可能であ
る。
【００２２】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミド−シアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニ
レンエーテル樹脂等が挙げられ、１種或いは２種類以上
が組み合わせて使用される。耐熱性、耐湿性、耐マイグ
レーション性、吸湿後の電気的特性等の点から多官能性
シアン酸エステル樹脂組成物が好適である。
【００２３】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に２個以上の
シアナト基を有する化合物である。具体的に例示する
と、1,3-又は1,4-ジシアナトベンゼン、1,3,5-トリシア
ナトベンゼン、1,3-、1,4-、1,6-、1,8-、2,6-又は2,7-
ジシアナトナフタレン、1,3,6-トリシアナトナフタレ
ン、4,4-ジシアナトビフェニル、ビス（4-ジシアナトフ
ェニル）メタン、2,2-ビス（4-シアナトフェニル）プロ
パン、2,2-ビス（3,5-ジブロモ-4- シアナトフェニル）
プロパン、ビス（4-シアナトフェニル）エーテル、ビス
（4-シアナトフェニル）チオエーテル、ビス（4-シアナ
トフェニル）スルホン、トリス（4-シアナトフェニル）
ホスファイト、トリス（4-シアナトフェニル）ホスフェ
ート、およびノボラックとハロゲン化シアンとの反応に
より得られるシアネート類などである。
【００２４】これらのほかに特公昭41-1928 、同43-184
68、同44-4791 、同45-11712、同46-41112、同47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステ
ル化合物類も用いられ得る。また、これら多官能性シア
ン酸エステル化合物のシアナト基の三量化によって形成
されるトリアジン環を有する分子量 400〜6,000 のプレ
ポリマーが使用される。このプレポリマーは、上記の多
官能性シアン酸エステルモノマーを、例えば鉱酸、ルイ
ス酸等の酸類；ナトリウムアルコラート等、第三級アミ
ン類等の塩基；炭酸ナトリウム等の塩類等を触媒として
重合させることにより得られる。このプレポリマー中に
は一部未反応のモノマーも含まれており、モノマーとプ
レポリマーとの混合物の形態をしており、このような原
料は本発明の用途に好適に使用される。一般には可溶な
有機溶剤に溶解させて使用する。
【００２５】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂；ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類；ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは１種或
いは２種類以上が組み合わせて使用され得る。
【００２６】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭57-005406 に記載の
末端三重結合のポリイミド類が挙げられる。
【００２７】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
【００２８】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類；ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
のelastic なゴム類；ポリエチレン、ポリプロピレン、
ポリブテン、ポリ-4- メチルペンテン、ポリスチレン、
AS樹脂、ABS 樹脂、MBS 樹脂、スチレン−イソプレンゴ
ム、ポリエチレン−プロピレン共重合体、4-フッ化エチ
レン-6- フッ化エチレン共重合体類；ポリカーボネー
ト、ポリフェニレンエーテル、ポリスルホン、ポリエス
テル、ポリフェニレンサルファイド等の高分子量プレポ
リマー若しくはオリゴマー；ポリウレタン等が例示さ
れ、適宜使用される。また、その他、公知の無機或いは
有機の充填剤、染料、顔料、増粘剤、滑剤、消泡剤、分
散剤、レベリング剤、光増感剤、難燃剤、光沢剤、重合
禁止剤、チキソ性付与剤等の各種添加剤が、所望に応じ
て適宜組み合わせて用いられる。必要により、反応基を
有する化合物は硬化剤、触媒が適宜配合される。
【００２９】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性等に劣るため使用した熱硬化性樹脂に対して公知の熱
硬化触媒を用い得る。使用量は、熱硬化性樹脂100 重量
部に対して0.005 〜10重量部、好ましくは0.01〜５重量
部である。
【００３０】プリプレグの補強基材として使用するもの
は、一般に公知の無機或いは有機の織布、不織布が使用
される。具体的には、Ｅガラス、Ｓガラス、Ｄガラス等
の公知のガラス繊維布、全芳香族ポリアミド繊維布、液
晶ポリエステル繊維布等が挙げられる。これらは、混抄
でも良い。また、ポリイミドフィルム等のフィルムの表
裏に熱硬化性樹脂組成物を塗布、加熱して半硬化状態に
したものも使用できる。
【００３１】最外層の金属箔は、一般に公知のものが使
用できる。好適には厚さ３〜100 μｍの銅箔、アルミニ
ウム箔、ニッケル箔等が使用される。
【００３２】金属板に形成するクリアランスホールの径
は、表裏導通用スルーホール径よりやや大きめに形成す
る。具体的には、該スルーホール壁と金属板クリアラン
スホール壁とは50μｍ以上の距離が、熱硬化性樹脂組成
物で絶縁されていることが好ましい。表裏導通用スルー
ホール径については、特に限定はないが、50〜300 μｍ
が好適である。
【００３３】本発明の多層プリント配線板用プリプレグ
を作成する場合、基材に熱硬化性樹脂組成物を含浸、乾
燥し、半硬化状態の積層材料とする。また基材を使用し
ない半硬化状態とした樹脂シートも使用できる。或いは
塗料も使用できる。この場合、半硬化状態の程度によ
り、ハイフロー化、ノーフロー化する。ノーフローとし
た場合、加熱、加圧して積層成形した時、樹脂の流れ出
しが 100μｍ以下、好ましくは50μｍ以下とする。ま
た、この際、金属板、金属箔とは接着し、ボイドの発生
しないことが肝要である。プリプレグを作成する温度は
一般的には 100〜180 ℃である。時間は５〜60分であ
り、目的とするフローの程度により、適宜選択する。
【００３４】本発明の金属芯の入った半導体プラスチッ
クパッケージを作成する方法は特に限定しないが、例え
ば以下（図１）の方法による。 (1) 内層となる金属板全面を液状エッチングレジストで
被覆し、加熱して溶剤を除去した後、半導体チップを固
定する突起部及び反対面の熱放散用突起部のレジストが
残るように作成したネガフィルムを被せ、紫外線照射
後、１％炭酸ナトリウム水溶液で未露光部分を溶解除去
する。 (2) エッチングにて金属板を所定厚み溶解してから、エ
ッチングレジストを溶解除去する。 (3) 再び液状エッチングレジストで上下を被覆し、両面
の金属突起部をくり抜き、クリアランスホール部の光が
遮断できるように作成したネガフィルムをその上にあ
て、紫外線で露光する。
【００３５】(4) クリアランスホール部のエッチングレ
ジストを溶解除去してから、エッチング法にて両側から
エッチングし、金属板にクリアランスホールを作成す
る。 (5) エッチングレジストを除去後、金属板全面を化学表
面処理し、金属突起部の部分よりやや大きめに孔をあけ
たプリプレグを両側に配置し、上下に金属箔を置く。 (6) 加熱、加圧、真空下に積層成形した後、所定の位置
にドリル、或いはレーザー等でスルーホールを内層金属
箔に接触しないようにあけ、デスミア処理を施した後、
金属メッキを行う。 (7) 公知の方法にて上下に回路を作成すると同時に、金
属板突起部の金属箔を除去する。
【００３６】(8) プリプレグＢを、半導体チップ搭載金
属露出部分だけザグリマシーンで孔をあけ（プリプレグ
B1）て表面に配置し、その上に18μm の電解銅箔を置
く。 (9) これを積層成形し、一体化する。 (10)表面のビアを形成する部分の銅箔をエッチング除去
し、炭酸ガスレーザーにてビアを形成した後、デスミア
処理を施し、裏面はフィルムで被覆して銅メッキを施
す。 (11)メッキレジストで被覆後、貴金属メッキを施し、内
層金属板の半導体チップ搭載部である突起部の表面に半
導体チップを接着し、ワイヤボンディングを行い、その
後、樹脂封止して、必要によりハンダボールを接着す
る。
【００３７】
【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。 実施例１ 2,2-ビス（4-シアナトフェニル）プロパン 900部、ビス
（4-マレイミドフェニル）メタン 100部を 150℃に熔融
させ、撹拌しながら４時間反応させ、プレポリマーを得
た。これをメチルエチルケトンとジメチルホルムアミド
の混合溶剤に溶解した。これにビスフェノールＡ型エポ
キシ樹脂（商品名：エピコート1001、油化シェルエポキ
シ＜株＞製） 400部、クレゾールノボラック型エポキシ
樹脂（商品名:ESCN-220F、住友化学工業＜株＞製） 600
部を加え均一に溶解混合した。更に触媒としてオクチル
酸亜鉛 0.4部を加え、溶解混合し、これに無機充填剤
（商品名：焼成タルク RST200 、日本タルク＜株＞製）
500部を加え、均一撹拌混合してワニスＡを得た。
【００３８】このワニスを厚さ 100μｍのガラス織布に
含浸し150 ℃で乾燥して、ゲル化時間(at170℃）10秒、
170℃,20kgf/cm2,5分間での樹脂流れ 150μｍとなるよ
うに作成した厚さ 105μｍの半硬化状態のプリプレグ
（プリプレグＢ）を得た。また、ゲル化時間 114秒、樹
脂流れ13mm、厚さ 109μm のプリプレグＣを作成した。
【００３９】一方、内層金属板となる厚さ 250μｍの銅
板を用意し、大きさ50mm角のパッケージの中央に13mm
角、高さ 100μｍの突起を２個作成した。反対面には13
mm角、高さ 100μｍの突起をエッチング法にて形成し
た。その後、該金属板の全面に液状エッチングレジスト
を厚さ20μｍ塗布し、乾燥して溶剤を飛ばした後、突起
部をくり抜いたネガフィルムを両面にそれぞれ重ね、ク
リアランスホール以外を紫外線照射してからクリアラン
スホール部のレジスト膜を１％炭酸ナトリウム水溶液で
除去した後、両側からエッチングによって0.6mm φのク
リアランスホールをあけた。金属板全面に黒色酸化銅処
理を施し、この両面には、突起部分に相当する位置に、
突起部より50μｍ大きめの孔をルーターにてあけた上記
プリプレグＢを被せ、その両外側に厚さ18μｍの電解銅
箔を配置し、 200℃,20kgf/cm2,30mmHg 以下の真空下で
２時間積層成形し一体化した。
【００４０】クリアランスホール箇所は、クリアランス
ホール部の金属に接触しないように、中央に孔径0.25mm
のスルーホールをドリルにてあけ、デスミア処理後、銅
メッキを無電解、電解メッキで行い、孔内に17μｍの銅
メッキ層を形成した。表裏に液状エッチングレジストを
塗布、乾燥してからポジフィルムを重ねて露光、現像
し、表裏回路を形成するとともに、突起部上の銅箔も同
時にエッチング除去し、プリント配線板Ｄを得た。次い
で表面金属露出部分の半導体チップを固定する突起部の
金属の大きさより100μｍ大きめの孔をルーターであ
け、プリプレグB1とした。これを上記プリント配線板Ｄ
の上に重ね、その外側に18μｍの電解銅箔を置き、 200
℃,20kgf/cm2,30mmHg 以下の真空下に積層成形した。
【００４１】このブラインドビアをあける箇所の銅箔を
エッチング除去し、炭酸ガスレーザーで孔をあけ、デス
ミア処理後、銅メッキを同様に施した。突起部、ボンデ
ィングパッド及びボールパッド以外にメッキレジストを
形成し、ニッケル、金メッキを施してプリント配線板を
完成した。上面突起部に大きさ13mm角の半導体チップを
銀ペーストで接着固定した後、ワイヤボンディングを行
い、次いでシリカ入りエポキシ封止用液状樹脂を用い、
半導体チップ部を樹脂封止して半導体パッケージを作成
した（図１及び図２）。このパッケージの評価結果を表
１に示す。
【００４２】実施例２ プリプレグＣを１枚用い、片面に18μｍの電解銅箔、片
面に離型フィルムを配置し、 200℃,20kgf/cm2にて２時
間積層成形して片面銅張積層板を作成した。内層とな
る、厚さ 250μm のCu：99.86 重量％、Fe：0.11重量
％、Ｐ：0.03重量％の合金板を実施例１と同様に加工し
て、表面に大きさ10mm角、高さ 100μｍで、２個の突
起、裏面に大きさ５mm角の突起を１個作成した。更に
0.6mmφのクリアランスホールをあけ、同様にルーター
で突起部に孔をあけたプリプレグＢを上下に配置し、そ
の両側に上記で得た片面銅張積層板を置き、同一条件で
積層成形した。
【００４３】クリアランスホール箇所は、クリアランス
ホール部の金属に接触しないように、ドリルにて中央に
孔径0.20mmのスルーホールをあけ、デスミア処理後、銅
メッキを無電解、電解メッキにて行い、孔内に17μｍの
銅メッキ層を形成した。表裏に液状エッチングレジスト
を塗布、乾燥して溶剤を除去してからポジフィルムを重
ねて、露光、現像して表裏回路を形成した。後は実施例
１と同様に、プリプレグB1を使用して積層成形し、同様
にビア部を作成し、突起部上の積層板部、ボンディング
パッド及びボールパッド部以外にメッキレジストを形成
し、ニッケル、金メッキを施してから、中央銅板突起部
上の積層板部の基材をルーターで切削除去し、プリント
配線板を完成した。その後、同様に半導体チップを接
着、ワイヤボンディングを行い、樹脂封止して半導体パ
ッケージとした。特性試験結果を表１に示す。
【００４４】比較例１ 実施例１のプリプレグＣを２枚使用し、上下に電解銅箔
を配置し、 200℃, 20kgf/cm2,30mmHg以下の真空下に２
時間積層成形し、両面銅張積層板を得た。所定の位置に
孔径0.25mmφのスルーホールをドリルであけ、デスミア
処理後に銅メッキを施した。この板の上下に公知の方法
で回路を形成し、ニッケルメッキ、金メッキを施した。
これは半導体チップを搭載する箇所に放熱用のスルーホ
ールが形成されており、この上に銀ペーストで半導体チ
ップを接着し、ワイヤボンディング後、エポキシ封止用
コンパウンドで実施例１と同様に樹脂封止した（図
３）。このパッケージの試験結果を表１に示す。
【００４５】比較例２ 比較例１のプリント配線板の半導体チップ搭載部分をザ
グリマシーンにて上下くり抜いてから、裏面に厚さ200
μm の銅板を、上記ローフロープリプレグＢを打ち抜い
たものを使用して、加熱、加圧下に同様に接着させ、放
熱板付きプリント配線板を作成した。これはややソリが
発生した。この放熱板に直接銀ペーストで半導体チップ
を接着させ、ワイヤボンディングで接続後、液状エポキ
シ樹脂で封止した（図４）。このパッケージの試験結果
を表１に示す。
【００４６】
【表１】 実施例１ 実施例２ 比較例１ 比較例２ 吸湿後の耐熱性(1) 常態 異常なし 異常なし 異常なし 異常なし 96hrs 異常なし 異常なし 異常なし 異常なし 120hrs 異常なし 異常なし 一部剥離 異常なし 144hrs 異常なし 異常なし 一部剥離 異常なし 168hrs 異常なし 異常なし 一部剥離 一部剥離 吸湿後の耐熱性(2) 常態 異常なし 異常なし 異常なし 異常なし 24hrs 異常なし 異常なし 一部剥離 異常なし 48hrs 異常なし 異常なし 剥離大 一部剥離 72hrs 異常なし 異常なし 剥離大 剥離大 96hrs 異常なし 異常なし ワイヤ 切れ 剥離大 120hrs 異常なし 異常なし ワイヤ 切れ ワイヤ 切れ 144hrs 異常なし 異常なし − ワイヤ 切れ 168hrs 異常なし 一部剥離 − − ガラス転移温度 (℃) ２３５ − − − プレッシャークッ 常態 ４×1014 − − − カー処理後の絶縁 200hrs ５×1012 抵抗値 （Ω） 500hrs ７×1011 700hrs ６×1010 1000hrs ３×1010 耐マイグレーシ 常態 ５×1013 − − − ョン性 200hrs ８×1011 （Ω） 500hrs ３×1011 700hrs ９×1010 1000hrs ８×1010 放熱性 (℃) ３３ ３５ ５５ ４７
【００４７】＜測定方法＞ 1)吸湿後の耐熱性 JEDEC STANDARD TEST METHOD A113-A LEVEL3：30℃・60
％RHで所定時間処理後、220 ℃リフローソルダー３サイ
クル後の基板の異常の有無について、断面観察及び電気
的チェックによって確認した。 2)吸湿後の電気絶縁性 JEDEC STANDARD TEST METHOD A113-A LEVEL2：85℃・60
％RHで所定時間（Max.168hrs.)処理後、220 ℃リフロー
ソルダー３サイクル後の基板の異常の有無を断面観察及
び電気的チェックによって確認した。 3)ガラス転移温度 DMA 法にて測定した。 4)プレッシャークッカー処理後の絶縁抵抗値 121 ℃・２気圧で所定時間処理した後、25℃・60％RHで
２時間後処理し、500VDCを印加60秒で、その端子間（ラ
イン／スペース＝70μm/70μm)の絶縁抵抗値を測定し
た。 5)耐マイグレーション性 85℃・85％RH、50VDC 印加して端子間の絶縁抵抗値を測
定した。 6)放熱性 パッケージを同一マザーボードプリント配線板にハンダ
ボールで接着させ、1000時間連続使用してから、パッケ
ージの温度を測定した。
【００４８】
【発明の効果】プリント配線板の片面に、半導体チップ
が固定され、半導体回路導体がその周囲のプリント配線
板表面に形成された回路導体とワイヤボンディングで接
続されており、少なくとも、該表面のプリント配線板上
の信号伝播回路導体が、プリント配線板の反対面に形成
された回路導体もしくは該ハンダボールでの接続用導体
パッドとが、２箇所以上ブラインドビア導通孔を経由し
てスルーホール導体で結線されており、半導体チップが
樹脂封止されている構造の半導体プラスチックパッケー
ジであって、該プリント配線板とほぼ同じ大きさの金属
板がプリント配線板の厚さ方向のほぼ中央に配置され、
表裏回路導体と多官能性シアン酸エステル樹脂組成物と
いった耐熱性樹脂組成物で絶縁されており、金属板に少
なくとも１個以上のスルーホール導体径より大きい径の
クリアランスホールがあけられ、孔壁と金属板とは樹脂
組成物で絶縁されており、半導体チップとほぼ同じ大き
さの内層の金属突起の一部が、少なくとも１個以上表面
に露出されており、該露出金属板の表面に半導体チップ
が固定され、裏面には放熱用の金属板の突起が露出して
おり、発生した熱はこの金属板を通して逃げるようにし
た半導体プラスチックパッケージとすることにより、半
導体チップの下面からの吸湿がなく、吸湿後の耐熱性、
すなわちポップコーン現象が大幅に改善できるととも
に、熱放散性も改善でき、加えて大量生産性にも適して
おり、経済性の改善された、新規な構造の半導体プラス
チックパッケージを得ることができた。
【図面の簡単な説明】
【図１】実施例１のプリント配線板Ｄの製造工程。
【図２】実施例１のビアが形成された半導体プラスチッ
クパッケージの製造工程。
【図３】比較例１の半導体プラスチックパッケージの製
造工程。
【図４】比較例２の半導体プラスチックパッケージの製
造工程。
【符号の説明】
(a) 液状エッチングレジスト、(b) 金属板、(c) ネガフ
ィルム、(d) クリアランスホール、(e) 金属箔、(f) プ
リプレグＢ、(g) 上下回路導通用スルーホール、(h) プ
リプレグＢ1 、(i) ビア部、(j) 封止樹脂、(k) 金ワイ
ヤ、(l) 半導体チップ、(m) 銀ペースト、(n) メッキレ
ジスト、(o) ハンダボール、(p) プリプレグＣ、(q) 熱
放散用スルーホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｃ０８Ｇ 73/00 Ｃ０８Ｇ 73/00

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板の片面の部分的に露出し
    た金属板の上に半導体チップが固定され、その周囲のプ
    リント配線板表面に形成された回路導体とワイヤボンデ
    ィングで接続されており、少なくとも、該表面のプリン
    ト配線板上の信号伝播回路導体が、プリント配線板の反
    対面に形成された回路導体もしくは該パッケージの外部
    とのハンダボールで接続するために形成された回路導体
    パッドとが、２箇所以上ブラインドビア導通孔を経由し
    てスルーホールで結線されており、少なくとも半導体チ
    ップが樹脂封止されている構造の半導体プラスチックパ
    ッケージであって、該プリント配線板の信号伝播回路導
    体が３層以上で構成され、プリント配線板とほぼ同じ大
    きさの金属板がプリント配線板の厚さ方向のほぼ中央に
    配置され、表裏回路導体と熱硬化性樹脂組成物で絶縁さ
    れており、且つ、金属板に少なくとも１個以上のスルー
    ホール導体径より大きい径のクリアランスホールが形成
    され、孔壁と金属板とは樹脂組成物で絶縁されており、
    半導体チップとほぼ同じ大きさの内層の金属突起の一部
    が片面に少なくとも１箇所以上表面に露出しており、こ
    の露出金属表面に半導体チップが固定されていて、且
    つ、半導体チップの固定用の金属板突起面とは反対側の
    表面の一部分に熱放散用の金属板突起面が露出してなる
    ことを特徴とする半導体プラスチックパッケージ。
  2. 【請求項２】 該金属板が銅95重量％以上の銅合金、或
    いは純銅である請求項１に記載の半導体プラスチックパ
    ッケージ。
  3. 【請求項３】 該絶縁樹脂組成物が、多官能性シアン酸
    エステル、該シアン酸エステルプレポリマーを必須成分
    とする熱硬化性樹脂組成物である請求項１に記載のプラ
    スチックパッケージ。
JP10004835A 1997-12-10 1998-01-13 半導体プラスチックパッケージ Pending JPH11204685A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10004835A JPH11204685A (ja) 1998-01-13 1998-01-13 半導体プラスチックパッケージ
EP98310022A EP0926729A3 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
US09/207,115 US6376908B1 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
TW087120501A TW401723B (en) 1997-12-10 1998-12-10 Semiconductor plastic package and process for the production thereof
KR1019980054122A KR19990062959A (ko) 1997-12-10 1998-12-10 반도체 플라스틱 패키지 및 그 제조방법
US10/036,385 US6720651B2 (en) 1997-12-10 2002-01-07 Semiconductor plastic package and process for the production thereof
US10/790,039 US20040171189A1 (en) 1997-12-10 2004-03-02 Semiconductor plastic package and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10004835A JPH11204685A (ja) 1998-01-13 1998-01-13 半導体プラスチックパッケージ

Publications (1)

Publication Number Publication Date
JPH11204685A true JPH11204685A (ja) 1999-07-30

Family

ID=11594761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10004835A Pending JPH11204685A (ja) 1997-12-10 1998-01-13 半導体プラスチックパッケージ

Country Status (1)

Country Link
JP (1) JPH11204685A (ja)

Similar Documents

Publication Publication Date Title
US6720651B2 (en) Semiconductor plastic package and process for the production thereof
US6396143B1 (en) Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
WO1999059205A1 (en) Semiconductor plastic package and method for producing printed wiring board
JPH11176973A (ja) 半導体プラスチックパッケージ
JPH11214572A (ja) 金属芯入り両面金属箔張多層板の製造方法
JPH11195745A (ja) マルチチッププラスチックパッケージ
JP3852510B2 (ja) 半導体プラスチックパッケージ
JP2000150714A (ja) 半導体プラスチックパッケージ用プリント配線板
JP3985342B2 (ja) 半導体プラスチックパッケージ
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JPH11238827A (ja) 金属芯の製造方法
JP2000150715A (ja) 金属板入りプリント配線板用銅張板の製造方法
JP4022972B2 (ja) 半導体プラスチックパッケージ
JPH11204686A (ja) 半導体プラスチックパッケージ
JPH11204685A (ja) 半導体プラスチックパッケージ
JPH11220066A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JPH11220061A (ja) キャビティ型半導体プラスチックパッケージ
JP2000315750A (ja) 熱放散性に優れたボールグリッドアレイ型プリント配線板の製造方法
JPH11220063A (ja) 外周下部熱放散型半導体プラスチックパッケージ
JPH11214563A (ja) 半導体プラスチックパッケージ
JP2000260901A (ja) 金属芯入半導体プラスチックパッケージ用多層プリント配線板
JPH11220064A (ja) 小型半導体プラスチックパッケージ
JP2000077567A (ja) プリント配線板の製造方法
JPH11214562A (ja) 半導体プラスチックパッケージ
JPH11220062A (ja) 外周部熱放散型半導体プラスチックパッケージ