JPH11205136A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH11205136A JPH11205136A JP10003940A JP394098A JPH11205136A JP H11205136 A JPH11205136 A JP H11205136A JP 10003940 A JP10003940 A JP 10003940A JP 394098 A JP394098 A JP 394098A JP H11205136 A JPH11205136 A JP H11205136A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch
- turned
- resistor
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】無線機の電源電圧を増加させず、また無線機性
能を劣化させることなく、高速同期が可能な周波数シン
セサイザを提供する。 【解決手段】電源を投入するとき、先ずスイッチ（５）
を開いてスイッチ（２）を閉じ、コンデンサ（４）が電
源電圧まで充電されてからスイッチ（５）を閉じる。こ
れによりＰＬＬ−ＩＣ（９）は電源電圧で過渡応答し、
同期時間が短縮できる。
能を劣化させることなく、高速同期が可能な周波数シン
セサイザを提供する。 【解決手段】電源を投入するとき、先ずスイッチ（５）
を開いてスイッチ（２）を閉じ、コンデンサ（４）が電
源電圧まで充電されてからスイッチ（５）を閉じる。こ
れによりＰＬＬ−ＩＣ（９）は電源電圧で過渡応答し、
同期時間が短縮できる。
Description
【０００１】
【発明の属する技術分野】本発明は周波数シンセサイザ
に関し、特に無線通信機器に用いられる周波数シンセサ
イザに関する。
に関し、特に無線通信機器に用いられる周波数シンセサ
イザに関する。
【０００２】
【従来の技術】図５は従来の一般的な周波数シンセサイ
ザの構成を示すブロック図である。
ザの構成を示すブロック図である。
【０００３】図５において、周波数シンセサイザは位相
ロックループ回路（ＰＬＬ：ｐｈａｓｅ ｌｏｃｋｅｄ
ｌｏｏｐ）を利用しており、基準信号発振器（ＸＯ）
１０１、位相比較器（ＰＤ）１０２、低域通過フィルタ
（ＬＰＦ）１０３、電圧制御発振器（ＶＣＯ）１０４、
Ｎ分周器１０５、制御部（ｃｏｎｔｒｏｌｌｅｒ）１０
６で構成される。
ロックループ回路（ＰＬＬ：ｐｈａｓｅ ｌｏｃｋｅｄ
ｌｏｏｐ）を利用しており、基準信号発振器（ＸＯ）
１０１、位相比較器（ＰＤ）１０２、低域通過フィルタ
（ＬＰＦ）１０３、電圧制御発振器（ＶＣＯ）１０４、
Ｎ分周器１０５、制御部（ｃｏｎｔｒｏｌｌｅｒ）１０
６で構成される。
【０００４】また、ここでは位相比較器１０２とＮ分周
器はＰＬＬ−ＩＣ１９に組み込まれている。
器はＰＬＬ−ＩＣ１９に組み込まれている。
【０００５】ここで、図６にＰＬＬ−ＩＣ１９の電源ラ
インとの接続構成を示す。
インとの接続構成を示す。
【０００６】図６において、ＰＬＬ−ＩＣ１９はスイッ
チ１２と抵抗１３を介して電源１１と接続されている。
抵抗１３はコンデンサ１４と低域通過フィルタを構成
し、電源１１に含まれる不要な周波数成分を除去してい
る。また、バイパスコンデンサ１８はＰＬＬ−ＩＣ１９
が動作（スイッチング）することにより生じる余分な周
波数成分を除去する。
チ１２と抵抗１３を介して電源１１と接続されている。
抵抗１３はコンデンサ１４と低域通過フィルタを構成
し、電源１１に含まれる不要な周波数成分を除去してい
る。また、バイパスコンデンサ１８はＰＬＬ−ＩＣ１９
が動作（スイッチング）することにより生じる余分な周
波数成分を除去する。
【０００７】図５に示す周波数シンセサイザは、電圧制
御発振器１０４が出力する信号をＮ分周器１０５で分周
した信号、つまり、電圧制御発振器１０４が発生する周
波数ｆの１／Ｎ倍の周波数の信号と基準信号発振器１０
１が発生する周波数ｆｎの基準信号を位相比較器１０２
で比較する。位相比較器１０２はＮ分周器１０５の出力
と基準信号の位相差に応じた電圧を出力し、この電圧が
低域通過フィルタ１０３を介して電圧制御発振器１０４
へ入力される。電圧制御発振器１０４は入力された電圧
が所定の電圧であるときには出力する周波数を変更せ
ず、入力された電圧が所定の電圧よりも高い場合には出
力する周波数を高く、入力された電圧が所定の電圧より
も低い場合には出力する周波数を低くする。この出力周
波数の変更の度合いは、入力された電圧と所定の電圧と
の差により変化する。したがって、電圧制御発振器１０
４が出力する信号の周波数ｆは、基準信号発振器１０１
が発生する基準信号のＮ倍の周波数となるため、制御部
１０６がＮ分周器１０５の分周比を制御することで所望
の周波数を発生させることができる。
御発振器１０４が出力する信号をＮ分周器１０５で分周
した信号、つまり、電圧制御発振器１０４が発生する周
波数ｆの１／Ｎ倍の周波数の信号と基準信号発振器１０
１が発生する周波数ｆｎの基準信号を位相比較器１０２
で比較する。位相比較器１０２はＮ分周器１０５の出力
と基準信号の位相差に応じた電圧を出力し、この電圧が
低域通過フィルタ１０３を介して電圧制御発振器１０４
へ入力される。電圧制御発振器１０４は入力された電圧
が所定の電圧であるときには出力する周波数を変更せ
ず、入力された電圧が所定の電圧よりも高い場合には出
力する周波数を高く、入力された電圧が所定の電圧より
も低い場合には出力する周波数を低くする。この出力周
波数の変更の度合いは、入力された電圧と所定の電圧と
の差により変化する。したがって、電圧制御発振器１０
４が出力する信号の周波数ｆは、基準信号発振器１０１
が発生する基準信号のＮ倍の周波数となるため、制御部
１０６がＮ分周器１０５の分周比を制御することで所望
の周波数を発生させることができる。
【０００８】ところで、携帯形の無線機においてはバッ
テリーの使用時間が問題になり出来るだけ長くすること
が求められる。無線機の平均消費電力を出来るだけ少な
くしてバッテリーの長使用時間を実現するためには、通
信の待ち受け時には必要最少限の時間だけ、間欠的に受
信機を動作させるようにするバッテリーセービング技術
が用いられる。受信機の動作時間は短ければ短いほど望
ましい。
テリーの使用時間が問題になり出来るだけ長くすること
が求められる。無線機の平均消費電力を出来るだけ少な
くしてバッテリーの長使用時間を実現するためには、通
信の待ち受け時には必要最少限の時間だけ、間欠的に受
信機を動作させるようにするバッテリーセービング技術
が用いられる。受信機の動作時間は短ければ短いほど望
ましい。
【０００９】この様な目的を達成させるための条件の一
つとして、第一局部発振回路に用いられる周波数シンセ
サイザの発振周波数ｆは電源が投入されてから出来るだ
け短い時間で所望の周波数Ｎｆｎに収束されることが要
求される。
つとして、第一局部発振回路に用いられる周波数シンセ
サイザの発振周波数ｆは電源が投入されてから出来るだ
け短い時間で所望の周波数Ｎｆｎに収束されることが要
求される。
【００１０】周波数シンセサイザが高速に所望の周波数
に収束するためには、基準信号発振器１０１の発生する
基準信号の周波数ｆｎをできるだけ高くする必要があ
る。これは、周波数シンセサイザの出力である電圧制御
発振器１０４の制御が基準信号の周期で行われるためで
ある。しかし、基準信号周波数ｆｎを高くするとそれだ
け雑音帯域が広くなり、電圧制御発振器１０４には基準
信号周波数ｆｎまでの雑音が伝達されるため、基準信号
周波数ｆｎが低いものに比べて雑音の到達量が増える。
に収束するためには、基準信号発振器１０１の発生する
基準信号の周波数ｆｎをできるだけ高くする必要があ
る。これは、周波数シンセサイザの出力である電圧制御
発振器１０４の制御が基準信号の周期で行われるためで
ある。しかし、基準信号周波数ｆｎを高くするとそれだ
け雑音帯域が広くなり、電圧制御発振器１０４には基準
信号周波数ｆｎまでの雑音が伝達されるため、基準信号
周波数ｆｎが低いものに比べて雑音の到達量が増える。
【００１１】これを防止するためには、電圧制御発振器
１０４の制御電圧変化に対する発振周波数の変化量、い
わゆる制御電圧感度Ｋｖを下げる方法がある。
１０４の制御電圧変化に対する発振周波数の変化量、い
わゆる制御電圧感度Ｋｖを下げる方法がある。
【００１２】しかし、電圧制御発振器１０４の制御電圧
感度Ｋｖを下げた場合には、電圧制御発振器１０４に電
源が投入されてから所望の周波数に達するまでの過程
で、電圧制御発振器１０４の制御電圧Ｖｃｏｎｔは制御
電圧感度Ｋｖが高い場合と比較して高い電圧となる。
感度Ｋｖを下げた場合には、電圧制御発振器１０４に電
源が投入されてから所望の周波数に達するまでの過程
で、電圧制御発振器１０４の制御電圧Ｖｃｏｎｔは制御
電圧感度Ｋｖが高い場合と比較して高い電圧となる。
【００１３】ところが、ＰＬＬ−ＩＣ１９には図６に示
すように電源電圧ＶDDと低域通過フィルタの抵抗１３で
の電圧降下ΔＶの差であるＶDD−ΔＶが印加されるた
め、ＰＬＬ−ＩＣ１９が出力するＶｃｏｎｔは０からＶ
DD−ΔＶの間に制限される。
すように電源電圧ＶDDと低域通過フィルタの抵抗１３で
の電圧降下ΔＶの差であるＶDD−ΔＶが印加されるた
め、ＰＬＬ−ＩＣ１９が出力するＶｃｏｎｔは０からＶ
DD−ΔＶの間に制限される。
【００１４】ここで、電圧制御発振器１０４の出力信号
の周波数ｆがＮｆｎに収束するまでのＶｃｏｎｔの変化
を図７（ａ）に、ｆの変化を図７（ｂ）に示す。
の周波数ｆがＮｆｎに収束するまでのＶｃｏｎｔの変化
を図７（ａ）に、ｆの変化を図７（ｂ）に示す。
【００１５】図７（ａ）において、２点鎖線は電源電圧
ＶDD、１点鎖線はＰＬＬ−ＩＣ１９に印加される電圧Ｖ
DD−ΔＶ、実線は０からＶDD−ΔＶの間に制限された場
合のＶｃｏｎｔ、破線は制限のない場合のＶｃｏｎｔを
示している。
ＶDD、１点鎖線はＰＬＬ−ＩＣ１９に印加される電圧Ｖ
DD−ΔＶ、実線は０からＶDD−ΔＶの間に制限された場
合のＶｃｏｎｔ、破線は制限のない場合のＶｃｏｎｔを
示している。
【００１６】また、図７（ｂ）において、実線はＶｃｏ
ｎｔが０からＶDD−ΔＶの間に制限された場合のｆ、破
線はＶｃｏｎｔに制限がない場合のｆを示している。た
だし、図７（ｂ）においては、簡単のためｆの初期状態
を０としているが、ｆの初期状態はこれに限らない。
ｎｔが０からＶDD−ΔＶの間に制限された場合のｆ、破
線はＶｃｏｎｔに制限がない場合のｆを示している。た
だし、図７（ｂ）においては、簡単のためｆの初期状態
を０としているが、ｆの初期状態はこれに限らない。
【００１７】さて、電圧制御発振器１０４およびＰＬＬ
−ＩＣ１９に電源が投入された直後は、ｆが０であるた
めＶｃｏｎｔは破線で示すようにＶDD−ΔＶよりも高い
電圧となることが望ましい。しかし、抵抗１３の電圧降
下のためＶｃｏｎｔは実線で示すようにＶDD−ΔＶを上
限として飽和し、周波数ｆは大きく変化しなくなる。そ
のため、破線に比べ実線の方がＮｆｎに収束するまでの
時間が長くなり、周波数シンセサイザの同期に遅れが生
じることになる。
−ＩＣ１９に電源が投入された直後は、ｆが０であるた
めＶｃｏｎｔは破線で示すようにＶDD−ΔＶよりも高い
電圧となることが望ましい。しかし、抵抗１３の電圧降
下のためＶｃｏｎｔは実線で示すようにＶDD−ΔＶを上
限として飽和し、周波数ｆは大きく変化しなくなる。そ
のため、破線に比べ実線の方がＮｆｎに収束するまでの
時間が長くなり、周波数シンセサイザの同期に遅れが生
じることになる。
【００１８】この周波数シンセサイザの同期遅れを解決
する手段としては２つの方法が考えられる。１つはＰＬ
Ｌ−ＩＣ１９の電源電圧を高くする方法、１つは電圧制
御発振器１０４の制御電圧感度Ｋｖを上げる方法であ
る。
する手段としては２つの方法が考えられる。１つはＰＬ
Ｌ−ＩＣ１９の電源電圧を高くする方法、１つは電圧制
御発振器１０４の制御電圧感度Ｋｖを上げる方法であ
る。
【００１９】しかし、携帯無線機にとって、電源電圧を
上げると言う事は消費電力が増加したり、使用する電池
の数が増えたり大きくなったりする不具合を生じ、無線
機の小型化という面に逆行する結果となり好ましくな
い。
上げると言う事は消費電力が増加したり、使用する電池
の数が増えたり大きくなったりする不具合を生じ、無線
機の小型化という面に逆行する結果となり好ましくな
い。
【００２０】また、先に述べたように制御電圧感度Ｋｖ
を上げると雑音の影響によって電圧制御発振器１０４に
変調がかかることになり信号の純度が劣化するという問
題が生じる。
を上げると雑音の影響によって電圧制御発振器１０４に
変調がかかることになり信号の純度が劣化するという問
題が生じる。
【００２１】
【発明が解決しようとする課題】上述のごとく、従来の
無線通信機器用の周波数シンセサイザでは、無線機の平
均消費電力を減少させるための間欠動作に周波数シンセ
サイザを高速同期させると、かえって消費電力が増加し
たり、小型化に反したり、ループ内の雑音が増えて無線
機性能が劣化するという問題があった。
無線通信機器用の周波数シンセサイザでは、無線機の平
均消費電力を減少させるための間欠動作に周波数シンセ
サイザを高速同期させると、かえって消費電力が増加し
たり、小型化に反したり、ループ内の雑音が増えて無線
機性能が劣化するという問題があった。
【００２２】そこで、本発明は無線機の電源電圧を増加
させず、また無線機性能を劣化させることなく、高速同
期が可能な周波数シンセサイザを提供することを目的と
する。
させず、また無線機性能を劣化させることなく、高速同
期が可能な周波数シンセサイザを提供することを目的と
する。
【００２３】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、電源からの給電により駆動される位相
ロックループ回路を有し、前記電源の給電路に低域通過
フィルタを挿入した周波数シンセサイザにおいて、前記
電源からの給電開始時の所定時間の間、前記電源を前記
低域通過フィルタをバイパスして前記位相ロックループ
回路に給電するバイパス手段を設けたことを特徴とす
る。
め、本発明では、電源からの給電により駆動される位相
ロックループ回路を有し、前記電源の給電路に低域通過
フィルタを挿入した周波数シンセサイザにおいて、前記
電源からの給電開始時の所定時間の間、前記電源を前記
低域通過フィルタをバイパスして前記位相ロックループ
回路に給電するバイパス手段を設けたことを特徴とす
る。
【００２４】ここで、前記低域通過フィルタ手段は、前
記給電路に直列に接続された抵抗と、前記抵抗の前記位
相ロックループ回路側端子と接地間に接続されたコンデ
ンサとを具備し、前記バイパス手段は、前記電源と前記
抵抗の前記電源側の端子との間に接続され、前記位相ロ
ックループ回路に対する給電開始時にオンにされる第１
のスイッチと、前記前記抵抗の前記位相ロックループ回
路側端子と前記位相ロックループ回路との間に接続さ
れ、前記第１のスイッチがオンにされてから所定時間遅
れてオンにされる第２のスイッチとを具備するように構
成することができる。
記給電路に直列に接続された抵抗と、前記抵抗の前記位
相ロックループ回路側端子と接地間に接続されたコンデ
ンサとを具備し、前記バイパス手段は、前記電源と前記
抵抗の前記電源側の端子との間に接続され、前記位相ロ
ックループ回路に対する給電開始時にオンにされる第１
のスイッチと、前記前記抵抗の前記位相ロックループ回
路側端子と前記位相ロックループ回路との間に接続さ
れ、前記第１のスイッチがオンにされてから所定時間遅
れてオンにされる第２のスイッチとを具備するように構
成することができる。
【００２５】また、前記低域通過フィルタ手段は、前記
給電路に直列に接続された抵抗と、前記抵抗の前記位相
ロックループ回路側端子と接地間に接続されたコンデン
サとを具備し、前記バイパス手段は、前記電源と前記抵
抗の前記電源側の端子との間に接続され、前記位相ロッ
クループ回路に対する給電開始時にオンにされる第１の
スイッチと、前記抵抗に並列に接続され、前記第１のス
イッチがオンにされる前若しくは前記第１のスイッチが
オンにされると同時ににオンにされ、所定の時間経過後
にオフにされる第２のスイッチとを具備するように構成
することができる。
給電路に直列に接続された抵抗と、前記抵抗の前記位相
ロックループ回路側端子と接地間に接続されたコンデン
サとを具備し、前記バイパス手段は、前記電源と前記抵
抗の前記電源側の端子との間に接続され、前記位相ロッ
クループ回路に対する給電開始時にオンにされる第１の
スイッチと、前記抵抗に並列に接続され、前記第１のス
イッチがオンにされる前若しくは前記第１のスイッチが
オンにされると同時ににオンにされ、所定の時間経過後
にオフにされる第２のスイッチとを具備するように構成
することができる。
【００２６】ここで、前記第１のスイッチおよび第２の
スイッチの少なくとも一方を半導体スイッチ素子から構
成することができる。
スイッチの少なくとも一方を半導体スイッチ素子から構
成することができる。
【００２７】さらに、前記第２のスイッチのオフを前記
位相ロックループ回路を構成する位相比較器から出力さ
れる同期検出信号を用いて制御するように構成すること
ができる。
位相ロックループ回路を構成する位相比較器から出力さ
れる同期検出信号を用いて制御するように構成すること
ができる。
【００２８】
【発明の実施の形態】以下、本発明に係わる周波数シン
セサイザの一実施例を添付図面を参照して詳細に説明す
る。
セサイザの一実施例を添付図面を参照して詳細に説明す
る。
【００２９】図１は、本発明に係わる周波数シンセサイ
ザを構成するＰＬＬ−ＩＣの電源との接続の一実施例を
示す構成図である。
ザを構成するＰＬＬ−ＩＣの電源との接続の一実施例を
示す構成図である。
【００３０】図１において、ＰＬＬ−ＩＣ９はスイッチ
２と抵抗３、スイッチ５を介して電源１と接続されてい
る。抵抗３はコンデンサ４とともに低域通過フィルタを
構成し、電源１に含まれる不要な周波数成分を除去して
いる。また、バイパスコンデンサ８はＰＬＬ−ＩＣ９が
動作（スイッチング）することにより生じる余分な周波
数成分を除去する。
２と抵抗３、スイッチ５を介して電源１と接続されてい
る。抵抗３はコンデンサ４とともに低域通過フィルタを
構成し、電源１に含まれる不要な周波数成分を除去して
いる。また、バイパスコンデンサ８はＰＬＬ−ＩＣ９が
動作（スイッチング）することにより生じる余分な周波
数成分を除去する。
【００３１】さて、図１に示す回路において、ＰＬＬ−
ＩＣ９に電源を投入する場合はスイッチ２およびスイッ
チ５が開いている状態から、先ずスイッチ２を閉じる。
この状態では、この回路には電源１からスイッチ２、抵
抗３を介してコンデンサ４に充電電流のみが流れる。こ
の充電電流のため、やがてコンデンサ４の端子間電圧は
電源１の電圧ＶDDと等しくなる。
ＩＣ９に電源を投入する場合はスイッチ２およびスイッ
チ５が開いている状態から、先ずスイッチ２を閉じる。
この状態では、この回路には電源１からスイッチ２、抵
抗３を介してコンデンサ４に充電電流のみが流れる。こ
の充電電流のため、やがてコンデンサ４の端子間電圧は
電源１の電圧ＶDDと等しくなる。
【００３２】コンデンサ４の端子間電圧がＶDDとなった
状態で、スイッチ５を閉じてＰＬＬ−ＩＣ９に電源を投
入する。このとき、スイッチ２は閉じたままである。
状態で、スイッチ５を閉じてＰＬＬ−ＩＣ９に電源を投
入する。このとき、スイッチ２は閉じたままである。
【００３３】スイッチ５を閉じるとＰＬＬ−ＩＣ９に電
流が流れるため、コンデンサ４からは放電電流が流れ、
端子間電圧は減少する。
流が流れるため、コンデンサ４からは放電電流が流れ、
端子間電圧は減少する。
【００３４】スイッチ５の開閉制御は、ＰＬＬ−ＩＣ９
の電源制御を行う図示しない制御回路でスイッチ２と同
様に行うか、遅延回路を構成してスイッチ２を閉じてか
ら所定の時間が経過した後にスイッチ５が閉じられるよ
うにしても良い。
の電源制御を行う図示しない制御回路でスイッチ２と同
様に行うか、遅延回路を構成してスイッチ２を閉じてか
ら所定の時間が経過した後にスイッチ５が閉じられるよ
うにしても良い。
【００３５】ここで、図２にコンデンサ４の端子間電圧
ＶDD−ΔＶとＰＬＬ−ＩＣ９が出力する図示しない電圧
制御発振器の制御電圧Ｖｃｏｎｔの変化を示す。
ＶDD−ΔＶとＰＬＬ−ＩＣ９が出力する図示しない電圧
制御発振器の制御電圧Ｖｃｏｎｔの変化を示す。
【００３６】図２において、２点鎖線は電源電圧ＶDD、
１点鎖線はＰＬＬ−ＩＣ９に印加される電圧（コンデン
サ４の端子間電圧）ＶDD−ΔＶ、実線は制御電圧Ｖｃｏ
ｎｔを示している。また、破線は従来の周波数シンセサ
イザにおけるＰＬＬ−ＩＣが出力する制御電圧を示して
いる。
１点鎖線はＰＬＬ−ＩＣ９に印加される電圧（コンデン
サ４の端子間電圧）ＶDD−ΔＶ、実線は制御電圧Ｖｃｏ
ｎｔを示している。また、破線は従来の周波数シンセサ
イザにおけるＰＬＬ−ＩＣが出力する制御電圧を示して
いる。
【００３７】図２に示すように、ＰＬＬ−ＩＣ９および
図示しない電圧制御発振器に電源を投入した直後のＶｃ
ｏｎｔが最も高くなる時間では、コンデンサ４の端子間
電圧ＶDD−ΔＶが過渡的に変化している状態であり、従
来のＶｃｏｎｔ（破線で示す）が飽和しているのに対
し、本発明のＶｃｏｎｔは飽和していない。このため、
図示しない電圧制御発振器の出力する信号の周波数は従
来と比較して速く変化し、目標周波数であるＮｆｎに短
時間で収束する。つまり、本発明を適用した周波数シン
セサイザは所望の周波数に高速で同期することになる。
図示しない電圧制御発振器に電源を投入した直後のＶｃ
ｏｎｔが最も高くなる時間では、コンデンサ４の端子間
電圧ＶDD−ΔＶが過渡的に変化している状態であり、従
来のＶｃｏｎｔ（破線で示す）が飽和しているのに対
し、本発明のＶｃｏｎｔは飽和していない。このため、
図示しない電圧制御発振器の出力する信号の周波数は従
来と比較して速く変化し、目標周波数であるＮｆｎに短
時間で収束する。つまり、本発明を適用した周波数シン
セサイザは所望の周波数に高速で同期することになる。
【００３８】図３は、本発明に係わる周波数シンセサイ
ザを構成するＰＬＬ−ＩＣの電源との接続の図１に示し
た実施例とは別の実施例を示す構成図である。
ザを構成するＰＬＬ−ＩＣの電源との接続の図１に示し
た実施例とは別の実施例を示す構成図である。
【００３９】図３において、ＰＬＬ−ＩＣ９はスイッチ
２と抵抗３を介して電源１と接続されている。抵抗３は
コンデンサ４とともに低域通過フィルタを構成し、電源
１に含まれる不要な周波数成分を除去し、バイパスコン
デンサ８はＰＬＬ−ＩＣ９が動作することにより生じる
余分な周波数成分を除去している。また、抵抗３には並
列にスイッチ６を接続しており、このスイッチ６の開閉
制御によりＰＬＬ−ＩＣ９の電源投入時に印加されるコ
ンデンサ４の端子間電圧がＶDDとなるようにしている。
２と抵抗３を介して電源１と接続されている。抵抗３は
コンデンサ４とともに低域通過フィルタを構成し、電源
１に含まれる不要な周波数成分を除去し、バイパスコン
デンサ８はＰＬＬ−ＩＣ９が動作することにより生じる
余分な周波数成分を除去している。また、抵抗３には並
列にスイッチ６を接続しており、このスイッチ６の開閉
制御によりＰＬＬ−ＩＣ９の電源投入時に印加されるコ
ンデンサ４の端子間電圧がＶDDとなるようにしている。
【００４０】ここで、ＰＬＬ−ＩＣ９の電源投入時の動
作を説明する。
作を説明する。
【００４１】電源投入時には、先ずスイッチ２およびス
イッチ６がともに開いている状態から両者を同時に閉じ
る。スイッチ２およびスイッチ６を閉じている状態で
は、スイッチ６により抵抗３が短絡されているので、Ｐ
ＬＬ−ＩＣ９には電源電圧ＶDDが印加される。
イッチ６がともに開いている状態から両者を同時に閉じ
る。スイッチ２およびスイッチ６を閉じている状態で
は、スイッチ６により抵抗３が短絡されているので、Ｐ
ＬＬ−ＩＣ９には電源電圧ＶDDが印加される。
【００４２】次に、図示しない電圧制御発振器の制御電
圧Ｖｃｏｎｔがある程度収束した段階でスイッチ６を開
く。スイッチ６が開かれるとＰＬＬ−ＩＣ９への電流は
抵抗３を通して流れるため、抵抗３とコンデンサ４によ
るローパスフィルタが機能し、ＰＬＬ−ＩＣ９へ不要な
周波数成分は入力されなくなる。
圧Ｖｃｏｎｔがある程度収束した段階でスイッチ６を開
く。スイッチ６が開かれるとＰＬＬ−ＩＣ９への電流は
抵抗３を通して流れるため、抵抗３とコンデンサ４によ
るローパスフィルタが機能し、ＰＬＬ−ＩＣ９へ不要な
周波数成分は入力されなくなる。
【００４３】ところで、図２からわかるように制御電圧
Ｖｃｏｎｔの可変範囲が０からＶDDであればＶｃｏｎｔ
が飽和しないが、ローパスフィルタを構成する抵抗３で
の電圧降下によりＶｃｏｎｔの可変範囲は０からＶDD−
ΔＶ狭まっている。もしローパスフィルタがなければ、
ＰＬＬ−ＩＣ９の電源電圧もＶDDになって制御電圧Ｖｃ
ｏｎｔの可変範囲が０からＶDDと広くなるが、ローパス
フィルタを取り除くと電源に不要な周波数成分が重畳さ
れてＰＬＬ−ＩＣ９の性能が劣化するので取り除くこと
はできない。
Ｖｃｏｎｔの可変範囲が０からＶDDであればＶｃｏｎｔ
が飽和しないが、ローパスフィルタを構成する抵抗３で
の電圧降下によりＶｃｏｎｔの可変範囲は０からＶDD−
ΔＶ狭まっている。もしローパスフィルタがなければ、
ＰＬＬ−ＩＣ９の電源電圧もＶDDになって制御電圧Ｖｃ
ｏｎｔの可変範囲が０からＶDDと広くなるが、ローパス
フィルタを取り除くと電源に不要な周波数成分が重畳さ
れてＰＬＬ−ＩＣ９の性能が劣化するので取り除くこと
はできない。
【００４４】しかし、このような雑音周波数成分が問題
になるのは周波数シンセサイザが安定した動作に入った
ときであり、電源が投入された直後の過渡応答中では無
線通信機器自身が無線通信機器としての働きに入ってい
ないので、電源に雑音周波数成分が含まれていても問題
にならない。
になるのは周波数シンセサイザが安定した動作に入った
ときであり、電源が投入された直後の過渡応答中では無
線通信機器自身が無線通信機器としての働きに入ってい
ないので、電源に雑音周波数成分が含まれていても問題
にならない。
【００４５】したがって、スイッチ６の開閉制御によっ
て抵抗３とコンデンサ４で構成されるローパスフィルタ
が機能しなくとも、周波数シンセサイザの出力周波数が
収束するまでの過渡状態では何等問題はない。
て抵抗３とコンデンサ４で構成されるローパスフィルタ
が機能しなくとも、周波数シンセサイザの出力周波数が
収束するまでの過渡状態では何等問題はない。
【００４６】ところで、図１に示すスイッチ５および図
３に示すスイッチ６はトランジスタ等の半導体素子で構
成することができる。
３に示すスイッチ６はトランジスタ等の半導体素子で構
成することができる。
【００４７】図４は、図１のスイッチ５を半導体素子で
構成した場合の構成図である。
構成した場合の構成図である。
【００４８】図４において、抵抗３とコンデンサ４はロ
ーパスフィルタを構成し、ＰＬＬ−ＩＣ９に入力される
不要な周波数成分を除去し、バイパスコンデンサ８はＰ
ＬＬ−ＩＣ９の動作により生じる不要な周波数成分を除
去している。
ーパスフィルタを構成し、ＰＬＬ−ＩＣ９に入力される
不要な周波数成分を除去し、バイパスコンデンサ８はＰ
ＬＬ−ＩＣ９の動作により生じる不要な周波数成分を除
去している。
【００４９】図４中、破線で囲まれているのはスイッチ
部７で、図１のスイッチ５に対応している。スイッチ部
７は、トランジスタ１０とその駆動回路で構成されてお
り、トランジスタ１０のベースに入力される制御信号に
よって、スイッチ部７の開閉状態が変化する。
部７で、図１のスイッチ５に対応している。スイッチ部
７は、トランジスタ１０とその駆動回路で構成されてお
り、トランジスタ１０のベースに入力される制御信号に
よって、スイッチ部７の開閉状態が変化する。
【００５０】このように、スイッチ部７をトランジスタ
１０で構成することで、周波数シンセサイザが同期する
までの時間を短縮するスイッチを図示しない制御回路か
ら出力する制御信号で制御することができる。
１０で構成することで、周波数シンセサイザが同期する
までの時間を短縮するスイッチを図示しない制御回路か
ら出力する制御信号で制御することができる。
【００５１】なお、本実施例においてはスイッチ部７を
トランジスタ１０で構成しているが、スイッチ部を構成
する素子は、ＦＥＴ等、他の半導体素子でも可能であ
る。
トランジスタ１０で構成しているが、スイッチ部を構成
する素子は、ＦＥＴ等、他の半導体素子でも可能であ
る。
【００５２】
【発明の効果】以上説明したように、本発明では、周波
数シンセサイザのＰＬＬ−ＩＣの電源回路に設けられた
ローパスフィルタを、電源投入時には回路の時定数に影
響を与えないようにしておき、電源回路の過渡応答が終
了してから回路に挿入されるように構成した。
数シンセサイザのＰＬＬ−ＩＣの電源回路に設けられた
ローパスフィルタを、電源投入時には回路の時定数に影
響を与えないようにしておき、電源回路の過渡応答が終
了してから回路に挿入されるように構成した。
【００５３】これにより、平均消費電力を削減させるた
め電源を間欠動作させ、周波数シンセサイザを高速同期
させても、過渡応答の影響を少なくでき、無線機の電源
電圧を高くしないでも、無線機性能を劣化させることが
ない。
め電源を間欠動作させ、周波数シンセサイザを高速同期
させても、過渡応答の影響を少なくでき、無線機の電源
電圧を高くしないでも、無線機性能を劣化させることが
ない。
【図１】本発明に係わる周波数シンセサイザを構成する
ＰＬＬ−ＩＣの電源との接続の一実施例を示す構成図。
ＰＬＬ−ＩＣの電源との接続の一実施例を示す構成図。
【図２】端子間電圧ＶDD−ΔＶと制御電圧Ｖｃｏｎｔの
変化を示した図。
変化を示した図。
【図３】本発明に係わる周波数シンセサイザを構成する
ＰＬＬ−ＩＣの電源との接続の図１に示した実施例とは
別の実施例を示す構成図。
ＰＬＬ−ＩＣの電源との接続の図１に示した実施例とは
別の実施例を示す構成図。
【図４】図１のスイッチを半導体素子で構成した場合の
構成図。
構成図。
【図５】一般的な周波数シンセサイザの構成を示すブロ
ック図。
ック図。
【図６】ＰＬＬ−ＩＣ回路と電源との従来の接続構成を
示した図。
示した図。
【図７】電圧制御発振器の出力信号の周波数ｆがＮｆｎ
に収束するまでのＶｃｏｎｔおよびｆの変化を示した
図。
に収束するまでのＶｃｏｎｔおよびｆの変化を示した
図。
１ 電源 ２ スイッチ ３ 抵抗 ４ コンデンサ ５、６ スイッチ ７ スイッチ部 ８ バイパスコンデンサ ９ ＰＬＬ−ＩＣ １０ トランジスタ
Claims (5)
- 【請求項１】 電源からの給電により駆動される位相ロ
ックループ回路を有し、前記電源の給電路に低域通過フ
ィルタを挿入した周波数シンセサイザにおいて、 前記電源からの給電開始時の所定時間の間、前記電源を
前記低域通過フィルタをバイパスして前記位相ロックル
ープ回路に給電するバイパス手段を設けたことを特徴と
する周波数シンセサイザ。 - 【請求項２】 前記低域通過フィルタ手段は、 前記給電路に直列に接続された抵抗と、 前記抵抗の前記位相ロックループ回路側端子と接地間に
接続されたコンデンサとを具備し、 前記バイパス手段は、 前記電源と前記抵抗の前記電源側の端子との間に接続さ
れ、前記位相ロックループ回路に対する給電開始時にオ
ンにされる第１のスイッチと、 前記前記抵抗の前記位相ロックループ回路側端子と前記
位相ロックループ回路との間に接続され、前記第１のス
イッチがオンにされてから所定時間遅れてオンにされる
第２のスイッチとを具備することを特徴とする請求項１
記載の周波数シンセサイザ。 - 【請求項３】 前記低域通過フィルタ手段は、 前記給電路に直列に接続された抵抗と、 前記抵抗の前記位相ロックループ回路側端子と接地間に
接続されたコンデンサとを具備し、 前記バイパス手段は、 前記電源と前記抵抗の前記電源側の端子との間に接続さ
れ、前記位相ロックループ回路に対する給電開始時にオ
ンにされる第１のスイッチと、 前記抵抗に並列に接続され、前記第１のスイッチがオン
にされる前若しくは前記第１のスイッチがオンにされる
と同時ににオンにされ、所定の時間経過後にオフにされ
る第２のスイッチとを具備することを特徴とする請求項
１記載の周波数シンセサイザ。 - 【請求項４】 前記第１のスイッチおよび第２のスイッ
チの少なくとも一方を半導体スイッチ素子から構成した
ことを特徴とする請求項２または３記載の周波数シンセ
サイザ。 - 【請求項５】 前記第２のスイッチのオフを前記位相ロ
ックループ回路を構成する位相比較器から出力される同
期検出信号を用いて制御することを特徴とする請求項３
記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10003940A JPH11205136A (ja) | 1998-01-12 | 1998-01-12 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10003940A JPH11205136A (ja) | 1998-01-12 | 1998-01-12 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11205136A true JPH11205136A (ja) | 1999-07-30 |
Family
ID=11571137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10003940A Pending JPH11205136A (ja) | 1998-01-12 | 1998-01-12 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11205136A (ja) |
-
1998
- 1998-01-12 JP JP10003940A patent/JPH11205136A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870411B2 (en) | Phase synchronizing circuit | |
| KR100326956B1 (ko) | 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로 | |
| JP2748676B2 (ja) | Ｐｌｌ回路 | |
| JPH1141091A (ja) | Ｐｌｌ回路 | |
| CA2139904C (en) | Pll synthesizer and method of controlling the same | |
| KR20050105213A (ko) | 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법 | |
| CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
| JP4124511B2 (ja) | 充電ポンプ | |
| US5361044A (en) | Phase locked loop frequency synthesizer | |
| JP2003234651A (ja) | 位相同期ループ回路 | |
| JP3047968B2 (ja) | Ｐｌｌ回路 | |
| JPH11205136A (ja) | 周波数シンセサイザ | |
| JP3196409B2 (ja) | Ｐｌｌ回路 | |
| JPH0750579A (ja) | 位相同期ループ回路 | |
| KR100390510B1 (ko) | 이동통신 단말기의 배터리 사용시간 증가장치 | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2000151398A (ja) | チャージポンプ | |
| JPH0267821A (ja) | 周波数シンセサイザ | |
| JP2809144B2 (ja) | フェーズロックループ回路 | |
| TWI657664B (zh) | 電路開關的二階段開關方法 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JPH0955656A (ja) | Ｐｌｌ回路 | |
| KR20020042032A (ko) | 저전력 전하 펌프 및 이를 구비하는 위상동기루프 | |
| JPH02100519A (ja) | 周波数シンセサイザ | |
| JPH0851360A (ja) | 位相同期ループ回路 |