JPH11212865A - メモリ拡張方式 - Google Patents
メモリ拡張方式Info
- Publication number
- JPH11212865A JPH11212865A JP10012664A JP1266498A JPH11212865A JP H11212865 A JPH11212865 A JP H11212865A JP 10012664 A JP10012664 A JP 10012664A JP 1266498 A JP1266498 A JP 1266498A JP H11212865 A JPH11212865 A JP H11212865A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- connector
- signal
- control board
- auxiliary board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】
【課題】 所定値を超える容量のメモリや種類の異なる
メモリを追加することのできるメモリ拡張方式を提供す
ること。 【解決手段】 ＣＰＵの外部にメモリを搭載する必要の
ある制御基板と、制御基板に搭載され、メモリを搭載す
るためのコネクタと、コネクタに接続される第１のメモ
リと、第１のメモリとは異なる第２のメモリを搭載し、
コネクタに接続される補助基板とを有し、必要とされる
メモリの容量が所定値以下であって所定の種類のメモリ
である場合は、第１のメモリをコネクタに接続し、所定
値を超える容量のメモリ又は異種のメモリの追加が必要
とされる場合は、当該メモリを第２のメモリとして搭載
した補助基板をコネクタに接続する。第１のメモリの容
量不足や他の種類のメモリ増設が必要とされる場合に
は、第１のメモリに替えて、必要なメモリを搭載した補
助基板を接続することによりメモリの拡張を容易に行う
ことができる。
メモリを追加することのできるメモリ拡張方式を提供す
ること。 【解決手段】 ＣＰＵの外部にメモリを搭載する必要の
ある制御基板と、制御基板に搭載され、メモリを搭載す
るためのコネクタと、コネクタに接続される第１のメモ
リと、第１のメモリとは異なる第２のメモリを搭載し、
コネクタに接続される補助基板とを有し、必要とされる
メモリの容量が所定値以下であって所定の種類のメモリ
である場合は、第１のメモリをコネクタに接続し、所定
値を超える容量のメモリ又は異種のメモリの追加が必要
とされる場合は、当該メモリを第２のメモリとして搭載
した補助基板をコネクタに接続する。第１のメモリの容
量不足や他の種類のメモリ増設が必要とされる場合に
は、第１のメモリに替えて、必要なメモリを搭載した補
助基板を接続することによりメモリの拡張を容易に行う
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は制御装置（ＣＰＵ）
の外部にメモリを搭載した制御基板のメモリ拡張方式に
関する。
の外部にメモリを搭載した制御基板のメモリ拡張方式に
関する。
【０００２】
【従来の技術】ＣＰＵの外部に搭載するメモリの種類と
しては、ＥＰＲＯＭやマスクＲＯＭ、ＳＲＡＭなどが広
く知られている。従来この種のメモリを搭載するには、
標準で搭載するメモリに加えて、メモリ拡張のため搭載
予定のあるメモリについて、あらかじめ制御基板上にこ
れらを搭載するために必要なパターン配線やコネクタを
搭載しておくことにより実現していた。
しては、ＥＰＲＯＭやマスクＲＯＭ、ＳＲＡＭなどが広
く知られている。従来この種のメモリを搭載するには、
標準で搭載するメモリに加えて、メモリ拡張のため搭載
予定のあるメモリについて、あらかじめ制御基板上にこ
れらを搭載するために必要なパターン配線やコネクタを
搭載しておくことにより実現していた。
【０００３】
【発明が解決しようとする課題】しかし前述のとおり従
来技術では、標準で搭載するメモリ以外のメモリも搭載
できるようにしておく必要があったため、基板面積は大
きくならざるをえず生産性の低下や価格の向上を招いて
いた。
来技術では、標準で搭載するメモリ以外のメモリも搭載
できるようにしておく必要があったため、基板面積は大
きくならざるをえず生産性の低下や価格の向上を招いて
いた。
【０００４】また、基板の設計段階で搭載予定のメモリ
についてすべてを考慮しておく必要があるため、設計期
間の長期化や設計品質の低下が問題となった。
についてすべてを考慮しておく必要があるため、設計期
間の長期化や設計品質の低下が問題となった。
【０００５】さらに、設計終了後に設計時には予測し得
ないメモリ種類や容量の変更の必要が生じた場合には容
易に対応できず、基板の再設計を行う必要があった。
ないメモリ種類や容量の変更の必要が生じた場合には容
易に対応できず、基板の再設計を行う必要があった。
【０００６】本発明はかかる欠点に鑑みてなされたもの
であり、その目的とするところは、メモリの拡張を容易
に行うことができるメモリ拡張方式を提供することであ
る。
であり、その目的とするところは、メモリの拡張を容易
に行うことができるメモリ拡張方式を提供することであ
る。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、本発明のメモリ拡張方式は、ＣＰＵの外部にメモリ
を搭載する必要のある制御基板と、制御基板に搭載され
メモリを搭載するためのコネクタと、コネクタに接続さ
れる第１のメモリと、第１のメモリとは異なる第２のメ
モリを搭載し、コネクタに接続される補助基板とを有
し、必要とされるメモリの容量が所定値以下であって所
定の種類のメモリである場合は第１のメモリをコネクタ
に接続し、所定値を超える容量のメモリ又は異種のメモ
リの追加が必要とされる場合は、当該メモリを第２のメ
モリとして搭載した補助基板をコネクタに接続すること
を特徴とする。本構成によれば、補助基板を作成するこ
とによりメモリの拡張（増設）を容易に行うことができ
る。
め、本発明のメモリ拡張方式は、ＣＰＵの外部にメモリ
を搭載する必要のある制御基板と、制御基板に搭載され
メモリを搭載するためのコネクタと、コネクタに接続さ
れる第１のメモリと、第１のメモリとは異なる第２のメ
モリを搭載し、コネクタに接続される補助基板とを有
し、必要とされるメモリの容量が所定値以下であって所
定の種類のメモリである場合は第１のメモリをコネクタ
に接続し、所定値を超える容量のメモリ又は異種のメモ
リの追加が必要とされる場合は、当該メモリを第２のメ
モリとして搭載した補助基板をコネクタに接続すること
を特徴とする。本構成によれば、補助基板を作成するこ
とによりメモリの拡張（増設）を容易に行うことができ
る。
【０００８】また、制御基板は、コネクタに接続される
第１のメモリ又は第２のメモリを搭載した補助基板に応
じて、第１又は第２のメモリに必要とされる信号線を切
り換える切換手段を有することを特徴とする。本構成に
よれば、補助基板に載せる第２のメモリは、第１のメモ
リと同種のメモリであってもよいし異種のメモリであっ
てもよく、様々な種類のメモリに柔軟に対応することが
できる。
第１のメモリ又は第２のメモリを搭載した補助基板に応
じて、第１又は第２のメモリに必要とされる信号線を切
り換える切換手段を有することを特徴とする。本構成に
よれば、補助基板に載せる第２のメモリは、第１のメモ
リと同種のメモリであってもよいし異種のメモリであっ
てもよく、様々な種類のメモリに柔軟に対応することが
できる。
【０００９】また切換え手段は、制御基板に補助基板が
搭載されたか否かを検出する検出手段を有し、検出結果
に応じて切換えることとすれば、誤動作を未然に防止す
ることができる。
搭載されたか否かを検出する検出手段を有し、検出結果
に応じて切換えることとすれば、誤動作を未然に防止す
ることができる。
【００１０】
【発明の実施の形態】以下に本発明のメモリ拡張方式の
実施の形態を説明する。図１は本発明を適用した制御基
板および補助基板の主要構成部分を示す概略図であ
る。。制御基板１０１には、ＲＯＭ１０４に記憶された
制御手順に従って機器を制御するＣＰＵ１０２と、ＲＯ
Ｍ１０４を搭載するためのコネクタ１０３が搭載されて
いる。補助基板１０５には、拡張用メモリとして拡張Ｒ
ＯＭ２０１と拡張ＲＡＭ２０２とが搭載されており、ま
た制御基板１０１上のコネクタ１０３に接続するための
コネクタ接続ピン２０３も配置されている。
実施の形態を説明する。図１は本発明を適用した制御基
板および補助基板の主要構成部分を示す概略図であ
る。。制御基板１０１には、ＲＯＭ１０４に記憶された
制御手順に従って機器を制御するＣＰＵ１０２と、ＲＯ
Ｍ１０４を搭載するためのコネクタ１０３が搭載されて
いる。補助基板１０５には、拡張用メモリとして拡張Ｒ
ＯＭ２０１と拡張ＲＡＭ２０２とが搭載されており、ま
た制御基板１０１上のコネクタ１０３に接続するための
コネクタ接続ピン２０３も配置されている。
【００１１】上記構成によれば、ＲＯＭ１０４の容量が
不足する場合や他の種類のメモリを追加する場合にはコ
ネクタ１０３に搭載できる補助基板１０５を使用し、Ｒ
ＯＭ１０４と置き換えることによって、容易に実現が可
能である。もちろん、ここで例として挙げているＲＯＭ
１０４はＲＡＭやその他のメモリであっても構わない
し、補助基板１０５に搭載されるメモリの組み合わせも
拡張ＲＯＭ２０１と拡張ＲＡＭ２０２に限ったものでは
ない。また、コネクタ１０３も図１にあるようなＤＩＰ
タイプに限られないことは当然である。
不足する場合や他の種類のメモリを追加する場合にはコ
ネクタ１０３に搭載できる補助基板１０５を使用し、Ｒ
ＯＭ１０４と置き換えることによって、容易に実現が可
能である。もちろん、ここで例として挙げているＲＯＭ
１０４はＲＡＭやその他のメモリであっても構わない
し、補助基板１０５に搭載されるメモリの組み合わせも
拡張ＲＯＭ２０１と拡張ＲＡＭ２０２に限ったものでは
ない。また、コネクタ１０３も図１にあるようなＤＩＰ
タイプに限られないことは当然である。
【００１２】図２は、ごく一般的な１Ｍビットの容量を
有するＲＯＭを、３２ピンのコネクタに搭載する場合の
ピン配置図であり、コネクタ１０３を上方（メモリ搭載
側）からみた図である。ピン番号３０１は１〜３２まで
あり、それぞれに信号が割り当てられている。１Ｍビッ
トの容量を有するＲＯＭにおいては、アドレス信号線は
Ａ０〜Ａ１６までの計１７本が必要となり、データ信号
線はＤ０〜Ｄ７の計８本が必要となる。ピン番号３０１
のうち、１ピンのＶＰＰ信号ピン３０５、３０ピンのＰ
ＧＭ信号ピン３０３、３１ピンのＮＣピン３０４は、Ｒ
ＯＭにデータを書き込む際にだけ必要となる信号ピンで
あり、読み込む際には必要ではない。本発明は一般的な
信号ピン配置と互換をとった上で、これら書き込み時に
のみ必要となる信号ピンに別の信号を割り当てることで
メモリの拡張を容易に実現できるようにしたものであ
る。
有するＲＯＭを、３２ピンのコネクタに搭載する場合の
ピン配置図であり、コネクタ１０３を上方（メモリ搭載
側）からみた図である。ピン番号３０１は１〜３２まで
あり、それぞれに信号が割り当てられている。１Ｍビッ
トの容量を有するＲＯＭにおいては、アドレス信号線は
Ａ０〜Ａ１６までの計１７本が必要となり、データ信号
線はＤ０〜Ｄ７の計８本が必要となる。ピン番号３０１
のうち、１ピンのＶＰＰ信号ピン３０５、３０ピンのＰ
ＧＭ信号ピン３０３、３１ピンのＮＣピン３０４は、Ｒ
ＯＭにデータを書き込む際にだけ必要となる信号ピンで
あり、読み込む際には必要ではない。本発明は一般的な
信号ピン配置と互換をとった上で、これら書き込み時に
のみ必要となる信号ピンに別の信号を割り当てることで
メモリの拡張を容易に実現できるようにしたものであ
る。
【００１３】図３は、図２のピン配置図に示した３２ピ
ンコネクタに、１ＭビットのＲＯＭに替えて２Ｍビット
の容量を有するＲＯＭと２Ｍビットの容量を有するＲＡ
Ｍとを搭載した補助基板を接続するためのピン配置図を
示す。図３においては、ＶＰＰ信号ピン３０５をＲ／Ｗ
信号ピン４０１に、ＰＧＭ信号ピン３０３をＣＥ２信号
ピン４０２に、ＮＣピン３０４をＡ１７信号ピン４０３
にそれぞれ置き換えている。本図に示したピン配置とす
ることによって、アドレス信号線はＡ０〜Ａ１７までの
計１８本となり、２Ｍビットの容量のメモリを搭載する
ことが可能となる。また、Ｒ／Ｗ信号４０１はＲＡＭを
搭載する際にＲＡＭの読み書きの切り換えに必要となる
信号線であり、ＣＥ２信号４０２はＣＰＵがＲＡＭへの
読み書きを要求していることを示す信号線である。これ
ら信号線によって２Ｍビットの容量を有するＲＯＭと２
Ｍビットの容量を有するＲＡＭとを使用することが可能
となる。
ンコネクタに、１ＭビットのＲＯＭに替えて２Ｍビット
の容量を有するＲＯＭと２Ｍビットの容量を有するＲＡ
Ｍとを搭載した補助基板を接続するためのピン配置図を
示す。図３においては、ＶＰＰ信号ピン３０５をＲ／Ｗ
信号ピン４０１に、ＰＧＭ信号ピン３０３をＣＥ２信号
ピン４０２に、ＮＣピン３０４をＡ１７信号ピン４０３
にそれぞれ置き換えている。本図に示したピン配置とす
ることによって、アドレス信号線はＡ０〜Ａ１７までの
計１８本となり、２Ｍビットの容量のメモリを搭載する
ことが可能となる。また、Ｒ／Ｗ信号４０１はＲＡＭを
搭載する際にＲＡＭの読み書きの切り換えに必要となる
信号線であり、ＣＥ２信号４０２はＣＰＵがＲＡＭへの
読み書きを要求していることを示す信号線である。これ
ら信号線によって２Ｍビットの容量を有するＲＯＭと２
Ｍビットの容量を有するＲＡＭとを使用することが可能
となる。
【００１４】上記実施の形態においては１Ｍビットの容
量を有するＲＯＭを３２ピンのコネクタに搭載する場合
のピン配置について述べたが、もちろんこれに限られる
ことはない。ピン配置についても上記実施例にとらわれ
ないことは言うまでもない。また、補助基板に搭載する
メモリも上記実施の形態に限ったことではないことは先
にも述べたとおりである。
量を有するＲＯＭを３２ピンのコネクタに搭載する場合
のピン配置について述べたが、もちろんこれに限られる
ことはない。ピン配置についても上記実施例にとらわれ
ないことは言うまでもない。また、補助基板に搭載する
メモリも上記実施の形態に限ったことではないことは先
にも述べたとおりである。
【００１５】図４は、上記実施の形態において、容易に
ＲＯＭ１０４と補助基板１０５の切り換えを行うための
回路例である。セレクタ５０１は、セレクタ５０１に入
力される２つの信号のうち切換信号５１０によって選択
されたどちらか１つの信号のみを出力するものである。
ＰＧＭ信号５０３およびＣＥ２信号５０４は同じセレク
タ５０１に接続されているが、どちらの信号が出力され
るかは切換スイッチ５０９によって選択される。本例で
は切換スイッチ５０９をＯＦＦとするとＣＥ２信号５０
４が選択され、切換スイッチ５０９をＯＮとするとＰＧ
Ｍ信号５０３が選択される。同様に、Ｒ／Ｗ信号５０２
およびＡ１７信号５０５は切換スイッチ５０９をＯＦＦ
とすることで選択される。選択された信号はそれぞれの
信号ピンに出力される。つまり、切換スイッチ５０９を
ＯＮにするとＲＯＭ１０４を搭載するための信号がコネ
クタ１０３に出力され、切換スイッチ５０９をＯＦＦに
すると補助基板１０５を搭載するための信号がコネクタ
１０３に出力され、容易にＲＯＭ１０４と補助基板１０
５の変更が可能となる。
ＲＯＭ１０４と補助基板１０５の切り換えを行うための
回路例である。セレクタ５０１は、セレクタ５０１に入
力される２つの信号のうち切換信号５１０によって選択
されたどちらか１つの信号のみを出力するものである。
ＰＧＭ信号５０３およびＣＥ２信号５０４は同じセレク
タ５０１に接続されているが、どちらの信号が出力され
るかは切換スイッチ５０９によって選択される。本例で
は切換スイッチ５０９をＯＦＦとするとＣＥ２信号５０
４が選択され、切換スイッチ５０９をＯＮとするとＰＧ
Ｍ信号５０３が選択される。同様に、Ｒ／Ｗ信号５０２
およびＡ１７信号５０５は切換スイッチ５０９をＯＦＦ
とすることで選択される。選択された信号はそれぞれの
信号ピンに出力される。つまり、切換スイッチ５０９を
ＯＮにするとＲＯＭ１０４を搭載するための信号がコネ
クタ１０３に出力され、切換スイッチ５０９をＯＦＦに
すると補助基板１０５を搭載するための信号がコネクタ
１０３に出力され、容易にＲＯＭ１０４と補助基板１０
５の変更が可能となる。
【００１６】また、切換えスイッチ５０９に補助基板１
０５が搭載されたか否かを検出できる手段を用いて、該
検出結果に応じて自動で切り換えることもできる。図５
は補助基板１０５を制御基板１０１に搭載したときの断
面図である。補助基板１０５は、コネクタ接続ピン２０
３を制御基板１０１のコネクタ１０３に接続し、スペー
サ６０２により支持される。制御基板１０１にはマイク
ロスイッチ６０１が設けられ、補助基板１０５が搭載さ
れたときに補助基板１０５の下となる位置にある。した
がって、補助基板の搭載の有無によってマイクロスイッ
チ６０１がオン／オフするので、補助基板１０５に必要
な信号とＲＯＭ１０４に必要な信号を自動で切換えるこ
とができる。補助基板の搭載検出にはマイクロスイッチ
の他にも光センサ等当業者であれば様々な検出手段を適
用することができる。
０５が搭載されたか否かを検出できる手段を用いて、該
検出結果に応じて自動で切り換えることもできる。図５
は補助基板１０５を制御基板１０１に搭載したときの断
面図である。補助基板１０５は、コネクタ接続ピン２０
３を制御基板１０１のコネクタ１０３に接続し、スペー
サ６０２により支持される。制御基板１０１にはマイク
ロスイッチ６０１が設けられ、補助基板１０５が搭載さ
れたときに補助基板１０５の下となる位置にある。した
がって、補助基板の搭載の有無によってマイクロスイッ
チ６０１がオン／オフするので、補助基板１０５に必要
な信号とＲＯＭ１０４に必要な信号を自動で切換えるこ
とができる。補助基板の搭載検出にはマイクロスイッチ
の他にも光センサ等当業者であれば様々な検出手段を適
用することができる。
【００１７】上記実施の形態において、セレクタ５０１
の構造はこの限りではなく、切換信号５１０の作成方法
も同様である。また、ＣＥ２信号の代わりにＡ１８信号
を出力し、補助基板上でＣＥ２信号を作成することなど
も可能であり、こういった方法をとることも当然でき
る。
の構造はこの限りではなく、切換信号５１０の作成方法
も同様である。また、ＣＥ２信号の代わりにＡ１８信号
を出力し、補助基板上でＣＥ２信号を作成することなど
も可能であり、こういった方法をとることも当然でき
る。
【００１８】
【発明の効果】以上述べたように本発明によれば、一般
的に用いられるメモリを搭載するためのコネクタのピン
配置のうち、必要のない信号や未使用の信号の部分にメ
モリ拡張のための信号を配置し、補助基板に拡張用のメ
モリを搭載することによって、メモリ拡張が可能とな
り、制御基板面積を小さくできるため生産性の向上や価
格の低下が可能となる。
的に用いられるメモリを搭載するためのコネクタのピン
配置のうち、必要のない信号や未使用の信号の部分にメ
モリ拡張のための信号を配置し、補助基板に拡張用のメ
モリを搭載することによって、メモリ拡張が可能とな
り、制御基板面積を小さくできるため生産性の向上や価
格の低下が可能となる。
【００１９】また、制御基板のコネクタにメモリ拡張の
ための信号を配置しておくだけで済み、搭載メモリの容
量や種類の追加に対しても補助基板のみを作成すれば良
いので、設計期間の短縮や設計品質の向上が見込まれ
る。
ための信号を配置しておくだけで済み、搭載メモリの容
量や種類の追加に対しても補助基板のみを作成すれば良
いので、設計期間の短縮や設計品質の向上が見込まれ
る。
【００２０】また、制御基板のコネクタに単体のメモリ
を搭載するかあるいは補助基板を搭載するかの切換は、
切換手段により容易に可能である。さらに、補助基板の
搭載を検出して切換えることにより自動切換えが実現で
き、誤動作の防止にもなる。
を搭載するかあるいは補助基板を搭載するかの切換は、
切換手段により容易に可能である。さらに、補助基板の
搭載を検出して切換えることにより自動切換えが実現で
き、誤動作の防止にもなる。
【図面の簡単な説明】
【図１】本発明を適用した制御基板および補助基板の主
要構成部分を示す概略図。
要構成部分を示す概略図。
【図２】図１に示すコネクタのピン配置図。
【図３】図１に示すコネクタに補助基板を搭載したとき
のピン配置図。
のピン配置図。
【図４】補助基板を制御基板に搭載するための信号切換
回路の回路図。
回路の回路図。
【図５】補助基板を制御基板に搭載したときの断面図。
１０１ 機器制御基板 １０２ ＣＰＵ １０３ コネクタ １０４ ＲＯＭ １０５ 補助基板 ２０１ 拡張ＲＯＭ ２０２ 拡張ＲＡＭ ２０３ コネクタ接続ピン ３０１ ピン番号 ３０３ ＰＧＭ信号ピン ３０４ ＮＣピン ３０５ ＶＰＰピン ４０１ Ｒ／Ｗ信号ピン ４０２ ＣＥ２信号ピン ４０３ Ａ１７信号ピン ５０１ セレクタ ５０２ Ｒ／Ｗ信号 ５０３ ＰＧＭ信号 ５０４ ＣＥ２信号 ５０５ Ａ１７信号 ５０９ 切換スイッチ ５１０ 切換信号 ６０１ マイクロスイッチ ６０２ スペーサ
Claims (3)
- 【請求項１】 ＣＰＵの外部にメモリを搭載する必要の
ある制御基板と、 前記制御基板に搭載され、メモリを搭載するためのコネ
クタと、 前記コネクタに接続される第１のメモリと、 前記第１のメモリとは異なる第２のメモリを搭載し、前
記コネクタに接続される補助基板とを有し、 必要とされるメモリの容量が所定値以下であって所定の
種類のメモリである場合は、前記第１のメモリを前記コ
ネクタに接続し、所定値を超える容量のメモリ又は異種
のメモリの追加が必要とされる場合は、当該メモリを前
記第２のメモリとして搭載した前記補助基板を前記コネ
クタに接続することを特徴とするメモリ拡張方式。 - 【請求項２】 請求項１記載のメモリ拡張方式におい
て、前記制御基板は、前記コネクタに接続される前記第
１のメモリ又は前記第２のメモリを搭載した前記補助基
板に応じて、前記第１又は第２のメモリに必要とされる
信号線を切り換える切換手段を有することを特徴とする
メモリ拡張方式。 - 【請求項３】 請求項２記載のメモリ拡張方式におい
て、前記切換え手段は、前記制御基板に前記補助基板が
搭載されたか否かを検出する検出手段を有し、検出結果
に応じて切換えることを特徴とするメモリ拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012664A JPH11212865A (ja) | 1998-01-26 | 1998-01-26 | メモリ拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012664A JPH11212865A (ja) | 1998-01-26 | 1998-01-26 | メモリ拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212865A true JPH11212865A (ja) | 1999-08-06 |
Family
ID=11811644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10012664A Withdrawn JPH11212865A (ja) | 1998-01-26 | 1998-01-26 | メモリ拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11212865A (ja) |
-
1998
- 1998-01-26 JP JP10012664A patent/JPH11212865A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6347367B1 (en) | Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures | |
| US5778195A (en) | PC card | |
| US20020103988A1 (en) | Microprocessor with integrated interfaces to system memory and multiplexed input/output bus | |
| HK1004089A (en) | Module card | |
| KR100756094B1 (ko) | 신호 전송 장치 | |
| WO2001071511A3 (en) | Integrated circuit having distributed control and status registers and associated signal routing means | |
| JPH0939212A (ja) | 印刷機の制御のための装置 | |
| US7394715B1 (en) | Memory system comprising memories with different capacities and storing and reading method thereof | |
| JP2003223412A (ja) | 半導体集積回路 | |
| JPH11212865A (ja) | メモリ拡張方式 | |
| JPH0333927A (ja) | 電子機器 | |
| US6240496B1 (en) | Architecture and configuring method for a computer expansion board | |
| JP7393380B2 (ja) | 通信システム及び通信システムの配置方法 | |
| US6425066B1 (en) | Integrated circuit comprising at least two memories | |
| JPS63300589A (ja) | 増設メモリ基板 | |
| JP2006119823A (ja) | メモリーモジュール及びメモリーモジュールを搭載した回路基板 | |
| JPH0895851A (ja) | メモリ拡張可能な電子機器 | |
| KR100366641B1 (ko) | 컴퓨터의보드접속구조체 | |
| JP3491838B2 (ja) | 入出力拡張システム | |
| JPH10222454A (ja) | ユニット識別装置 | |
| EP0794486A2 (en) | Register addressing for a demultiplexer | |
| JP3868541B2 (ja) | ダイカスト機の制御装置 | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| JP2013037622A (ja) | プリント基板 | |
| JPH0588801A (ja) | プログラム式インターフエイス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |