JPH11214320A - 半導体層への不純物領域形成方法及び半導体層への不純物導入装置 - Google Patents
半導体層への不純物領域形成方法及び半導体層への不純物導入装置Info
- Publication number
- JPH11214320A JPH11214320A JP10008563A JP856398A JPH11214320A JP H11214320 A JPH11214320 A JP H11214320A JP 10008563 A JP10008563 A JP 10008563A JP 856398 A JP856398 A JP 856398A JP H11214320 A JPH11214320 A JP H11214320A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gas
- impurity
- inert gas
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0402—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
- H10P32/1204—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase from a plasma phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0431—Apparatus for thermal treatment
- H10P72/0434—Apparatus for thermal treatment mainly by convection
Abstract
(57)【要約】
【課題】 半導体層中の結晶欠陥、ドーパント不純物以
外の物質の半導体層への侵入を防止し、半導体層を高温
に加熱することなく、不純物領域の深さが１μｍ以下
で、半導体層表面の不純物濃度が均一であり、１０22 a
tms/cm3 以下の任意の濃度に制御できる半導体層への不
純物領域形成方法を提供する。 【解決手段】 不純物ガスとＨ2 又は不活性ガスとを混
合した後、前記不純物ガスと前記Ｈ2 又は不活性ガスと
を放電させ、該放電した不純物を半導体層１２表面に導
き、同時に前記Ｈ2 又は不活性ガスのイオンを加速させ
て半導体層１２表面を昇温し、前記半導体層１２表面の
不純物を半導体層１２内に拡散するとともに、電気的に
活性化する。
外の物質の半導体層への侵入を防止し、半導体層を高温
に加熱することなく、不純物領域の深さが１μｍ以下
で、半導体層表面の不純物濃度が均一であり、１０22 a
tms/cm3 以下の任意の濃度に制御できる半導体層への不
純物領域形成方法を提供する。 【解決手段】 不純物ガスとＨ2 又は不活性ガスとを混
合した後、前記不純物ガスと前記Ｈ2 又は不活性ガスと
を放電させ、該放電した不純物を半導体層１２表面に導
き、同時に前記Ｈ2 又は不活性ガスのイオンを加速させ
て半導体層１２表面を昇温し、前記半導体層１２表面の
不純物を半導体層１２内に拡散するとともに、電気的に
活性化する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体層内にドナ
ーあるいはアクセプターとしてドーパント不純物を導入
する不純物領域形成方法及び半導体層への不純物導入装
置に関する。
ーあるいはアクセプターとしてドーパント不純物を導入
する不純物領域形成方法及び半導体層への不純物導入装
置に関する。
【０００２】
【従来の技術】半導体基板への不純物領域形成方法に関
しては、熱拡散、エピタキシャル成長、イオン注入、及
びプラズマを用いたドーピング法などがある。これらの
方法では、不純物の拡散と拡散した不純物の電気的な活
性化のため、高温（約８００〜１３００℃）に加熱する
必要があった。
しては、熱拡散、エピタキシャル成長、イオン注入、及
びプラズマを用いたドーピング法などがある。これらの
方法では、不純物の拡散と拡散した不純物の電気的な活
性化のため、高温（約８００〜１３００℃）に加熱する
必要があった。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うに半導体基板を高温に加熱するため、半導体基板中の
結晶欠陥、ドーパント不純物以外の原子の半導体基板へ
の侵入、あるいはそれらによる少数キャリアのライフタ
イムの低下という問題があった。また、半導体基板の不
純物領域が数ミクロン以上と深いという問題、さらに
は、半導体基板の不純物領域の表面濃度が、１０22 atm
s/cm3 以下の任意の濃度に制御できないという問題があ
った。
うに半導体基板を高温に加熱するため、半導体基板中の
結晶欠陥、ドーパント不純物以外の原子の半導体基板へ
の侵入、あるいはそれらによる少数キャリアのライフタ
イムの低下という問題があった。また、半導体基板の不
純物領域が数ミクロン以上と深いという問題、さらに
は、半導体基板の不純物領域の表面濃度が、１０22 atm
s/cm3 以下の任意の濃度に制御できないという問題があ
った。
【０００４】本発明では、半導体層中の結晶欠陥、ドー
パント不純物以外の物質の半導体層への侵入を防止し、
半導体層を高温に加熱することなく、不純物領域の深さ
が１μｍ以下で、半導体層表面の不純物濃度が均一であ
り、１０22 atms/cm3 以下の任意の濃度に制御できる半
導体層への不純物領域形成方法を提供することを目的と
する。
パント不純物以外の物質の半導体層への侵入を防止し、
半導体層を高温に加熱することなく、不純物領域の深さ
が１μｍ以下で、半導体層表面の不純物濃度が均一であ
り、１０22 atms/cm3 以下の任意の濃度に制御できる半
導体層への不純物領域形成方法を提供することを目的と
する。
【０００５】
【課題を解決するための手段】上記した課題は、不純物
ガスとＨ2 又は不活性ガスとを混合した後、前記不純物
ガスと前記Ｈ2 又は不活性ガスとを放電させ、該放電し
た不純物を半導体層表面に導き、同時に前記Ｈ2 又は不
活性ガスのイオンを加速させて半導体層表面を昇温し、
前記半導体層表面の不純物を半導体層内に拡散するとと
もに、電気的に活性化することを特徴とする半導体層へ
の不純物領域形成方法により解決され、また、上記した
課題は、不純物ガスとＨ2 又は不活性ガスとの混合比を
調整する調整手段と、前記調整手段から送り出された前
記不純物ガスと前記Ｈ2 又は不活性ガスとを放電する放
電手段と、前記Ｈ2 又は不活性ガスのイオンを加速する
加速手段とを有し、前記加速されたＨ2 又は不活性ガス
のイオンにより、半導体層の表面を昇温させて、該半導
体層表面に付着した不純物を前記半導体層内に拡散しな
がら電気的に活性化することを特徴とする半導体層への
不純物導入装置により解決される。
ガスとＨ2 又は不活性ガスとを混合した後、前記不純物
ガスと前記Ｈ2 又は不活性ガスとを放電させ、該放電し
た不純物を半導体層表面に導き、同時に前記Ｈ2 又は不
活性ガスのイオンを加速させて半導体層表面を昇温し、
前記半導体層表面の不純物を半導体層内に拡散するとと
もに、電気的に活性化することを特徴とする半導体層へ
の不純物領域形成方法により解決され、また、上記した
課題は、不純物ガスとＨ2 又は不活性ガスとの混合比を
調整する調整手段と、前記調整手段から送り出された前
記不純物ガスと前記Ｈ2 又は不活性ガスとを放電する放
電手段と、前記Ｈ2 又は不活性ガスのイオンを加速する
加速手段とを有し、前記加速されたＨ2 又は不活性ガス
のイオンにより、半導体層の表面を昇温させて、該半導
体層表面に付着した不純物を前記半導体層内に拡散しな
がら電気的に活性化することを特徴とする半導体層への
不純物導入装置により解決される。
【０００６】本発明によれば、不純物ガスとＨ2 又は不
活性ガスを混合し、不純物ガスとＨ 2 又は不活性ガスと
を放電させる。不純物ガスを放電させると、不純物ガス
のイオンやラジカルを発生する。このイオン等は、半導
体層の表面に付着する。このとき、Ｈ2 又は不活性ガス
もほぼ同時に放電分解してイオンとなるので、Ｈ2 又は
不活性ガスのイオンは加速されて半導体層に衝突し、衝
突箇所を昇温する。このため、半導体層の表面上の不純
物は半導体層に拡散されるとともに、該不純物は電気的
に活性化される。すなわち、不純物の半導体層への導入
とともに、到達した不純物の電気的活性化を同時に行う
ことができる。
活性ガスを混合し、不純物ガスとＨ 2 又は不活性ガスと
を放電させる。不純物ガスを放電させると、不純物ガス
のイオンやラジカルを発生する。このイオン等は、半導
体層の表面に付着する。このとき、Ｈ2 又は不活性ガス
もほぼ同時に放電分解してイオンとなるので、Ｈ2 又は
不活性ガスのイオンは加速されて半導体層に衝突し、衝
突箇所を昇温する。このため、半導体層の表面上の不純
物は半導体層に拡散されるとともに、該不純物は電気的
に活性化される。すなわち、不純物の半導体層への導入
とともに、到達した不純物の電気的活性化を同時に行う
ことができる。
【０００７】このようにして、半導体層に不純物領域が
形成される。また、本発明の半導体層への不純物領域の
形成方法によれば、半導体基板を高温に加熱する必要が
ないので、半導体層への熱応力を低減し、結晶欠陥等を
低減することができる。また、半導体層への不純物の深
い侵入を防止することができる。
形成される。また、本発明の半導体層への不純物領域の
形成方法によれば、半導体基板を高温に加熱する必要が
ないので、半導体層への熱応力を低減し、結晶欠陥等を
低減することができる。また、半導体層への不純物の深
い侵入を防止することができる。
【０００８】さらに、不純物とＨ2 又は不活性ガスの混
合比を調整することにより、電気的に活性化される不純
物量も調整することができる。
合比を調整することにより、電気的に活性化される不純
物量も調整することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を用いて説明する。図１は、本発明の実
施の形態の半導体基板への不純物導入装置を示す図であ
る。真空容器１は、内面が石英ガラスなどの絶縁物によ
り覆われていて、排気装置２に連結している。この排気
装置２によって、真空容器１内の圧力を調整する。
て、添付の図面を用いて説明する。図１は、本発明の実
施の形態の半導体基板への不純物導入装置を示す図であ
る。真空容器１は、内面が石英ガラスなどの絶縁物によ
り覆われていて、排気装置２に連結している。この排気
装置２によって、真空容器１内の圧力を調整する。
【００１０】真空容器１の内部には、電極３と電極４と
が対向して設置されている。電極３と電極４とは、プラ
ズマ発生用ＤＣ電源５に接続されており、このプラズマ
発生用ＤＣ電源５により印加される電圧により、電極３
と電極４との間にプラズマを発生させる（放電手段）。
なお、このプラズマ発生用ＤＣ電源５は電圧の極性を反
転させる回路を含み、所定の時間毎にパルス状の逆電圧
を電極３と電極４に供給することもできる。パルス状の
逆電圧は矩形波でもよいし、三角波でもよい。
が対向して設置されている。電極３と電極４とは、プラ
ズマ発生用ＤＣ電源５に接続されており、このプラズマ
発生用ＤＣ電源５により印加される電圧により、電極３
と電極４との間にプラズマを発生させる（放電手段）。
なお、このプラズマ発生用ＤＣ電源５は電圧の極性を反
転させる回路を含み、所定の時間毎にパルス状の逆電圧
を電極３と電極４に供給することもできる。パルス状の
逆電圧は矩形波でもよいし、三角波でもよい。
【００１１】電極３の面内には、直径約１ｍｍφのドー
パント不純物ガスの流出孔が複数、一様に開いている。
そして、電極３は、絶縁性の配管６を介して、ガス供給
系７に接続されている。ガス供給系７は、ドーパント不
純物ガスボンベ８と不活性ガスボンベ９と調整手段１０
などから構成されている。ドーパント不純物ガスボンベ
８と不活性ガスボンベ９は、それぞれ配管１１を介し
て、調整手段１０に接続している。この調整手段１０
は、マスフロー，圧力計などからなっており、ドーパン
ト不純物ガスボンベ８と不活性ガスボンベ９から送られ
てきたドーパント不純物ガスと不活性ガスの混合ガスの
混合比及び流量を調整する。その後に、混合ガスは配管
６を通して、真空容器１内の電極３の流出孔から真空容
器１内に送られる。
パント不純物ガスの流出孔が複数、一様に開いている。
そして、電極３は、絶縁性の配管６を介して、ガス供給
系７に接続されている。ガス供給系７は、ドーパント不
純物ガスボンベ８と不活性ガスボンベ９と調整手段１０
などから構成されている。ドーパント不純物ガスボンベ
８と不活性ガスボンベ９は、それぞれ配管１１を介し
て、調整手段１０に接続している。この調整手段１０
は、マスフロー，圧力計などからなっており、ドーパン
ト不純物ガスボンベ８と不活性ガスボンベ９から送られ
てきたドーパント不純物ガスと不活性ガスの混合ガスの
混合比及び流量を調整する。その後に、混合ガスは配管
６を通して、真空容器１内の電極３の流出孔から真空容
器１内に送られる。
【００１２】電極４上には、半導体基板１２が載置され
る。一方、電極４の下部には、半導体基板加熱用ヒータ
１３が設置されている。この半導体基板加熱用ヒータ１
３は、半導体基板加熱用電源１４に接続され、この半導
体基板加熱用電源１４を調整することにより、半導体基
板１２を加熱する。次に、本実施の形態の半導体基板１
２への不純物領域形成方法について説明する。
る。一方、電極４の下部には、半導体基板加熱用ヒータ
１３が設置されている。この半導体基板加熱用ヒータ１
３は、半導体基板加熱用電源１４に接続され、この半導
体基板加熱用電源１４を調整することにより、半導体基
板１２を加熱する。次に、本実施の形態の半導体基板１
２への不純物領域形成方法について説明する。
【００１３】半導体基板１２を電極４の上に設置した
後、排気装置２によって真空容器１内を排気し、約１．
３３×１０-2Ｐa に減圧する。そして、ドーパント不純
物ガスボンベ８及び不活性ガスボンベ９から、それぞれ
ドーパント不純物ガスと不活性ガスを調整手段１０に送
る。ドーパント不純物ガスとしては、ジボランガスまた
はフォスフィンガス、砒素、ガリウムを含むガス、例え
ば、三フッ化ほう素、五フッ化りんやフォスフィン、ア
ルシン、トリメチルアルミニウムなどの水素化合物、ハ
ロゲン化物または有機金属のガスを用いることができ
る。また、不活性ガスとしては、Ａｒ、Ｈ2 、Ｎ2 など
を用いる。
後、排気装置２によって真空容器１内を排気し、約１．
３３×１０-2Ｐa に減圧する。そして、ドーパント不純
物ガスボンベ８及び不活性ガスボンベ９から、それぞれ
ドーパント不純物ガスと不活性ガスを調整手段１０に送
る。ドーパント不純物ガスとしては、ジボランガスまた
はフォスフィンガス、砒素、ガリウムを含むガス、例え
ば、三フッ化ほう素、五フッ化りんやフォスフィン、ア
ルシン、トリメチルアルミニウムなどの水素化合物、ハ
ロゲン化物または有機金属のガスを用いることができ
る。また、不活性ガスとしては、Ａｒ、Ｈ2 、Ｎ2 など
を用いる。
【００１４】調整手段１０では、送られてきたドーパン
ト不純物ガスと不活性ガスの混合ガスの混合比及び流量
を調整して、真空容器１内に送り、真空容器１内の圧力
を１．３３×１０〜１．３３×１０3 Ｐa になるよう調
整する。半導体基板１２を約１００℃に加熱する。な
お、あらかじめ、半導体基板１２を加熱しておいてもよ
い。
ト不純物ガスと不活性ガスの混合ガスの混合比及び流量
を調整して、真空容器１内に送り、真空容器１内の圧力
を１．３３×１０〜１．３３×１０3 Ｐa になるよう調
整する。半導体基板１２を約１００℃に加熱する。な
お、あらかじめ、半導体基板１２を加熱しておいてもよ
い。
【００１５】その後、電極３と電極４との間に所定の電
圧の直流電圧を印加してグロー放電を行う。真空容器１
内のドーパント不純物ガスは、電極３と電極４との間に
印加される直流電圧により放電分解し、イオンやラジカ
ルを発生する。このイオン等は、半導体基板１２の表面
に付着する。
圧の直流電圧を印加してグロー放電を行う。真空容器１
内のドーパント不純物ガスは、電極３と電極４との間に
印加される直流電圧により放電分解し、イオンやラジカ
ルを発生する。このイオン等は、半導体基板１２の表面
に付着する。
【００１６】このとき、不活性ガスもほぼ同時に放電分
解してイオンとなるので、不活性ガス粒子のイオンは電
極３，４間の電場により加速されて、半導体基板１２に
衝突し、その衝突箇所を局所的に昇温して、半導体基板
内外の濃度が平衡状態に達するまで、不純物粒子を半導
体基板１２内に導入し、熱により導入した不純物粒子を
電気的に活性化させる。
解してイオンとなるので、不活性ガス粒子のイオンは電
極３，４間の電場により加速されて、半導体基板１２に
衝突し、その衝突箇所を局所的に昇温して、半導体基板
内外の濃度が平衡状態に達するまで、不純物粒子を半導
体基板１２内に導入し、熱により導入した不純物粒子を
電気的に活性化させる。
【００１７】このようにして、半導体基板１２の表面に
不純物領域が形成される。なお、本実施の形態では直流
電圧を用いたのは以下の理由による。すなわち、交流法
を用いると、このような放電分解を発生させると、真空
容器１の内壁との反応も無視できなくなり、所定のドー
パント不純物以外である真空容器１を構成する元素も含
まれる可能性があるためである。しかし、場合により、
交流法を用いてもよい。
不純物領域が形成される。なお、本実施の形態では直流
電圧を用いたのは以下の理由による。すなわち、交流法
を用いると、このような放電分解を発生させると、真空
容器１の内壁との反応も無視できなくなり、所定のドー
パント不純物以外である真空容器１を構成する元素も含
まれる可能性があるためである。しかし、場合により、
交流法を用いてもよい。
【００１８】ここで、直流電圧を用いる場合、チャージ
アップ現象が生じるおそれがある。例えば、半導体基板
表面にSiO2膜を成膜した後、そのSiO2膜にフォトエッチ
ング工程で窓をあけ、そのあけた窓に不純物領域を形成
する。このような場合に、このチャージアップ現象が生
じる。すなわち、放電を行うとSiO2膜の表面に正イオン
が蓄積し、その結果SiO2膜の絶縁が破壊し半導体層表面
に損傷がおきてしまう。
アップ現象が生じるおそれがある。例えば、半導体基板
表面にSiO2膜を成膜した後、そのSiO2膜にフォトエッチ
ング工程で窓をあけ、そのあけた窓に不純物領域を形成
する。このような場合に、このチャージアップ現象が生
じる。すなわち、放電を行うとSiO2膜の表面に正イオン
が蓄積し、その結果SiO2膜の絶縁が破壊し半導体層表面
に損傷がおきてしまう。
【００１９】本実施の形態のように、放電時の反応ガス
の圧力が低い場合は、SiO2膜上に蓄積した正イオンは反
応ガスを通して放電するので、上述のようなチャージア
ップ現象は生じにくい。しかし、極薄のSiO2膜やフォト
レジスト膜を用いる時は、絶縁が破壊し易いのでデバイ
スの作成上好ましくない。例えば、絶縁が破壊する迄の
時間が１〜２秒以上かかる場合には、少なくとも印加直
流電圧の極性を１〜２秒毎に１回変えると前記正イオン
が中和されチャージアップ現象が軽減し、この問題は解
決する。
の圧力が低い場合は、SiO2膜上に蓄積した正イオンは反
応ガスを通して放電するので、上述のようなチャージア
ップ現象は生じにくい。しかし、極薄のSiO2膜やフォト
レジスト膜を用いる時は、絶縁が破壊し易いのでデバイ
スの作成上好ましくない。例えば、絶縁が破壊する迄の
時間が１〜２秒以上かかる場合には、少なくとも印加直
流電圧の極性を１〜２秒毎に１回変えると前記正イオン
が中和されチャージアップ現象が軽減し、この問題は解
決する。
【００２０】また、本実施の形態では、半導体基板１２
の加熱温度を約１００℃と低温度としている。そのた
め、半導体基板１２への熱応力を低減し、結晶欠陥等を
低減することができる。また、半導体基板１２へのドー
パント不純物の深い拡散を防ぐこともできる。
の加熱温度を約１００℃と低温度としている。そのた
め、半導体基板１２への熱応力を低減し、結晶欠陥等を
低減することができる。また、半導体基板１２へのドー
パント不純物の深い拡散を防ぐこともできる。
【００２１】一般的に、放電すれば、真空容器１内のド
ーパント不純物及び不活性ガス以外の粒子も放電する
が、半導体基板１２の加熱温度が低温であるため、その
放電した粒子の半導体基板への侵入を防ぐことができ
る。また、本実施の形態では、ドーパント不純物と不活
性ガスの混合物を用いているので、不純物の半導体基板
１２への到達とほぼ同時に、到達した不純物の電気的活
性化を行うことができる。さらに、ドーパント不純物と
不活性ガスの混合比を調整した混合物を用いているた
め、電気的に活性化される不純物量も調整することがで
きる。
ーパント不純物及び不活性ガス以外の粒子も放電する
が、半導体基板１２の加熱温度が低温であるため、その
放電した粒子の半導体基板への侵入を防ぐことができ
る。また、本実施の形態では、ドーパント不純物と不活
性ガスの混合物を用いているので、不純物の半導体基板
１２への到達とほぼ同時に、到達した不純物の電気的活
性化を行うことができる。さらに、ドーパント不純物と
不活性ガスの混合比を調整した混合物を用いているた
め、電気的に活性化される不純物量も調整することがで
きる。
【００２２】しかしながら、ドーパント不純物を半導体
基板１２の表面に付着させた後に、不活性ガスで半導体
基板１２内に不純物粒子を導入し、導入した不純物粒子
を電気的に活性化させる場合では、不活性ガスの照射に
より、付着した不純物が飛び散ってしまうおそれがあ
り、電気的に活性化された不純物量を調整することは難
しい。
基板１２の表面に付着させた後に、不活性ガスで半導体
基板１２内に不純物粒子を導入し、導入した不純物粒子
を電気的に活性化させる場合では、不活性ガスの照射に
より、付着した不純物が飛び散ってしまうおそれがあ
り、電気的に活性化された不純物量を調整することは難
しい。
【００２３】（実施例）以下、実際に実施した例につい
て説明する。最初に、ドーパント不純物ガスと不活性ガ
スの混合比を３種類変えて、混合比の調整により半導体
基板１２表面の不純物濃度の調整と、半導体基板１２の
不純物領域の深さの制御ができるかどうかについて調べ
た。
て説明する。最初に、ドーパント不純物ガスと不活性ガ
スの混合比を３種類変えて、混合比の調整により半導体
基板１２表面の不純物濃度の調整と、半導体基板１２の
不純物領域の深さの制御ができるかどうかについて調べ
た。
【００２４】半導体基板１２には、直径１５０ｍｍ、比
抵抗１０〜２０Ω・cmで鏡面仕上げのｎ型単結晶シリコ
ンウエハを用いた。ドーパント不純物ガスと不活性ガス
の混合物としては、アルゴンで１０ｐｐｍと１００ｐｐ
ｍと１０００ｐｐｍのそれぞれに希釈したジボランを用
いて実施した。放電時の圧力を２．６６×１０2 Ｐa、
放電電圧を直流６００Ｖ、電極３と電極４との間の距離
を５０ｍｍ、放電時間を１〜３分とした。
抵抗１０〜２０Ω・cmで鏡面仕上げのｎ型単結晶シリコ
ンウエハを用いた。ドーパント不純物ガスと不活性ガス
の混合物としては、アルゴンで１０ｐｐｍと１００ｐｐ
ｍと１０００ｐｐｍのそれぞれに希釈したジボランを用
いて実施した。放電時の圧力を２．６６×１０2 Ｐa、
放電電圧を直流６００Ｖ、電極３と電極４との間の距離
を５０ｍｍ、放電時間を１〜３分とした。
【００２５】図２は、シリコンウエハにほう素を含む半
導体領域を形成した際に、横軸にシリコンウエハの表面
からの深さをとり、縦軸にほう素濃度をとって、シリコ
ンウエハの表面からの深さとほう素濃度との関係を示す
図である。なお、ほう素濃度分布はＳＩＭＳ（二次イオ
ン質量分析法）を用いて行った。ＳＩＭＳとは、よく絞
られたイオンビームを試料に照射し、その試料から二次
的に放出される二次イオンを質量分析計に導き、質量に
対する電荷の比に分けて検出し、試料の元素分析を行う
方法で、半導体基板に拡散した電気的に活性な不純物ば
かりでなく、電気的に不活性な不純物も全て検出する。
導体領域を形成した際に、横軸にシリコンウエハの表面
からの深さをとり、縦軸にほう素濃度をとって、シリコ
ンウエハの表面からの深さとほう素濃度との関係を示す
図である。なお、ほう素濃度分布はＳＩＭＳ（二次イオ
ン質量分析法）を用いて行った。ＳＩＭＳとは、よく絞
られたイオンビームを試料に照射し、その試料から二次
的に放出される二次イオンを質量分析計に導き、質量に
対する電荷の比に分けて検出し、試料の元素分析を行う
方法で、半導体基板に拡散した電気的に活性な不純物ば
かりでなく、電気的に不活性な不純物も全て検出する。
【００２６】図２によれば、ほう素の表面濃度は１０20
〜１０22 atms/cm3 の範囲に存在していることが分か
る。また、シリコンウエハに導入されたほう素の深さ
も、約４０ｎｍ以下（１μｍ以下）と浅く形成できてい
ることがわかる。さらに、ジボランガスのＡｒによる希
釈濃度が高くなればなるほど、ほう素の表面濃度は高く
なることが分かり、Ａｒの希釈濃度により、ほう素の表
面濃度と侵入の深さを制御できることが分かる。
〜１０22 atms/cm3 の範囲に存在していることが分か
る。また、シリコンウエハに導入されたほう素の深さ
も、約４０ｎｍ以下（１μｍ以下）と浅く形成できてい
ることがわかる。さらに、ジボランガスのＡｒによる希
釈濃度が高くなればなるほど、ほう素の表面濃度は高く
なることが分かり、Ａｒの希釈濃度により、ほう素の表
面濃度と侵入の深さを制御できることが分かる。
【００２７】次に、シリコンウエハにほう素が均一に導
入されているかどうかについて調べた。図３は、シリコ
ンウエハ表面上のシート抵抗を示す図である。図３
（ａ）、図３（ｂ）は、放電時間をそれぞれ１分、３分
として測定した。測定は、シリコンウエハ上に５つの測
定点を決めて行い、シリコンウエハ中心の測定点のシー
ト抵抗値を１としたときの他の測定点での値を示してい
る。
入されているかどうかについて調べた。図３は、シリコ
ンウエハ表面上のシート抵抗を示す図である。図３
（ａ）、図３（ｂ）は、放電時間をそれぞれ１分、３分
として測定した。測定は、シリコンウエハ上に５つの測
定点を決めて行い、シリコンウエハ中心の測定点のシー
ト抵抗値を１としたときの他の測定点での値を示してい
る。
【００２８】この図より、シリコンウエハ表面のシート
抵抗値は、約０．０５％以内にあり、ほう素が均一にド
ープされていることを示している。これは、図１の電極
３の下部に矢印で示すように、ジボランが一様に流出
し、電極３と電極４間で均一のプラズマ状態が得られる
ことと、Ａｒによりほう素のシリコンウエハ内への導入
と電気的活性化とをほぼ同時に行えるためである。
抵抗値は、約０．０５％以内にあり、ほう素が均一にド
ープされていることを示している。これは、図１の電極
３の下部に矢印で示すように、ジボランが一様に流出
し、電極３と電極４間で均一のプラズマ状態が得られる
ことと、Ａｒによりほう素のシリコンウエハ内への導入
と電気的活性化とをほぼ同時に行えるためである。
【００２９】なお、電極を回転させれば、シリコンウエ
ハ表面のシート抵抗分布の均一性がさらに向上する。ま
た、ジボランをＡｒで１０００ｐｐｍに希釈したドーパ
ントガスを用いて得られた不純物領域は、４端子法で評
価して、約５×１０19 atms/cm3 が得られた。この値
は、ランプアニール法において、９５０℃で１０秒加熱
した場合とほぼ同じ値であり、本実施例では、低温度の
約１００℃で、同様の不純物濃度を得ることができてい
る。
ハ表面のシート抵抗分布の均一性がさらに向上する。ま
た、ジボランをＡｒで１０００ｐｐｍに希釈したドーパ
ントガスを用いて得られた不純物領域は、４端子法で評
価して、約５×１０19 atms/cm3 が得られた。この値
は、ランプアニール法において、９５０℃で１０秒加熱
した場合とほぼ同じ値であり、本実施例では、低温度の
約１００℃で、同様の不純物濃度を得ることができてい
る。
【００３０】なお、４端子法とは、半導体基板の表面の
シート抵抗を測定する方法で、一列に等間隔で並べた４
本の端子針を半導体基板の表面に等圧力で押しつけ、外
側の端子針から半導体基板に電流を流し、内側の２本の
端子針に生じる電圧を測定してシート抵抗を測定する方
法である。次いで、不純物領域の厚みを別途求めること
により、比抵抗を求めてドーパント不純物の電気的に活
性化した濃度を求める。
シート抵抗を測定する方法で、一列に等間隔で並べた４
本の端子針を半導体基板の表面に等圧力で押しつけ、外
側の端子針から半導体基板に電流を流し、内側の２本の
端子針に生じる電圧を測定してシート抵抗を測定する方
法である。次いで、不純物領域の厚みを別途求めること
により、比抵抗を求めてドーパント不純物の電気的に活
性化した濃度を求める。
【００３１】さらに、シリコンウエハ上の金属元素など
の付着量が実用上問題ない程度に防止できているかどう
かについて調べた。
の付着量が実用上問題ない程度に防止できているかどう
かについて調べた。
【００３２】
【表１】
【００３３】表１は、シリコンウエハ上に付着した金属
元素量を示す図である。この実験では、真空容器１内で
Ｂ2 Ｈ6 、Ａｒ、Ｎ2 をそれぞれ別々にプラズマ放電し
た場合と“搬送のみ”の場合のシリコンウエハ上に付着
した金属量を調べた。ここで、“搬送のみ”とは、プラ
ズマを全く発生させないで、単にシリコンウエハを真空
容器１内に挿入した後に引き出した場合のことを示して
いる。
元素量を示す図である。この実験では、真空容器１内で
Ｂ2 Ｈ6 、Ａｒ、Ｎ2 をそれぞれ別々にプラズマ放電し
た場合と“搬送のみ”の場合のシリコンウエハ上に付着
した金属量を調べた。ここで、“搬送のみ”とは、プラ
ズマを全く発生させないで、単にシリコンウエハを真空
容器１内に挿入した後に引き出した場合のことを示して
いる。
【００３４】真空容器１内でＢ2 Ｈ6 、Ａｒ、Ｎ2 をそ
れぞれ別々にプラズマ放電した場合は、“輸送のみ”と
比べてシリコンウエハ上の金属元素などの付着は極端に
は多くなっていないことが分かる。この結果より、真空
容器１などからの金属元素のシリコンウエハへの付着は
極めて少なく、実用上の問題はないと判断できる。した
がって、不活性ガスと不純物ガスとの混合物を放電させ
て半導体基板１２に不純物を導入させる場合でも、半導
体基板１２への不純物ガス以外の粒子の侵入を抑制する
ことができると推定できる。
れぞれ別々にプラズマ放電した場合は、“輸送のみ”と
比べてシリコンウエハ上の金属元素などの付着は極端に
は多くなっていないことが分かる。この結果より、真空
容器１などからの金属元素のシリコンウエハへの付着は
極めて少なく、実用上の問題はないと判断できる。した
がって、不活性ガスと不純物ガスとの混合物を放電させ
て半導体基板１２に不純物を導入させる場合でも、半導
体基板１２への不純物ガス以外の粒子の侵入を抑制する
ことができると推定できる。
【００３５】以上のように、本実施例では、半導体基板
を高温に加熱していないので、ドーパント不純物以外の
粒子の半導体基板への侵入を防止し、不純物領域の深さ
を１μｍ以下とできた。また、ドーパント不純物ガスと
不活性ガスの混合物を用いているため、半導体基板表面
の不純物濃度を均一にできた。さらに、ドーパント不純
物ガスと不活性ガスの混合比を変えることにより、１０
22 atms/cm3 以下の任意の濃度に制御できた。
を高温に加熱していないので、ドーパント不純物以外の
粒子の半導体基板への侵入を防止し、不純物領域の深さ
を１μｍ以下とできた。また、ドーパント不純物ガスと
不活性ガスの混合物を用いているため、半導体基板表面
の不純物濃度を均一にできた。さらに、ドーパント不純
物ガスと不活性ガスの混合比を変えることにより、１０
22 atms/cm3 以下の任意の濃度に制御できた。
【００３６】なお、本実施の形態では、放電手段として
平行平板電極を用いたが、これに限るものではない。例
えば、電子サイクロトン共鳴を用いて放電してもよい。
平行平板電極を用いたが、これに限るものではない。例
えば、電子サイクロトン共鳴を用いて放電してもよい。
【００３７】
【発明の効果】以上のように、本発明によれば、半導体
層を高温に加熱する必要がないため、結晶欠陥等を低減
することができる。また、半導体層への不純物の深い侵
入を防止することもできる。また、不純物ガスとＨ2 又
は不活性ガスの混合物を用いているため、不純物の半導
体層への導入とともに、到達した不純物の電気的活性化
を行うことができる。さらに、不純物ガスとＨ2 又は不
活性ガスの混合比を調整した混合物を用いているため、
電気的に活性化される不純物量も調整することができ
る。
層を高温に加熱する必要がないため、結晶欠陥等を低減
することができる。また、半導体層への不純物の深い侵
入を防止することもできる。また、不純物ガスとＨ2 又
は不活性ガスの混合物を用いているため、不純物の半導
体層への導入とともに、到達した不純物の電気的活性化
を行うことができる。さらに、不純物ガスとＨ2 又は不
活性ガスの混合比を調整した混合物を用いているため、
電気的に活性化される不純物量も調整することができ
る。
【図１】本発明の実施の形態の半導体層への不純物導入
装置を示す図である。
装置を示す図である。
【図２】シリコンウエハ表面からの深さとほう素濃度と
の関係を示す図である。
の関係を示す図である。
【図３】シリコンウエハ表面上のシート抵抗を示す図で
ある。
ある。
１ 真空容器、 ２ 排気装置、 ３，４ 電極、 ５ プラズマ発生用ＤＣ電源、 ６，１１ 配管、 ７ ガス供給系、 ８ ドーパント不純物ガスボンベ、 ９ 不活性ガスボンベ、 １０ 調整手段、 １２ 半導体基板、 １３ 半導体基板加熱用ヒータ、 １４ 半導体基板加熱用電源。
Claims (8)
- 【請求項１】 不純物ガスとＨ2 又は不活性ガスとを混
合した後、前記不純物ガスと前記Ｈ2 又は不活性ガスと
を放電させ、該放電した不純物を半導体層表面に導き、
同時に前記Ｈ2 又は不活性ガスのイオンを加速させて半
導体層表面を昇温し、前記半導体層表面の不純物を半導
体層内に拡散するとともに、電気的に活性化することを
特徴とする半導体層への不純物領域形成方法。 - 【請求項２】 前記不活性ガスは、Ａｒ、Ｎ2 のいずれ
かであることを特徴とする請求項１に記載の半導体層へ
の不純物領域形成方法。 - 【請求項３】 前記不純物ガスは、ジボランガス、フォ
スフィンガス、又は砒素あるいはガリウムの一種を含む
ガス、又は砒素あるいはガリウムの水素化合物、ハロゲ
ン化物、あるいは有機金属のガスであることを特徴とす
る請求項１又は請求項２に記載の半導体層への不純物領
域形成方法。 - 【請求項４】 不純物ガスとＨ2 又は不活性ガスとの混
合比を調整する調整手段と、 前記調整手段から送り出された前記不純物ガスと前記Ｈ
2 又は不活性ガスとを放電する放電手段と、 前記Ｈ2 又は不活性ガスのイオンを加速する加速手段と
を有し、 前記加速されたＨ2 又は不活性ガスのイオンにより、半
導体層の表面を昇温させて、該半導体層表面に付着した
不純物を前記半導体層内に拡散しながら電気的に活性化
することを特徴とする半導体層への不純物導入装置。 - 【請求項５】 前記不活性ガスは、Ａｒ、Ｎ2 のいずれ
かであることを特徴とする請求項４に記載の半導体層へ
の不純物導入装置。 - 【請求項６】 前記不純物ガスは、ジボランガス、フォ
スフィンガス、又は砒素あるいはガリウムの一種を含む
ガス、又は砒素あるいはガリウムの水素化合物、ハロゲ
ン化物、あるいは有機金属のガスであることを特徴とす
る請求項４又は請求項５に記載の半導体層への不純物導
入装置。 - 【請求項７】 前記放電手段は、平行平板電極間の電界
又は電子サイクロトン共鳴により放電させる手段である
ことを特徴とする請求項４乃至請求項６のいずれかに記
載の半導体層への不純物導入装置。 - 【請求項８】 前記放電手段は、前記平行平板電極に接
続する電源を有し、該電源は直流電圧と該直流電圧の極
性に対して反対の極性を有するパルス状電圧を発生しう
ることを特徴とする請求項７に記載の半導体層への不純
物導入装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10008563A JPH11214320A (ja) | 1998-01-20 | 1998-01-20 | 半導体層への不純物領域形成方法及び半導体層への不純物導入装置 |
| KR1019990000371A KR19990067817A (ko) | 1998-01-20 | 1999-01-11 | 반도체층에의 불순물영역 형성방법 및 반도체층에의 불순물 도입장치 |
| US09/233,114 US6207537B1 (en) | 1998-01-20 | 1999-01-19 | Method for formation of impurity region in semiconductor layer and apparatus for introducing impurity to semiconductor layer |
| TW088100777A TW456026B (en) | 1998-01-20 | 1999-01-19 | Method for forming impurity region in the semiconductor layer and the device for dopant impurities in the semiconductor layer |
| EP99101017A EP0930643A3 (en) | 1998-01-20 | 1999-01-19 | Method for formation of a doped region in a semiconductor substrate and apparatus therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10008563A JPH11214320A (ja) | 1998-01-20 | 1998-01-20 | 半導体層への不純物領域形成方法及び半導体層への不純物導入装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214320A true JPH11214320A (ja) | 1999-08-06 |
Family
ID=11696555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10008563A Pending JPH11214320A (ja) | 1998-01-20 | 1998-01-20 | 半導体層への不純物領域形成方法及び半導体層への不純物導入装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6207537B1 (ja) |
| EP (1) | EP0930643A3 (ja) |
| JP (1) | JPH11214320A (ja) |
| KR (1) | KR19990067817A (ja) |
| TW (1) | TW456026B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004323977A (ja) * | 2003-04-28 | 2004-11-18 | Air Products & Chemicals Inc | 基材処理表面の金属酸化物除去方法 |
| JP2005002468A (ja) * | 2003-04-28 | 2005-01-06 | Air Products & Chemicals Inc | 基材表面から金属酸化物を除去する方法及び装置 |
| JP2005260139A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 不純物導入方法 |
| WO2009084160A1 (ja) * | 2007-12-28 | 2009-07-09 | Panasonic Corporation | プラズマドーピング装置及び方法並びに半導体装置の製造方法 |
| JPWO2008050596A1 (ja) * | 2006-10-25 | 2010-02-25 | パナソニック株式会社 | プラズマドーピング方法及びプラズマドーピング装置 |
| US7897029B2 (en) | 2008-03-04 | 2011-03-01 | Air Products And Chemicals, Inc. | Removal of surface oxides by electron attachment |
| US8361340B2 (en) | 2003-04-28 | 2013-01-29 | Air Products And Chemicals, Inc. | Removal of surface oxides by electron attachment |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414329B1 (en) | 2000-07-25 | 2002-07-02 | Axcelis Technologies, Inc. | Method and system for microwave excitation of plasma in an ion beam guide |
| US6677168B1 (en) * | 2002-04-30 | 2004-01-13 | Advanced Micro Devices, Inc. | Analysis of ion implant dosage |
| US20050287307A1 (en) * | 2004-06-23 | 2005-12-29 | Varian Semiconductor Equipment Associates, Inc. | Etch and deposition control for plasma implantation |
| CN102738312B (zh) * | 2012-07-23 | 2015-07-15 | 苏州恒昇新能源股份有限公司 | 一种太阳能电池片的场强扩散方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4618381A (en) * | 1983-05-26 | 1986-10-21 | Fuji Electric Corporate Research And Development Ltd. | Method for adding impurities to semiconductor base material |
| KR930003857B1 (ko) * | 1987-08-05 | 1993-05-14 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마 도우핑방법 |
| JPH01243359A (ja) * | 1988-03-25 | 1989-09-28 | Matsushita Electric Ind Co Ltd | プラズマドーピング方法 |
| JPH0251226A (ja) * | 1988-08-12 | 1990-02-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP3119693B2 (ja) * | 1991-10-08 | 2000-12-25 | エム・セテック株式会社 | 半導体基板の製造方法及びその装置 |
| US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
| JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
| US5354381A (en) * | 1993-05-07 | 1994-10-11 | Varian Associates, Inc. | Plasma immersion ion implantation (PI3) apparatus |
| JPH07142743A (ja) * | 1993-09-22 | 1995-06-02 | Sharp Corp | 薄膜トランジスタの製造方法 |
| JP3060876B2 (ja) * | 1995-02-15 | 2000-07-10 | 日新電機株式会社 | 金属イオン注入装置 |
-
1998
- 1998-01-20 JP JP10008563A patent/JPH11214320A/ja active Pending
-
1999
- 1999-01-11 KR KR1019990000371A patent/KR19990067817A/ko not_active Ceased
- 1999-01-19 US US09/233,114 patent/US6207537B1/en not_active Expired - Fee Related
- 1999-01-19 TW TW088100777A patent/TW456026B/zh not_active IP Right Cessation
- 1999-01-19 EP EP99101017A patent/EP0930643A3/en not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8119016B2 (en) | 2003-04-28 | 2012-02-21 | Air Products And Chemicals, Inc. | Removal of surface oxides by electron attachment for wafer bumping applications |
| JP2005002468A (ja) * | 2003-04-28 | 2005-01-06 | Air Products & Chemicals Inc | 基材表面から金属酸化物を除去する方法及び装置 |
| US7387738B2 (en) | 2003-04-28 | 2008-06-17 | Air Products And Chemicals, Inc. | Removal of surface oxides by electron attachment for wafer bumping applications |
| US8617352B2 (en) | 2003-04-28 | 2013-12-31 | Air Products And Chemicals, Inc. | Electrode assembly for the removal of surface oxides by electron attachment |
| US7563380B2 (en) | 2003-04-28 | 2009-07-21 | Air Products And Chemicals, Inc. | Electrode assembly for the removal of surface oxides by electron attachment |
| JP2004323977A (ja) * | 2003-04-28 | 2004-11-18 | Air Products & Chemicals Inc | 基材処理表面の金属酸化物除去方法 |
| US7883602B2 (en) | 2003-04-28 | 2011-02-08 | Air Products And Chemicals, Inc. | Electrode assembly for the removal of surface oxides by electron attachment |
| US8361340B2 (en) | 2003-04-28 | 2013-01-29 | Air Products And Chemicals, Inc. | Removal of surface oxides by electron attachment |
| JP2005260139A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 不純物導入方法 |
| JPWO2008050596A1 (ja) * | 2006-10-25 | 2010-02-25 | パナソニック株式会社 | プラズマドーピング方法及びプラズマドーピング装置 |
| US7972945B2 (en) | 2007-12-28 | 2011-07-05 | Panasonic Corporation | Plasma doping apparatus and method, and method for manufacturing semiconductor device |
| WO2009084160A1 (ja) * | 2007-12-28 | 2009-07-09 | Panasonic Corporation | プラズマドーピング装置及び方法並びに半導体装置の製造方法 |
| US7897029B2 (en) | 2008-03-04 | 2011-03-01 | Air Products And Chemicals, Inc. | Removal of surface oxides by electron attachment |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0930643A3 (en) | 2000-12-20 |
| EP0930643A2 (en) | 1999-07-21 |
| US6207537B1 (en) | 2001-03-27 |
| TW456026B (en) | 2001-09-21 |
| KR19990067817A (ko) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003857B1 (ko) | 플라즈마 도우핑방법 | |
| US4173661A (en) | Method for depositing thin layers of materials by decomposing a gas to yield a plasma | |
| CA2021993C (en) | Impurity doping method with diffusion source | |
| US6138606A (en) | Ion implanters for implanting shallow regions with ion dopant compounds containing elements of high solid solubility | |
| KR101090918B1 (ko) | 이온 주입 장치 및 이온 주입 방법 | |
| JP3119693B2 (ja) | 半導体基板の製造方法及びその装置 | |
| JPS59218728A (ja) | 半導体基体への不純物導入方法 | |
| Mahan | Hot wire chemical vapor deposition of Si containing materials for solar cells | |
| US20100323113A1 (en) | Method to Synthesize Graphene | |
| TW200423185A (en) | Method of introducing impurity | |
| JPH11214320A (ja) | 半導体層への不純物領域形成方法及び半導体層への不純物導入装置 | |
| JP2004179592A (ja) | プラズマドーピング方法およびデバイス | |
| EP0438677A2 (en) | Impurity doping apparatus | |
| US7790586B2 (en) | Plasma doping method | |
| US6506662B2 (en) | Method for forming an SOI substrate by use of a plasma ion irradiation | |
| US20140357068A1 (en) | Plasma doping apparatus, plasma doping method, semiconductor device manufacturing method and semiconductor device | |
| US4618381A (en) | Method for adding impurities to semiconductor base material | |
| US9029249B2 (en) | Plasma doping apparatus and plasma doping method | |
| JP2000114198A (ja) | 表面処理方法および装置 | |
| CN108885998B (zh) | 外延晶圆的制造方法及外延晶圆 | |
| US9953859B2 (en) | SOI wafer manufacturing process and SOI wafer | |
| KR20200044930A (ko) | 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법 | |
| TW200402769A (en) | Removal of plasma deposited surface layers by dilution gas sputtering | |
| Rudenko et al. | Ultra shallow p+-n junctions in Si produced by plasma immersion ion implantation | |
| US20170062268A1 (en) | Soi wafer manufacturing process and soi wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021022 |