JPH11214431A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH11214431A JPH11214431A JP10011512A JP1151298A JPH11214431A JP H11214431 A JPH11214431 A JP H11214431A JP 10011512 A JP10011512 A JP 10011512A JP 1151298 A JP1151298 A JP 1151298A JP H11214431 A JPH11214431 A JP H11214431A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- leveling
- mounting member
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】接合強度を大きくすることができ、信頼性を高
くすることができるようにする。 【解決手段】実装部材と、該実装部材を実装するための
被実装部材と、前記実装部材及び被実装部材の一方の表
面に形成された複数のバンプ３３、４３と、該各バンプ
３３、４３と、前記実装部材及び被実装部材の他方の表
面に形成された各接続パッド３５、４５とを接合する接
合材３６、４６とを有する。そして、前記各バンプ３
３、４３の先端には、レベリング加工を行うことによっ
てレベリング面が形成され、該レベリング面に粗面処理
が施されて凹凸が形成される。この場合、凹凸が形成さ
れた分だけバンプ３３、４３と接続パッド３５、４５と
の接合面積を大きくすることができるので、接合強度を
大きくすることができる。
くすることができるようにする。 【解決手段】実装部材と、該実装部材を実装するための
被実装部材と、前記実装部材及び被実装部材の一方の表
面に形成された複数のバンプ３３、４３と、該各バンプ
３３、４３と、前記実装部材及び被実装部材の他方の表
面に形成された各接続パッド３５、４５とを接合する接
合材３６、４６とを有する。そして、前記各バンプ３
３、４３の先端には、レベリング加工を行うことによっ
てレベリング面が形成され、該レベリング面に粗面処理
が施されて凹凸が形成される。この場合、凹凸が形成さ
れた分だけバンプ３３、４３と接続パッド３５、４５と
の接合面積を大きくすることができるので、接合強度を
大きくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品及びその
製造方法に関するものである。
製造方法に関するものである。
【０００２】
【従来の技術】従来、実装部材を被実装部材に実装して
電子部品を形成する場合、例えば、半導体ベアチップ
（フリップチップ）を半導体パッケージ（ボールグリッ
ドアレイパッケージ）プリント回路板に実装したり、該
半導体パッケージプリント回路板をプリント回路板に実
装したりする場合、実装を容易に行うことができるよう
に、実装部材側又は被実装部材側にバンプが形成され
る。
電子部品を形成する場合、例えば、半導体ベアチップ
（フリップチップ）を半導体パッケージ（ボールグリッ
ドアレイパッケージ）プリント回路板に実装したり、該
半導体パッケージプリント回路板をプリント回路板に実
装したりする場合、実装を容易に行うことができるよう
に、実装部材側又は被実装部材側にバンプが形成され
る。
【０００３】図２は従来の半導体パッケージプリント回
路板にバンプを形成した状態を示す斜視図である。図に
おいて、１１は実装部材としての半導体パッケージプリ
ント回路板、１３は該半導体パッケージプリント回路板
１１の表面にバンプ形成パッド１２を介して形成され、
マトリックス状又は千鳥状に配列されたバンプである。
一方、被実装部材としての図示されないプリント回路板
上には、接続パッドが各バンプ形成パッド１２と対応さ
せて形成され、前記各バンプ１３と接続パッドとが図示
されないフラックス、ソルダーペースト、導電性接着樹
脂等の接合材によって接合される。
路板にバンプを形成した状態を示す斜視図である。図に
おいて、１１は実装部材としての半導体パッケージプリ
ント回路板、１３は該半導体パッケージプリント回路板
１１の表面にバンプ形成パッド１２を介して形成され、
マトリックス状又は千鳥状に配列されたバンプである。
一方、被実装部材としての図示されないプリント回路板
上には、接続パッドが各バンプ形成パッド１２と対応さ
せて形成され、前記各バンプ１３と接続パッドとが図示
されないフラックス、ソルダーペースト、導電性接着樹
脂等の接合材によって接合される。
【０００４】ところで、前記バンプ１３は、半導体パッ
ケージプリント回路板１１上に複数形成されるので、各
バンプ１３の平坦（たん）度にばらつきが生じると、半
導体パッケージプリント回路板１１をプリント回路板に
良好に実装することができない。そこで、各バンプ１３
の平坦度のばらつきが所定値以下になるように、各バン
プ１３の先端にレベリング加工が行われる。
ケージプリント回路板１１上に複数形成されるので、各
バンプ１３の平坦（たん）度にばらつきが生じると、半
導体パッケージプリント回路板１１をプリント回路板に
良好に実装することができない。そこで、各バンプ１３
の平坦度のばらつきが所定値以下になるように、各バン
プ１３の先端にレベリング加工が行われる。
【０００５】図３は従来のレベリング加工装置の第１の
概念図、図４は従来のレベリング加工装置の第２の概念
図である。図において、１１は半導体パッケージプリン
ト回路板、１２はバンプ形成パッド、１３はバンプ、１
４はセットプレート、１５は上下方向（図３における矢
印方向）に移動自在に配設されたレベリングプレートで
ある。
概念図、図４は従来のレベリング加工装置の第２の概念
図である。図において、１１は半導体パッケージプリン
ト回路板、１２はバンプ形成パッド、１３はバンプ、１
４はセットプレート、１５は上下方向（図３における矢
印方向）に移動自在に配設されたレベリングプレートで
ある。
【０００６】図３に示されるように、前記バンプ１３が
形成された後の半導体パッケージプリント回路板１１を
セットプレート１４にセットし、図４に示されるよう
に、前記レベリングプレート１５を下方向に移動させ、
レベリングプレート１５の下面によって各バンプ１３を
一様に押し付けると、各バンプ１３の平坦度のばらつき
が所定値以下になる。
形成された後の半導体パッケージプリント回路板１１を
セットプレート１４にセットし、図４に示されるよう
に、前記レベリングプレート１５を下方向に移動させ、
レベリングプレート１５の下面によって各バンプ１３を
一様に押し付けると、各バンプ１３の平坦度のばらつき
が所定値以下になる。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来の電子部品においては、バンプ１３と接続パッドとの
間の接合面積が極めて小さいので、接合強度が小さくな
ってしまう。また、電子部品がリード付きのものである
場合、応力吸収能力が低いので、接合強度が一層小さく
なってしまう。
来の電子部品においては、バンプ１３と接続パッドとの
間の接合面積が極めて小さいので、接合強度が小さくな
ってしまう。また、電子部品がリード付きのものである
場合、応力吸収能力が低いので、接合強度が一層小さく
なってしまう。
【０００８】その結果、電子部品の経年変化による信頼
性が低くなってしまう。本発明は、前記従来の電子部品
の問題点を解決して、接合強度を大きくすることがで
き、信頼性を高くすることができる電子部品及びその製
造方法を提供することを目的とする。
性が低くなってしまう。本発明は、前記従来の電子部品
の問題点を解決して、接合強度を大きくすることがで
き、信頼性を高くすることができる電子部品及びその製
造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】そのために、本発明の電
子部品においては、実装部材と、該実装部材を実装する
ための被実装部材と、前記実装部材及び被実装部材の一
方の表面に形成された複数のバンプと、該各バンプと、
前記実装部材及び被実装部材の他方の表面に形成された
各接続パッドとを接合する接合材とを有する。
子部品においては、実装部材と、該実装部材を実装する
ための被実装部材と、前記実装部材及び被実装部材の一
方の表面に形成された複数のバンプと、該各バンプと、
前記実装部材及び被実装部材の他方の表面に形成された
各接続パッドとを接合する接合材とを有する。
【００１０】そして、前記各バンプの先端には、レベリ
ング加工を行うことによってレベリング面が形成され、
該レベリング面に粗面処理が施されて凹凸が形成され
る。本発明の電子部品の製造方法においては、実装部材
及び被実装部材の一方の表面に複数のバンプを形成し、
前記実装部材及び被実装部材の他方の表面に前記各バン
プと対応させて接続パッドを形成し、前記各バンプの先
端に、レベリング加工を行うことによってレベリング面
を形成し、該レベリング面に粗面処理を施すことによっ
て凹凸を形成し、前記各バンプと各接続パッドとを接合
する。
ング加工を行うことによってレベリング面が形成され、
該レベリング面に粗面処理が施されて凹凸が形成され
る。本発明の電子部品の製造方法においては、実装部材
及び被実装部材の一方の表面に複数のバンプを形成し、
前記実装部材及び被実装部材の他方の表面に前記各バン
プと対応させて接続パッドを形成し、前記各バンプの先
端に、レベリング加工を行うことによってレベリング面
を形成し、該レベリング面に粗面処理を施すことによっ
て凹凸を形成し、前記各バンプと各接続パッドとを接合
する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１の実施の形態における電子部品ユニットの断面図で
ある。図において、３０は電子部品ユニット、３１は実
装部材としての半導体パッケージプリント回路板、３３
は該半導体パッケージプリント回路板３１の表面にバン
プ形成パッド３２を介して形成され、マトリックス状又
は千鳥状に配列されたバンプである。一方、被実装部材
としてのプリント回路板３４上には、接続パッド３５が
各バンプ形成パッド３２と対応させて形成される。
て図面を参照しながら詳細に説明する。図１は本発明の
第１の実施の形態における電子部品ユニットの断面図で
ある。図において、３０は電子部品ユニット、３１は実
装部材としての半導体パッケージプリント回路板、３３
は該半導体パッケージプリント回路板３１の表面にバン
プ形成パッド３２を介して形成され、マトリックス状又
は千鳥状に配列されたバンプである。一方、被実装部材
としてのプリント回路板３４上には、接続パッド３５が
各バンプ形成パッド３２と対応させて形成される。
【００１２】したがって、前記各バンプ３３と各接続パ
ッド３５とをフラックス、ソルダーペースト、導電性接
着樹脂等の接合材３６によって接合することにより、半
導体パッケージプリント回路板３１をプリント回路板３
４に実装し、電子部品を製造することができる。そし
て、本実施の形態においては、実装部材としての半導体
ベアチップ４１が半導体パッケージプリント回路板３１
に実装されるようになっていて、この場合、半導体パッ
ケージプリント回路板３１によって被実装部材が構成さ
れ、半導体ベアチップ４１を半導体パッケージプリント
回路板３１に実装することによって電子部品が製造され
る。
ッド３５とをフラックス、ソルダーペースト、導電性接
着樹脂等の接合材３６によって接合することにより、半
導体パッケージプリント回路板３１をプリント回路板３
４に実装し、電子部品を製造することができる。そし
て、本実施の形態においては、実装部材としての半導体
ベアチップ４１が半導体パッケージプリント回路板３１
に実装されるようになっていて、この場合、半導体パッ
ケージプリント回路板３１によって被実装部材が構成さ
れ、半導体ベアチップ４１を半導体パッケージプリント
回路板３１に実装することによって電子部品が製造され
る。
【００１３】また、４３は前記半導体ベアチップ４１の
表面にバンプ形成パッド４２を介して形成され、マトリ
ックス状又は千鳥状に配列されたバンプである。一方、
前記半導体パッケージプリント回路板３１上には、接続
パッド４５が各バンプ形成パッド４２と対応させて形成
される。そして、前記各バンプ４３と接続パッド４５と
が接合材４６によって接合される。なお、前記半導体ベ
アチップ４１と半導体パッケージプリント回路板３１と
の間には、アンダーフィル樹脂４７が充填（てん）さ
れ、バンプ４３と接続パッド４５との接合部を包囲す
る。
表面にバンプ形成パッド４２を介して形成され、マトリ
ックス状又は千鳥状に配列されたバンプである。一方、
前記半導体パッケージプリント回路板３１上には、接続
パッド４５が各バンプ形成パッド４２と対応させて形成
される。そして、前記各バンプ４３と接続パッド４５と
が接合材４６によって接合される。なお、前記半導体ベ
アチップ４１と半導体パッケージプリント回路板３１と
の間には、アンダーフィル樹脂４７が充填（てん）さ
れ、バンプ４３と接続パッド４５との接合部を包囲す
る。
【００１４】なお、前記バンプ３３、４３は、メッキ工
法、個別に球状にプリフォーム加工が行われたハンダボ
ールバンプを、バンプ形成パッド３２、４２上に配置し
た後、加熱するハンダボール加熱リフロー工法、ソルダ
ーペーストを、印刷又はディスペンサーで各バンプ形成
パッド３２、４２に供給し、加熱リフローするペースト
加熱リフロー工法、半導体ベアチップ４１を、ワイヤー
ボンド技術によってボールボンディングした後、引きち
ぎるスタッドバンプボンディング工法等によって形成さ
れる。
法、個別に球状にプリフォーム加工が行われたハンダボ
ールバンプを、バンプ形成パッド３２、４２上に配置し
た後、加熱するハンダボール加熱リフロー工法、ソルダ
ーペーストを、印刷又はディスペンサーで各バンプ形成
パッド３２、４２に供給し、加熱リフローするペースト
加熱リフロー工法、半導体ベアチップ４１を、ワイヤー
ボンド技術によってボールボンディングした後、引きち
ぎるスタッドバンプボンディング工法等によって形成さ
れる。
【００１５】ところで、前記バンプ３３、４３の平坦度
のばらつきが所定値以下になるように、各バンプ３３、
４３の先端にレベリング加工が行われるが、本実施の形
態においては、レベリング加工によって、前記バンプ３
３、４３の先端にレベリング面（平坦面）が形成される
とともに、該レベリング面に粗面処理が施される。図５
は本発明の第１の実施の形態における粗面処理が施され
た後のバンプの状態を示す斜視図である。なお、この場
合、バンプ３３、４３は同じ構造を有するのでバンプ３
３についてだけ説明する。
のばらつきが所定値以下になるように、各バンプ３３、
４３の先端にレベリング加工が行われるが、本実施の形
態においては、レベリング加工によって、前記バンプ３
３、４３の先端にレベリング面（平坦面）が形成される
とともに、該レベリング面に粗面処理が施される。図５
は本発明の第１の実施の形態における粗面処理が施され
た後のバンプの状態を示す斜視図である。なお、この場
合、バンプ３３、４３は同じ構造を有するのでバンプ３
３についてだけ説明する。
【００１６】図において、３１は半導体パッケージプリ
ント回路板、３３は該半導体パッケージプリント回路板
３１の表面にバンプ形成パッド３２を介して形成された
バンプである。該バンプ３３の先端には、レベリング加
工によってレベリング面Ｓ１が形成されるとともに、該
レベリング面Ｓ１に粗面処理が施され、凹凸が形成され
る。
ント回路板、３３は該半導体パッケージプリント回路板
３１の表面にバンプ形成パッド３２を介して形成された
バンプである。該バンプ３３の先端には、レベリング加
工によってレベリング面Ｓ１が形成されるとともに、該
レベリング面Ｓ１に粗面処理が施され、凹凸が形成され
る。
【００１７】そして、前記レベリング面Ｓ１に凹凸を形
成するために十字状のＶ溝５１が形成される。この場
合、該Ｖ溝５１が形成された分だけバンプ３３と接続パ
ッド３５（図１）との間に介在させられる接合材３６の
表面積、すなわち、バンプ３３と接続パッド３５との接
合面積を大きくすることができる。したがって、接合強
度を大きくすることができるとともに、電子部品の経年
変化による信頼性を高くすることができる。また、半導
体パッケージプリント回路板３１がリード付きのもので
ある場合でも、接合強度を大きくすることができる。
成するために十字状のＶ溝５１が形成される。この場
合、該Ｖ溝５１が形成された分だけバンプ３３と接続パ
ッド３５（図１）との間に介在させられる接合材３６の
表面積、すなわち、バンプ３３と接続パッド３５との接
合面積を大きくすることができる。したがって、接合強
度を大きくすることができるとともに、電子部品の経年
変化による信頼性を高くすることができる。また、半導
体パッケージプリント回路板３１がリード付きのもので
ある場合でも、接合強度を大きくすることができる。
【００１８】図６は本発明の第１の実施の形態における
レベリング加工装置の第１の概念図、図７は本発明の第
１の実施の形態におけるレベリング加工装置の第２の概
念図である。図において、３１は半導体パッケージプリ
ント回路板、３２はバンプ形成パッド、３３はバンプ、
１４はセットプレート、５５は上下方向（図６における
矢印方向）に移動自在に配設されたレベリングプレート
であり、該レベリングプレート５５の加工面Ｓ２にＶ溝
５１（図５）に対応させて突起５２が形成される。な
お、該突起５２は、バンプ３３の径の１／３以下の幅及
び高さを有する。
レベリング加工装置の第１の概念図、図７は本発明の第
１の実施の形態におけるレベリング加工装置の第２の概
念図である。図において、３１は半導体パッケージプリ
ント回路板、３２はバンプ形成パッド、３３はバンプ、
１４はセットプレート、５５は上下方向（図６における
矢印方向）に移動自在に配設されたレベリングプレート
であり、該レベリングプレート５５の加工面Ｓ２にＶ溝
５１（図５）に対応させて突起５２が形成される。な
お、該突起５２は、バンプ３３の径の１／３以下の幅及
び高さを有する。
【００１９】図６に示されるように、前記バンプ３３が
形成された後の半導体パッケージプリント回路板３１を
セットプレート１４にセットし、図７に示されるよう
に、前記レベリングプレート５５を下方向に移動させ、
レベリングプレート５５の加工面Ｓ２によって各バンプ
３３を一様に押し付けると、各バンプ３３の先端にレベ
リング面Ｓ１が形成され、各バンプ３３の平坦度のばら
つきが所定値以下になるとともに、前記レベリング面Ｓ
１にＶ溝５１が形成される。
形成された後の半導体パッケージプリント回路板３１を
セットプレート１４にセットし、図７に示されるよう
に、前記レベリングプレート５５を下方向に移動させ、
レベリングプレート５５の加工面Ｓ２によって各バンプ
３３を一様に押し付けると、各バンプ３３の先端にレベ
リング面Ｓ１が形成され、各バンプ３３の平坦度のばら
つきが所定値以下になるとともに、前記レベリング面Ｓ
１にＶ溝５１が形成される。
【００２０】なお、前記レベリング面Ｓ１にＶ溝５１を
形成する際に、バンプ３３の材料が、突起５２によって
押し分けられ、Ｖ溝５１からはみ出すが、はみ出した材
料に対してもレベリング加工が行われる。本実施の形態
においては、バンプ３３は１段構造に形成されるが、２
段構造に形成することもできる。
形成する際に、バンプ３３の材料が、突起５２によって
押し分けられ、Ｖ溝５１からはみ出すが、はみ出した材
料に対してもレベリング加工が行われる。本実施の形態
においては、バンプ３３は１段構造に形成されるが、２
段構造に形成することもできる。
【００２１】次に、前記半導体パッケージプリント回路
板３１とプリント回路板３４とを接合し、半導体ベアチ
ップ４１と半導体パッケージプリント回路板３１とを接
合する方法について説明する。なお、本実施の形態にお
いては、接合材３６、４６としてフラックス、ソルダー
ペースト等が使用される。まず、前記プリント回路板３
４の上に接続パッド３５をあらかじめ被覆し、該接続パ
ッド３５が被覆されたプリント回路板３４に、前記各バ
ンプ３３を接続パッド３５と対向させるように位置合せ
をして、半導体パッケージプリント回路板３１をセット
する。一方、該半導体パッケージプリント回路板３１の
上に接続パッド４５をあらかじめ被覆し、該接続パッド
４５が被覆された半導体パッケージプリント回路板３１
に、前記各バンプ４３を接続パッド４５と対向させるよ
うに位置合せをして、半導体ベアチップ４１をセットす
る。
板３１とプリント回路板３４とを接合し、半導体ベアチ
ップ４１と半導体パッケージプリント回路板３１とを接
合する方法について説明する。なお、本実施の形態にお
いては、接合材３６、４６としてフラックス、ソルダー
ペースト等が使用される。まず、前記プリント回路板３
４の上に接続パッド３５をあらかじめ被覆し、該接続パ
ッド３５が被覆されたプリント回路板３４に、前記各バ
ンプ３３を接続パッド３５と対向させるように位置合せ
をして、半導体パッケージプリント回路板３１をセット
する。一方、該半導体パッケージプリント回路板３１の
上に接続パッド４５をあらかじめ被覆し、該接続パッド
４５が被覆された半導体パッケージプリント回路板３１
に、前記各バンプ４３を接続パッド４５と対向させるよ
うに位置合せをして、半導体ベアチップ４１をセットす
る。
【００２２】続いて、一括リフロー方式で電子部品ユニ
ット３０の全体を加熱するか、局所リフロー方式で電子
部品ユニット３０（図１）の各接合部を局部的に加熱す
るかして、前記接合材３６、４６を溶融させる。このと
き、前記Ｖ溝５１内に溶融させられた接合材３６が進入
する。そして、該接合材３６が冷却されて固化するのに
伴って、バンプ３３と接続パッド３５とが接合され、前
記接合材４６が冷却されて固化するのに伴って、バンプ
４３と接続パッド４５とが接合される。
ット３０の全体を加熱するか、局所リフロー方式で電子
部品ユニット３０（図１）の各接合部を局部的に加熱す
るかして、前記接合材３６、４６を溶融させる。このと
き、前記Ｖ溝５１内に溶融させられた接合材３６が進入
する。そして、該接合材３６が冷却されて固化するのに
伴って、バンプ３３と接続パッド３５とが接合され、前
記接合材４６が冷却されて固化するのに伴って、バンプ
４３と接続パッド４５とが接合される。
【００２３】なお、前記接合材３６、４６として導電性
接着樹脂等を使用する場合、該導電性接着樹脂は前記Ｖ
溝５１内に圧入され、前記バンプ３３と接続パッド３５
とが圧着によって接合される。次に、本発明の第２の実
施の形態について説明する。図８は本発明の第２の実施
の形態における粗面処理が施された後のバンプの状態を
示す斜視図である。
接着樹脂等を使用する場合、該導電性接着樹脂は前記Ｖ
溝５１内に圧入され、前記バンプ３３と接続パッド３５
とが圧着によって接合される。次に、本発明の第２の実
施の形態について説明する。図８は本発明の第２の実施
の形態における粗面処理が施された後のバンプの状態を
示す斜視図である。
【００２４】図において、３１は半導体パッケージプリ
ント回路板、６１は該半導体パッケージプリント回路板
３１の表面にバンプ形成パッド３２を介して形成された
バンプである。該バンプ６１の先端には、レベリング加
工によってレベリング面Ｓ３が形成されるとともに、該
レベリング面Ｓ３に粗面処理が施され、凹凸が形成され
る。本実施の形態においては、前記レベリング面Ｓ３に
凹凸を形成するためにＶ溝６２が互いに平行に形成され
る。
ント回路板、６１は該半導体パッケージプリント回路板
３１の表面にバンプ形成パッド３２を介して形成された
バンプである。該バンプ６１の先端には、レベリング加
工によってレベリング面Ｓ３が形成されるとともに、該
レベリング面Ｓ３に粗面処理が施され、凹凸が形成され
る。本実施の形態においては、前記レベリング面Ｓ３に
凹凸を形成するためにＶ溝６２が互いに平行に形成され
る。
【００２５】次に、本発明の第３の実施の形態について
説明する。図９は本発明の第３の実施の形態における粗
面処理が施された後のバンプの状態を示す斜視図であ
る。図において、３１は半導体パッケージプリント回路
板、６３は該半導体パッケージプリント回路板３１の表
面にバンプ形成パッド３２を介して形成されたバンプで
ある。該バンプ６３の先端には、レベリング加工によっ
てレベリング面Ｓ４が形成されるとともに、該レベリン
グ面Ｓ４に粗面処理が施され、凹凸が形成される。本実
施の形態においては、前記レベリング面Ｓ４に凹凸を形
成するために十字状に配列された四角錐（すい）溝６４
が形成される。なお、該四角錐溝６４に代えて他の多角
錐溝、例えば、三角錐溝を形成することもできる。
説明する。図９は本発明の第３の実施の形態における粗
面処理が施された後のバンプの状態を示す斜視図であ
る。図において、３１は半導体パッケージプリント回路
板、６３は該半導体パッケージプリント回路板３１の表
面にバンプ形成パッド３２を介して形成されたバンプで
ある。該バンプ６３の先端には、レベリング加工によっ
てレベリング面Ｓ４が形成されるとともに、該レベリン
グ面Ｓ４に粗面処理が施され、凹凸が形成される。本実
施の形態においては、前記レベリング面Ｓ４に凹凸を形
成するために十字状に配列された四角錐（すい）溝６４
が形成される。なお、該四角錐溝６４に代えて他の多角
錐溝、例えば、三角錐溝を形成することもできる。
【００２６】次に、本発明の第４の実施の形態について
説明する。図１０は本発明の第４の実施の形態における
粗面処理が施された後のバンプの状態を示す斜視図であ
る。図において、３１は半導体パッケージプリント回路
板、６５は該半導体パッケージプリント回路板３１の表
面にバンプ形成パッド３２を介して形成されたバンプで
ある。該バンプ６５の先端には、レベリング加工によっ
てレベリング面Ｓ５が形成されるとともに、該レベリン
グ面Ｓ５に粗面処理が施され、凹凸が形成される。本実
施の形態においては、前記レベリング面Ｓ５に凹凸を形
成するために十字状に配列された円錐溝６６が形成され
る。
説明する。図１０は本発明の第４の実施の形態における
粗面処理が施された後のバンプの状態を示す斜視図であ
る。図において、３１は半導体パッケージプリント回路
板、６５は該半導体パッケージプリント回路板３１の表
面にバンプ形成パッド３２を介して形成されたバンプで
ある。該バンプ６５の先端には、レベリング加工によっ
てレベリング面Ｓ５が形成されるとともに、該レベリン
グ面Ｓ５に粗面処理が施され、凹凸が形成される。本実
施の形態においては、前記レベリング面Ｓ５に凹凸を形
成するために十字状に配列された円錐溝６６が形成され
る。
【００２７】なお、本発明は前記実施の形態に限定され
るものではなく、本発明の趣旨に基づいて種々変形させ
ることが可能であり、それらを本発明の範囲から排除す
るものではない。
るものではなく、本発明の趣旨に基づいて種々変形させ
ることが可能であり、それらを本発明の範囲から排除す
るものではない。
【００２８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、電子部品においては、実装部材と、該実装部材を
実装するための被実装部材と、前記実装部材及び被実装
部材の一方の表面に形成された複数のバンプと、該各バ
ンプと、前記実装部材及び被実装部材の他方の表面に形
成された各接続パッドとを接合する接合材とを有する。
れば、電子部品においては、実装部材と、該実装部材を
実装するための被実装部材と、前記実装部材及び被実装
部材の一方の表面に形成された複数のバンプと、該各バ
ンプと、前記実装部材及び被実装部材の他方の表面に形
成された各接続パッドとを接合する接合材とを有する。
【００２９】そして、前記各バンプの先端には、レベリ
ング加工を行うことによってレベリング面が形成され、
該レベリング面に粗面処理が施されて凹凸が形成され
る。この場合、凹凸が形成された分だけバンプと接続パ
ッドとの接合面積を大きくすることができる。したがっ
て、接合強度を大きくすることができるとともに、電子
部品の経年変化による信頼性を高くすることができる。
また、電子部品がリード付きのものである場合でも、接
合強度を大きくすることができる。
ング加工を行うことによってレベリング面が形成され、
該レベリング面に粗面処理が施されて凹凸が形成され
る。この場合、凹凸が形成された分だけバンプと接続パ
ッドとの接合面積を大きくすることができる。したがっ
て、接合強度を大きくすることができるとともに、電子
部品の経年変化による信頼性を高くすることができる。
また、電子部品がリード付きのものである場合でも、接
合強度を大きくすることができる。
【００３０】本発明の電子部品の製造方法においては、
実装部材及び被実装部材の一方の表面に複数のバンプを
形成し、前記実装部材及び被実装部材の他方の表面に前
記各バンプと対応させて接続パッドを形成し、前記各バ
ンプの先端に、レベリング加工を行うことによってレベ
リング面を形成し、該レベリング面に粗面処理を施すこ
とによって凹凸を形成し、前記各バンプと各接続パッド
とを接合する。
実装部材及び被実装部材の一方の表面に複数のバンプを
形成し、前記実装部材及び被実装部材の他方の表面に前
記各バンプと対応させて接続パッドを形成し、前記各バ
ンプの先端に、レベリング加工を行うことによってレベ
リング面を形成し、該レベリング面に粗面処理を施すこ
とによって凹凸を形成し、前記各バンプと各接続パッド
とを接合する。
【００３１】この場合、凹凸が形成された分だけバンプ
と接続パッドとの接合面積を大きくすることができる。
したがって、接合強度を大きくすることができるととも
に、電子部品の経年変化による信頼性を高くすることが
できる。
と接続パッドとの接合面積を大きくすることができる。
したがって、接合強度を大きくすることができるととも
に、電子部品の経年変化による信頼性を高くすることが
できる。
【図１】本発明の第１の実施の形態における電子部品ユ
ニットの断面図である。
ニットの断面図である。
【図２】従来の半導体パッケージプリント回路板にバン
プを形成した状態を示す斜視図である。
プを形成した状態を示す斜視図である。
【図３】従来のレベリング加工装置の第１の概念図であ
る。
る。
【図４】従来のレベリング加工装置の第２の概念図であ
る。
る。
【図５】本発明の第１の実施の形態における粗面処理が
施された後のバンプの状態を示す斜視図である。
施された後のバンプの状態を示す斜視図である。
【図６】本発明の第１の実施の形態におけるレベリング
加工装置の第１の概念図である。
加工装置の第１の概念図である。
【図７】本発明の第１の実施の形態におけるレベリング
加工装置の第２の概念図である。
加工装置の第２の概念図である。
【図８】本発明の第２の実施の形態における粗面処理が
施された後のバンプの状態を示す斜視図である。
施された後のバンプの状態を示す斜視図である。
【図９】本発明の第３の実施の形態における粗面処理が
施された後のバンプの状態を示す斜視図である。
施された後のバンプの状態を示す斜視図である。
【図１０】本発明の第４の実施の形態における粗面処理
が施された後のバンプの状態を示す斜視図である。
が施された後のバンプの状態を示す斜視図である。
３１ 半導体パッケージプリント回路板 ３３、４３、６１、６３、６５ バンプ ３４ プリント回路板 ３５、４５ 接続パッド ３６、４６ 接合材 ４１ 半導体ベアチップ Ｓ１、Ｓ３〜Ｓ５ レベリング面
Claims (3)
- 【請求項１】 （ａ）実装部材と、（ｂ）該実装部材を
実装するための被実装部材と、（ｃ）前記実装部材及び
被実装部材の一方の表面に形成された複数のバンプと、
（ｄ）該各バンプと、前記実装部材及び被実装部材の他
方の表面に形成された各接続パッドとを接合する接合材
とを有するとともに、（ｅ）前記各バンプの先端には、
レベリング加工を行うことによってレベリング面が形成
され、該レベリング面に粗面処理が施されて凹凸が形成
されることを特徴とする電子部品。 - 【請求項２】 （ａ）実装部材及び被実装部材の一方の
表面に複数のバンプを形成し、（ｂ）前記実装部材及び
被実装部材の他方の表面に前記各バンプと対応させて接
続パッドを形成し、（ｃ）前記各バンプの先端に、レベ
リング加工を行うことによってレベリング面を形成し、
該レベリング面に粗面処理を施すことによって凹凸を形
成し、（ｄ）前記各バンプと各接続パッドとを接合する
ことを特徴とする電子部品の製造方法。 - 【請求項３】 前記各バンプの先端にレベリング加工が
行われるのと同時に、前記レベリング面に粗面処理が施
される請求項２に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011512A JPH11214431A (ja) | 1998-01-23 | 1998-01-23 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011512A JPH11214431A (ja) | 1998-01-23 | 1998-01-23 | 電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214431A true JPH11214431A (ja) | 1999-08-06 |
Family
ID=11780076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10011512A Withdrawn JPH11214431A (ja) | 1998-01-23 | 1998-01-23 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214431A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800943B2 (en) * | 2001-04-03 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Solid image pickup device |
| JP2005286166A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | コイニング装置およびコイニング方法 |
| JP2007324278A (ja) * | 2006-05-31 | 2007-12-13 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2008053427A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| WO2009087903A1 (ja) * | 2008-01-11 | 2009-07-16 | Alps Electric Co., Ltd. | 突起電極及びその製造方法 |
| JP2011176368A (ja) * | 2011-06-01 | 2011-09-08 | Fujitsu Ltd | 電極、電子部品及び基板 |
-
1998
- 1998-01-23 JP JP10011512A patent/JPH11214431A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800943B2 (en) * | 2001-04-03 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Solid image pickup device |
| JP2005286166A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | コイニング装置およびコイニング方法 |
| JP2007324278A (ja) * | 2006-05-31 | 2007-12-13 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2008053427A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| WO2009087903A1 (ja) * | 2008-01-11 | 2009-07-16 | Alps Electric Co., Ltd. | 突起電極及びその製造方法 |
| JP2011176368A (ja) * | 2011-06-01 | 2011-09-08 | Fujitsu Ltd | 電極、電子部品及び基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105432B2 (en) | Method of locating conductive spheres utilizing screen and hopper of solder balls | |
| US6555414B1 (en) | Flip-chip assembly of semiconductor devices using adhesives | |
| US6109507A (en) | Method of forming solder bumps and method of forming preformed solder bumps | |
| US5968670A (en) | Enhanced ceramic ball grid array using in-situ solder stretch with spring | |
| US5883438A (en) | Interconnection structure for attaching a semiconductor to substrate | |
| EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
| US5829668A (en) | Method for forming solder bumps on bond pads | |
| US8910356B2 (en) | Method of attaching an electronic device to an MLCC having a curved surface | |
| US20060255473A1 (en) | Flip chip interconnect solder mask | |
| US7893355B2 (en) | Lead pin for package boards | |
| US4759491A (en) | Method and apparatus for applying bonding material to component leads | |
| JP2559408B2 (ja) | はんだ継手の形状の制御方法 | |
| US5940679A (en) | Method of checking electric circuits of semiconductor device and conductive adhesive for checking usage | |
| US6277222B2 (en) | Electronic component connecting method | |
| US6484927B1 (en) | Method and apparatus for balling and assembling ball grid array and chip scale array packages | |
| KR101440342B1 (ko) | 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법 | |
| JPH11214431A (ja) | 電子部品及びその製造方法 | |
| US20070111500A1 (en) | Method and apparatus for attaching solder balls to substrate | |
| JP4156637B2 (ja) | 半導体装置、電子回路の製造方法および電子回路の製造装置 | |
| EP1195806A2 (en) | Method for underfilling a flip-chip semiconductor device | |
| JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
| JPH11204687A (ja) | バンプ形成方法及びバンプ形成装置 | |
| JPH05102251A (ja) | Ｔａｂテープ及びその製造方法並びに該ｔａｂテープを用いたｉｃチツプの実装方法 | |
| JP2004140221A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11126863A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |