JPH11214834A - Electronic circuit board - Google Patents

Electronic circuit board

Info

Publication number
JPH11214834A
JPH11214834A JP1275598A JP1275598A JPH11214834A JP H11214834 A JPH11214834 A JP H11214834A JP 1275598 A JP1275598 A JP 1275598A JP 1275598 A JP1275598 A JP 1275598A JP H11214834 A JPH11214834 A JP H11214834A
Authority
JP
Japan
Prior art keywords
circuit board
electronic component
electronic circuit
width
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1275598A
Other languages
Japanese (ja)
Inventor
Katsumi Hirabayashi
克己 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1275598A priority Critical patent/JPH11214834A/en
Publication of JPH11214834A publication Critical patent/JPH11214834A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 表面実装型電子部品のリード部を電極に半田
付けする場合に、その電子部品の半田付け性を保ちつつ
実装精度を向上させることができる実装用ランドが形成
された電子回路基板を得ること。 【構成】 本発明の電子回路基板1は、電子部品10の
4本のリード部11a、11b、11c、11dが半田
付けされる4個のランド3a、3b、3c、3dの内、
一対のランド3b、3dは一対のリード部11b、11
dの幅と同等か若干広い幅の長方形の電極2a、2cの
周辺部をソルダーレジストRで被覆して形成されてお
り、他の一対のランド3a、3cはそれぞれ先端部が一
対のリード部11a、11cの幅D1と同等か若干広い
幅の電極2a、2cのみで、それぞれの基端部の幅D4
は前記先端部の幅D2より可能な限り広い幅で形成され
た電極2a、2cの周辺部をソルダーレジストRで被覆
して形成され、各基端部の中央部に直径D3がリード部
11の幅D1と略程度、或いはそれ以上のバイアホール
4a、4cが開けらたランドパターンを備えている。
(57) [Summary] [Purpose] When soldering a lead portion of a surface mount type electronic component to an electrode, a mounting land that can improve mounting accuracy while maintaining the solderability of the electronic component is formed. To obtain an electronic circuit board. The electronic circuit board 1 of the present invention includes four lands 3a, 3b, 3c, and 3d to which four lead portions 11a, 11b, 11c, and 11d of an electronic component 10 are soldered.
A pair of lands 3b and 3d are connected to a pair of lead portions 11b and 11
The peripheral portions of the rectangular electrodes 2a, 2c having a width equal to or slightly larger than the width of d are formed by coating with solder resist R, and the other pair of lands 3a, 3c has a pair of lead portions 11a at the tips. , 11c, only the electrodes 2a, 2c having a width equal to or slightly larger than the width D1 of the respective base ends.
Is formed by covering the peripheral portions of the electrodes 2a and 2c formed as wide as possible with respect to the width D2 of the distal end portion with a solder resist R, and has a diameter D3 at the center of each base end portion of the lead portion 11. It has a land pattern in which via holes 4a and 4c approximately equal to or greater than the width D1 are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表面実装型電子部
品用の電子回路基板、特に高周波用電子部品を実装する
場合に好適な電子部品接続用ランドを備えた電子回路基
板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit board for a surface-mounted electronic component, and more particularly to an electronic circuit board having an electronic component connection land suitable for mounting a high-frequency electronic component.

【0002】[0002]

【従来の技術】先ず、図5乃至図11を用いて、従来技
術の電子回路基板を説明する。近年、GHz台のマイク
ロ波領域は、もっぱら人工衛星との通信や衛星放送の送
受信を中心として用いられている。これらの電子機器に
内蔵されている高周波回路は、ハイブリッド集積回路ま
たは混成集積回路といい、電子回路基板上のマイクロス
トライプラインと称されている導体パターンの電極或い
は金属配線に種々の表面実装型電子部品(以下、単に
「電子部品」と略記する)の端子部が半田付けにより実
装されて製作されていることが多い。
2. Description of the Related Art First, a conventional electronic circuit board will be described with reference to FIGS. In recent years, the microwave range on the order of GHz has been used mainly for communication with artificial satellites and transmission and reception of satellite broadcasts. The high-frequency circuit built in these electronic devices is called a hybrid integrated circuit or a hybrid integrated circuit, and various surface-mounted electronic devices are mounted on electrodes or metal wiring of a conductor pattern called a microstrip line on an electronic circuit board. In many cases, the terminals of components (hereinafter simply referred to as “electronic components”) are manufactured by being mounted by soldering.

【0003】ところが、一般的に、取り扱う電気信号の
周波数が高周波になればなるほど波長が短くなるため、
電子回路基板上に実装される電子部品の実装精度のばら
つきによって、製品である電子機器の特性に大きな影響
を与えてしまうことが多々ある。例えば、電子部品とし
て超高速で動作し、雑音指数が小さいことで知られる高
電子移動度トランジスタ(HEMT)を含んだ高周波回
路設計では、一般的な手法としてHEMTへの入力整合
パターンをなるべく雑音の発生しにくいインピーダンス
に合わせるような設計が行われるが、電子部品の実装精
度が低下すると、入力整合インピーダンスが変化してし
まい、設計値より大きな雑音を発生させてしまうことに
なる。このような電子部品の実装精度の低下は、電子回
路基板上に形成された電子部品接続用ランド(以下、単
に「ランド」と略記する)に対する端子部の実装の位置
ずれに起因している。
However, in general, the higher the frequency of an electric signal to be handled, the shorter the wavelength becomes.
Variations in the mounting accuracy of electronic components mounted on an electronic circuit board often greatly affect the characteristics of electronic devices as products. For example, in a high-frequency circuit design including a high electron mobility transistor (HEMT) that operates at an ultra-high speed as an electronic component and has a low noise figure, an input matching pattern to the HEMT is reduced as much as possible by a general method. Although the design is performed so as to match the impedance that is hardly generated, when the mounting accuracy of the electronic component is reduced, the input matching impedance changes, and noise larger than the designed value is generated. Such a decrease in the mounting accuracy of the electronic component is caused by a displacement of the mounting of the terminal portion with respect to the electronic component connection land (hereinafter simply abbreviated as “land”) formed on the electronic circuit board.

【0004】このような問題点を解決するために、従
来、以下に記すような各種形態の電子回路基板が用いら
れていた。それら従来技術の電子回路基板の内の第1の
形態である電子回路基板1Aを図5及び図6を参照しな
がら説明する。なお、以下に図示する電子回路基板に
は、一つの電極及びランドに対して電子部品の一本の端
子部(リード部)のみの関係だけを示したことを予め断
っておく。
In order to solve such a problem, various types of electronic circuit boards described below have been conventionally used. An electronic circuit board 1A, which is a first embodiment of the conventional electronic circuit boards, will be described with reference to FIGS. It is to be noted that, in the electronic circuit board shown below, only the relationship between one electrode and one land and only one terminal (lead) of the electronic component is shown.

【0005】先ず、従来技術の電子回路基板1Aの構造
を説明する。通常、電子回路基板1Aには、その一表面
上に各種の導電性の電極、配線などの電子回路パターン
(不図示)が形成されているものであるが、図5に示し
た電子回路基板1Aには、その一部分として一つの電子
部品10(図7)の端子部11が実装される電極2のパ
ターンのみを示した。図示の場合、4本の長方形の電極
2が十字状に、そして対称的なパターンで形成されてい
る。これらの電極2は、電子部品10の端子部11、例
えば、前記HEMTの場合はリード部11の幅よりも若
干広い幅に設計されている。これらの電極2の少なくと
も周辺部は、図6に示したように、半田ペイストが付着
しないよう、絶縁性耐熱性被覆材料であるソルダーレジ
ストRで被覆されて、そのソルダーレジストRが被覆さ
れていない中央部分、即ち、開口部の導体領域に電子部
品のリード部11が電気的に接続される部分(前記の
「ランド」)3として形成されている。これらのランド
3に半田ペイストを塗布し、図7に示したように、電子
部品10のリード部11を載置し、この状態でフローソ
ルダリング処理行うことにより、溶融した半田の表面張
力を利用して電子部品10のリード部11を前記ランド
3内で自動的に位置決めし、電子部品10の実装精度を
確保する方法が採られている。なお、符号12は各リー
ド部11が下方に折り曲げられている折り曲げ部分を指
す。
First, the structure of a conventional electronic circuit board 1A will be described. Usually, the electronic circuit board 1A has an electronic circuit pattern (not shown) such as various conductive electrodes and wirings formed on one surface thereof, but the electronic circuit board 1A shown in FIG. Shows only a pattern of the electrode 2 on which the terminal portion 11 of one electronic component 10 (FIG. 7) is mounted as a part thereof. In the case shown, four rectangular electrodes 2 are formed in a cross shape and in a symmetric pattern. These electrodes 2 are designed to have a width slightly larger than the width of the terminal portion 11 of the electronic component 10, for example, the lead portion 11 in the case of the HEMT. As shown in FIG. 6, at least the peripheral portion of these electrodes 2 is coated with a solder resist R which is an insulating heat-resistant coating material so that solder paste does not adhere, and the solder resist R is not coated. The lead portion 11 of the electronic component is electrically connected to the central portion, that is, the conductor region of the opening (the above-mentioned “land”) 3. A solder paste is applied to these lands 3 and, as shown in FIG. 7, the lead portions 11 of the electronic components 10 are placed and flow soldering is performed in this state to utilize the surface tension of the molten solder. Then, a method of automatically positioning the lead portion 11 of the electronic component 10 in the land 3 to secure mounting accuracy of the electronic component 10 is adopted. Reference numeral 12 indicates a bent portion where each lead portion 11 is bent downward.

【0006】しかし、図8乃至図10に示したように、
高周波回路において用いられている電子回路基板1Bに
は、更に前記ランド3内に直径が電子部品10の前記リ
ード部11の幅と同一或いはそれ以上のバイアホール4
を設けて、電子部品10のリード部11のランドへの接
地面にできるだけ近い部分でグランド(アース)を取ら
なければ、良好な特性が得られないようなものが多い。
この場合、リード部11の下のバイアホール4が形成さ
れる基端部まで前記電極2を細くしてしまうと、前記図
6に示した場合と同様に、これらの電極2の周辺部にソ
ルダーレジストRを被覆してランド3を形成すると(図
9)、これらのランド3のバイアホール4が形成されて
いないリード部11の先端部でしか半田との接合面が無
くなってしまうため、半田付け性が低下してしまう。こ
のため、この半田付け性を考慮すると、図9に示したよ
うに、前記電極2の幅をバイアホール4の径よりも広め
にした方が良いのであるが、図10に示したように、こ
れらのランド3に電子部品10のリード部11を半田付
けすると、ランド3の幅が広いためにリード部11の位
置規制を高精度で行えない。このように半田付け性を考
慮して電極2の幅をバイアホール4の径よりも広くする
と、結果的に電子部品10の実装精度を悪化させる大き
な要因になってしまい、前記のように電子回路の電気特
性に大きな影響を及ぼすという問題が生ずる。
However, as shown in FIGS. 8 to 10,
The electronic circuit board 1B used in the high-frequency circuit further includes a via hole 4 having a diameter equal to or larger than the width of the lead portion 11 of the electronic component 10 in the land 3.
In many cases, good characteristics cannot be obtained unless ground (earth) is taken at a portion as close as possible to the ground surface of the lead portion 11 of the electronic component 10 to the land.
In this case, if the electrode 2 is narrowed to the base end where the via hole 4 is formed below the lead portion 11, solder is formed around the electrode 2 in the same manner as shown in FIG. When the lands 3 are formed by coating the resist R (FIG. 9), only the tip end of the lead portion 11 where the via holes 4 are not formed in these lands 3 has a bonding surface with the solder. Performance is reduced. For this reason, considering this solderability, it is better to make the width of the electrode 2 wider than the diameter of the via hole 4 as shown in FIG. 9, but as shown in FIG. When the leads 11 of the electronic component 10 are soldered to these lands 3, the positions of the leads 11 cannot be regulated with high accuracy because the lands 3 are wide. If the width of the electrode 2 is made larger than the diameter of the via hole 4 in consideration of the solderability as described above, it becomes a major factor that eventually deteriorates the mounting accuracy of the electronic component 10, and as described above, A problem arises that the electrical characteristics are greatly affected.

【0007】[0007]

【発明が解決しようとする課題】これを解決する一手段
として、前記図8に示した電子回路基板1B上の各電極
2に、図11に示したように、バイアホール4付近では
広く、リード部11の先端部が半田付けされる部分では
リード部11の幅と略同一の幅まで絞り込んだような形
状でランド3が形成されるようにソルダーレジストRを
被覆する技法が採られている。この技術を用いると、図
12に示したように、見掛け上は確かに電子部品10の
リード部11の実装位置が規制されたようになる。しか
し、前記ソルダーレジストRの被覆は、通常、印刷技術
を用いて行われるため、前記の技術は、電子部品10の
最終的な実装精度がこのソルダーレジストRの電極2の
パターンに対する印刷精度により左右されてしまうとい
う問題点がある。
As a means for solving this problem, as shown in FIG. 11, the electrodes 2 on the electronic circuit board 1B shown in FIG. A technique is employed in which the solder resist R is coated so that the land 3 is formed in a shape in which the tip of the portion 11 is soldered to a width substantially equal to the width of the lead portion 11. When this technology is used, as shown in FIG. 12, the mounting position of the lead portion 11 of the electronic component 10 is apparently regulated. However, since the coating of the solder resist R is usually performed by using a printing technique, the above-described technique determines whether the final mounting accuracy of the electronic component 10 depends on the printing accuracy of the solder resist R with respect to the pattern of the electrode 2. There is a problem that it is done.

【0008】本発明はこのような課題を解決しようとす
るものであって、前記電極の幅を広くしなければならな
いような場合でも、電子部品の半田付け性を保ちつつ実
装精度を向上させることができるランドが形成された電
子回路基板を得ることを目的とするものである。
An object of the present invention is to solve such problems, and to improve the mounting accuracy while maintaining the solderability of electronic components even when the width of the electrodes must be increased. It is an object of the present invention to obtain an electronic circuit board having lands formed thereon.

【0009】[0009]

【課題を解決するための手段】このため、本発明の実施
形態の電子回路基板は、端子部が導出された表面実装型
電子部品を表面実装するために表面に前記端子部を電気
的に接続するための導体パターンの電極からなるランド
が形成されている電子回路基板において、前記ランドと
なる前記電極の一部分或いは複数部分を前記端子部の幅
とほぼ同一の幅で形成して、前記課題を解決している。
Therefore, in the electronic circuit board according to the embodiment of the present invention, the terminal portion is electrically connected to the surface in order to surface-mount the surface-mounted electronic component from which the terminal portion is led out. In an electronic circuit board on which lands made of electrodes of a conductor pattern are formed, a part or a plurality of parts of the electrodes serving as the lands are formed to have a width substantially equal to the width of the terminal portion. Solved.

【0010】従って、本発明の実施形態の電子回路基板
によれば、電子部品の端子部の先端部を一部分或いは複
数部分の幅を狭めた、前記電極からなるランドに半田付
けすることにより、電子部品を電子回路基板上の所定の
位置に高精度で実装することができる。
Therefore, according to the electronic circuit board of the embodiment of the present invention, the tip of the terminal portion of the electronic component is soldered to the land made of the electrode having a reduced width of a part or a plurality of parts. The component can be mounted at a predetermined position on the electronic circuit board with high precision.

【0011】[0011]

【発明の実施の形態】次に、図1乃至図3を参照しなが
ら、本発明の好ましい実施形態の電子回路基板を説明す
る。図1は本発明の実施形態の電子回路基板の一部平面
図、図2は図1に示した電子回路基板の各電極にランド
を形成した状態を示す平面図、図3は図2に示した電子
回路基板のランドに1個の電子部品を実装した状態のそ
の電子部品のリード部とランドなどとの寸法関係を示し
た平面図、そして図4は図1に示した電極のパターンの
一形成方法を説明するための一部導体基板の平面図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an electronic circuit board according to a preferred embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a partial plan view of an electronic circuit board according to an embodiment of the present invention, FIG. 2 is a plan view showing a state where lands are formed on each electrode of the electronic circuit board shown in FIG. 1, and FIG. FIG. 4 is a plan view showing a dimensional relationship between a lead portion of the electronic component and a land in a state where one electronic component is mounted on a land of the electronic circuit board, and FIG. It is a top view of a partial conductor board for explaining a formation method.

【0012】先ず、図1乃至図3を参照しながら、本発
明の電子回路基板の構造を説明する。符号1は本発明の
実施形態の電子回路基板を指す。この電子回路基板1に
は、その一表面上の所定の位置に電子部品10の複数本
の、図示の例では4本のリード部11a、11b、11
c、11d(図3)をそれぞれ半田付けするための4個
の電極2a、2b、2c、2dが形成されている。一対
の電極2b、2dはそれぞれ全体が電子部品10の一対
のリード部11b、11dの幅と同等か若干広い幅の長
方形で形成されている。他の一対の電極2a、2cはそ
れぞれ先端部2Aが電子部品10の一対のリード部11
a、11cの幅D1と同等か若干広い幅で形成されてお
り、それぞれの電極2a、2cの基端部2Bの幅D4は
ランド内に形成されたバイアホールの直径D3より可能
な限り幅広く形成して(図1、図3)、全体として凸型
に形成されている。そして、前記電極2a、2cのそれ
ぞれの基端部2Bの中央部に、直径D3が電子部品10
のリード部11の幅D1とほぼ同程度、或いはそれ以上
のバイアホール4a、4cが開けられている。
First, the structure of an electronic circuit board according to the present invention will be described with reference to FIGS. Reference numeral 1 indicates an electronic circuit board according to an embodiment of the present invention. The electronic circuit board 1 has a plurality of, in the illustrated example, four lead portions 11a, 11b, 11 of the electronic component 10 at predetermined positions on one surface thereof.
Four electrodes 2a, 2b, 2c and 2d for soldering c and 11d (FIG. 3) are formed. Each of the pair of electrodes 2b and 2d is entirely formed as a rectangle having a width equal to or slightly larger than the width of the pair of leads 11b and 11d of the electronic component 10. Each of the other pair of electrodes 2a and 2c has a tip portion 2A having a pair of lead portions 11 of the electronic component 10.
The width D4 of the base 2B of each of the electrodes 2a, 2c is as wide as possible than the diameter D3 of the via hole formed in the land. (FIGS. 1 and 3), the entire structure is formed in a convex shape. The electronic component 10 has a diameter D3 at the center of the base 2B of each of the electrodes 2a and 2c.
Via holes 4a and 4c which are substantially equal to or larger than the width D1 of the lead portion 11 are formed.

【0013】次に、従来技術の説明の項で記したよう
に、これらの電極2a、2b、2c、2dの周辺部に
は、図2に示したように、半田ペイストが付着しないよ
う、絶縁性耐熱性被覆材料であるソルダーレジストRで
被覆して、それぞれのソルダーレジストRが被覆されて
いない中央部分、即ち、開口部の導体領域に電子部品の
リード部11a、11b、11c、11dが電気的に接
続される部分をランド3a、3b、3c、3dとして形
成されている。ただし、本発明においては、電極2a、
2cの先端部2Aの両側面部は、ソルダーレジストRで
被覆されていないことに注目されたい。
Next, as described in the description of the prior art, the peripheral portions of these electrodes 2a, 2b, 2c and 2d are insulated so that the solder paste does not adhere as shown in FIG. The lead portions 11a, 11b, 11c and 11d of the electronic components are covered with a solder resist R, which is a heat-resistant and heat-resistant coating material, in the central area where the solder resist R is not covered, that is, in the conductor region of the opening. The parts to be electrically connected are formed as lands 3a, 3b, 3c and 3d. However, in the present invention, the electrodes 2a,
Note that both side surfaces of the tip 2A of 2c are not covered with the solder resist R.

【0014】本発明の実施形態の電子回路基板1におい
ては、前記のように、電子部品10のリード部11a、
11cの先端部が接続される電極2a、2cの先端部2
Aの幅を狭くしてランド3a、3cとしており、このよ
うに電極の導体のみでランド3a、3cを形成したこと
により、リード部11a、11cを、引いては電子部品
10を極めて高い精度で位置規制することができる。
In the electronic circuit board 1 according to the embodiment of the present invention, as described above, the lead portions 11a
The tip 2 of the electrode 2a, 2c to which the tip of 11c is connected
The lands 3a and 3c are formed by narrowing the width of A. Thus, the lands 3a and 3c are formed only by the conductors of the electrodes, so that the leads 11a and 11c can be pulled and the electronic component 10 can be formed with extremely high precision. Position can be regulated.

【0015】次に、図3を用いて、本発明の実施形態の
電子回路基板1の好ましい一実施例の寸法を電子部品1
0のリード部11a、11cとの関連で挙げる。
Next, referring to FIG. 3, the dimensions of a preferred example of the electronic circuit board 1 according to the embodiment of the present invention will be described.
0 in connection with the lead portions 11a and 11c.

【0016】[0016]

【実施例】本実施例においては、電子部品10として、
衛星放送受信用LNBコンバーターのRF回路に一般的
に用いられるHEMTを例示し、そのソースランドに本
発明を適用した場合を説明する。電子回路基板1上に形
成されたランド3a、3b、3c、3dには、HEMT
10のリード部11a、11b、11c、11dがそれ
ぞれ接続されている。これらのリード部11a、11
b、11c、11dは順にそれぞれソース、ドレイン、
ソース、ゲートに相当する。ソースランドに相当するラ
ンド3a、3cには、直径D3が0.80mmのバイア
ホール4aが形成されている。以下、一方のソースラン
ド3aを代表にして説明する。バイアホール4aは電子
回路基板1の他方の面(裏面)のグランド面に接続され
ている。このランド3aは、バイアホール4aの付近で
は、1.20mmで形成されている電極2aの基端部2
Bの幅D4より狭いが、バイアホール4aの直径D3よ
り十分広く形成されているのに対し、幅D1が0.65
mmで形成されているリード部11aの先端部が半田付
けされる電極2a及びランド3aの先端部2Aの幅D2
は0.75mmと、略リード部11aの幅D1にまで狭
められている。また、ランド3aの幅の狭い先端部の長
さはランド3aの全長1.3mmに対して0.4mmと
した。各ランド3a、3b、3c、3dのHEMT10
のパッケージ側における導体領域は、下方へ屈曲して突
出する各リード部11a、11b、11c、11dと接
触しない領域である。なお、説明を判り易くするため
に、図3中の各部の寸法と前記寸法とは一致させていな
いことを付言しておく。
In this embodiment, the electronic component 10 is
A HEMT generally used for an RF circuit of a satellite broadcast receiving LNB converter will be exemplified, and a case where the present invention is applied to a source land thereof will be described. HEMTs are provided on the lands 3a, 3b, 3c, and 3d formed on the electronic circuit board 1.
Ten lead portions 11a, 11b, 11c, 11d are connected to each other. These lead portions 11a, 11
b, 11c, and 11d are a source, a drain,
It corresponds to a source and a gate. In the lands 3a and 3c corresponding to the source lands, via holes 4a having a diameter D3 of 0.80 mm are formed. Hereinafter, one source land 3a will be described as a representative. The via hole 4a is connected to the ground surface on the other surface (back surface) of the electronic circuit board 1. In the vicinity of the via hole 4a, the land 3a has a base end 2 of the electrode 2a formed at 1.20 mm.
B is narrower than the width D4, but is sufficiently wider than the diameter D3 of the via hole 4a, whereas the width D1 is 0.65.
The width D2 of the electrode 2a to which the tip of the lead portion 11a formed in mm is soldered and the tip 2A of the land 3a.
Is reduced to approximately 0.75 mm, which is approximately the width D1 of the lead portion 11a. The length of the narrow end of the land 3a was 0.4 mm with respect to the total length of the land 3a of 1.3 mm. HEMT 10 of each land 3a, 3b, 3c, 3d
The conductor region on the package side is a region that does not come into contact with each of the lead portions 11a, 11b, 11c, and 11d that bend downward and project. It should be noted that the dimensions of each part in FIG. 3 do not match the dimensions for the sake of easy understanding.

【0017】ランド3aのパターンの形状を以上のよう
な構造で構成することみより、バイアホール4付近の基
端部2Bの広い部分で半田付け性を保ちつつ、ランドパ
ターンの幅が狭い先端部2Aで溶融した半田表面張力に
よって、リード部11aを実装位置、即ち、ランド3a
のパターンの中心部に引き込むことができ、リード部1
1aの実装位置を高精度に自動的に制御することができ
る。また、他方のソースランド3cに対しても、図示し
たように前記の寸法関係と同様な形状でランド3cが形
成されているので、その説明は省略する。なお、バイア
ホール4a、4cが形成されていないランド3b、2d
に対しては、従来と同様に、リード部11b、11dの
幅よりやや広い幅にランド3b、3dのパターンが形成
されており、本実施例では、リード部11b、11dの
幅0.65mmに対し、0.1mmの許容さ、0.75
mmの幅で形成した。
By configuring the pattern of the land 3a with the above-described structure, the tip of the land pattern having a narrow land pattern can be maintained while maintaining the solderability at a wide portion of the base end 2B near the via hole 4. The lead portion 11a is mounted at the mounting position, that is, the land 3a by the solder surface tension melted at 2A.
Can be drawn into the center of the pattern
The mounting position of 1a can be automatically controlled with high precision. In addition, the land 3c is formed in the other source land 3c in the same shape as the above-described dimensional relationship as shown in the figure, and the description thereof is omitted. The lands 3b, 2d in which the via holes 4a, 4c are not formed
In the same manner as in the prior art, the patterns of the lands 3b and 3d are formed to be slightly wider than the widths of the lead portions 11b and 11d. In this embodiment, the width of the lands 3b and 11d is reduced to 0.65 mm. 0.1 mm tolerance, 0.75
mm.

【0018】本実施例によれば、ランド3b、3dに接
続されるリード部11b、11dは勿論のこと、バイア
ホール4a、4cが形成されたランド3a、3cに接続
されるリード部11a、11cに対しても、ランド3
a、3cの内、幅の狭い先端部で高精度に位置規制を行
うことができるので、HEMT10を高い実装精度で所
定の位置に実装することができるようになり、実装精度
の低下による雑音指数や利得などの特性のばらつきを防
止することができる。また、ランド3a、3cの幅の広
い基端部においてリード部11a、11cとの間の半田
付け性を確保することができるので、半田付けの信頼性
を低下させることもない。
According to this embodiment, not only the leads 11b and 11d connected to the lands 3b and 3d, but also the leads 11a and 11c connected to the lands 3a and 3c in which the via holes 4a and 4c are formed. Land 3
a, 3c, the position can be regulated with high accuracy at the narrow end portion, so that the HEMT 10 can be mounted at a predetermined position with high mounting accuracy, and the noise figure due to the decrease in mounting accuracy. Variations in characteristics such as gain and gain can be prevented. In addition, since the solderability between the lead portions 11a and 11c can be ensured at the wide base ends of the lands 3a and 3c, the reliability of soldering is not reduced.

【0019】以上のように、ランド3a、3cにバイア
ホール4a、4cが存在しているために、ランドのパタ
ーンの幅を広くしなければならない場合でも、電極2
a、2cの導体パターンの形状を変えるだけで、電子部
品10を電子回路基板1上の所定の位置に高精度で実装
することができるので、実装能力が劣る実装装置を使用
しても、前記と同等な効果を奏することができる。
As described above, since the via holes 4a, 4c are present in the lands 3a, 3c, even if the width of the land pattern must be widened, the electrode 2
The electronic component 10 can be mounted at a predetermined position on the electronic circuit board 1 with high accuracy only by changing the shapes of the conductor patterns a and 2c. The same effect can be obtained.

【0020】以上、本発明の実施例について説明した
が、勿論、本発明はこれに限られることなく、本発明の
技術的思想に基づいて種々の変形が可能である。例え
ば、前記実施例において、ランド3a、3cの各寸法値
(D2、D4及び長さ)は勿論これだけに限らない。リ
ード部11a、11cの幅D1、バイアホール4a、4
cの直径D3などに応じて適宜変更することが可能であ
る。また、ランド3a、3cの内、リード部11a、1
1cの先端部に対応する先端部の幅D2をリード部11
a、11cの幅D1より0.10mm広い0.75mm
としたが、電子部品10の実装精度を向上させるだけを
主眼に置けば、一般にこれらの差は小さければ小さいほ
ど良いので、前記実施例の大きさに限られない。
Although the embodiments of the present invention have been described above, the present invention is, of course, not limited thereto, and various modifications can be made based on the technical concept of the present invention. For example, in the above-described embodiment, the dimension values (D2, D4 and length) of the lands 3a and 3c are not limited thereto. The width D1 of the lead portions 11a, 11c, the via holes 4a, 4
It can be changed appropriately according to the diameter D3 of c and the like. Also, among the lands 3a and 3c, the lead portions 11a and 1
The width D2 of the tip corresponding to the tip of the lead 1c
a, 0.75 mm 0.10 mm wider than width D1 of 11c
However, if only the improvement of the mounting accuracy of the electronic component 10 is focused on, the smaller these differences are, generally, the better, the size is not limited to the size of the above embodiment.

【0021】更に、電極パターンの形状を次のようにし
て決定することもできる。図4に示したように、例え
ば、長方形の銅箔などの電気良導体(以下、単に「導
体」と略記する)20から、例えば、電極を形成する場
合には、導体20を任意の大きさで複数(図4において
は1〜9の9領域)に分割した各領域を選択的にエッチ
ングすることにより形成することができる。即ち、図4
において、領域(4、5、6)に部品のリード部が位置
し、領域(3、6、9)にわたってバイアホールが存在
する場合は、領域(1、2、7、8)、領域(1、7)
または領域(2、8)の3組の内、いずれか一組をエッ
チングにより取り除く。バイアホールが領域(2、3、
5、6、8、9)にわたって存在するときは、領域
(1、7)をエッチングして電極パターンの一部分をリ
ード部の幅と略同一の幅に形成すればよい。
Further, the shape of the electrode pattern can be determined as follows. As shown in FIG. 4, for example, when an electrode is formed from a good electric conductor (hereinafter simply abbreviated as “conductor”) 20 such as a rectangular copper foil, for example, the conductor 20 is formed in an arbitrary size. It can be formed by selectively etching each of the plurality of regions (9 regions 1 to 9 in FIG. 4). That is, FIG.
In the case where the lead portion of the component is located in the region (4, 5, 6) and the via hole exists in the region (3, 6, 9), the region (1, 2, 7, 8) , 7)
Alternatively, one of the three sets of the regions (2, 8) is removed by etching. Via holes are in the area (2, 3,
5, 6, 8 and 9), the region (1, 7) may be etched to form a part of the electrode pattern with a width substantially equal to the width of the lead portion.

【0022】また、バイアホールの位置にもよるが、前
記の他に、領域(1、3、7、9)、(3、9)などの
組合せで電極パターンをエッチングして形成することが
できるような電極パターンの形状も考えられる。このよ
うにバイアホールの位置、大きさ、更にはリード部の形
状などによりランドパターンを適宜変更することによ
り、良好な半田付け性及び高精度な位置規制を兼ねた表
面実装型電子部品用ランドパターンを形成することがで
きる。
In addition, although it depends on the position of the via hole, the electrode pattern can be formed by etching a combination of the regions (1, 3, 7, 9) and (3, 9) in addition to the above. Such an electrode pattern shape is also conceivable. By appropriately changing the land pattern according to the position and size of the via hole and the shape of the lead portion, the land pattern for a surface-mount type electronic component having both good solderability and high-precision position control. Can be formed.

【0023】また、これまで記してきた方法では、各領
域の導体幅そのものの一部分をエッチングにより電極幅
とほぼ同一にすることであったが、同じ思想に基づいて
導体内にスリットを入れることにより、同じような効果
を得ることができる。例えば、領域(2、3、5、6、
8、9)にわたってバイアホールが存在する場合には、
領域(1、7)の部分をエッチングする代わりに、領域
(1、4)、領域(4、7)の各境界線上に沿って幅の
細いスリットを入れることにより、同等の効果が得られ
る電極パターンを得ることができる。
In the method described so far, a part of the conductor width itself in each region is made substantially the same as the electrode width by etching. However, based on the same idea, a slit is formed in the conductor. The same effect can be obtained. For example, the region (2, 3, 5, 6,
8) If via holes exist over 9),
An electrode having the same effect can be obtained by forming a narrow slit along each boundary line between the region (1, 4) and the region (4, 7) instead of etching the region (1, 7). You can get a pattern.

【0024】また、以上の実施例では、表面実装型電子
部品として高周波回路に用いられるHEMTを挙げて説
明したが、本発明はこれだけに限らず、他の高い実装精
度が必要な表面実装型電子部品に対しても適用すること
ができることを付言しておく。
In the above embodiments, the HEMT used for a high-frequency circuit has been described as a surface-mounted electronic component. However, the present invention is not limited to this, and other surface-mounted electronic components requiring high mounting accuracy are also required. It should be added that it can be applied to parts.

【0025】[0025]

【発明の効果】以上の説明から明らかなように、本発明
の電子回路基板によれば、電極パターンの一部のみ或い
は複数部分を電子部品のリード部の幅と略同一の幅で形
成したため、ランドパターンの幅を広くせざるを得ない
場合でも、ランドパターンの広い部分で半田付け性を確
保しつつ、ランドパターン幅の狭い部分(電極の幅の狭
い部分)でリード部の位置規制を行うことができると共
に、実装装置の実力に関わらず、電子部品の実装精度を
向上させることができる。
As is apparent from the above description, according to the electronic circuit board of the present invention, only a part or a plurality of parts of the electrode pattern are formed with a width substantially equal to the width of the lead part of the electronic component. Even when the width of the land pattern has to be widened, the position of the lead portion is regulated in a narrow land pattern width (a narrow electrode portion) while ensuring solderability in a wide land pattern portion. In addition, the mounting accuracy of the electronic component can be improved regardless of the ability of the mounting apparatus.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態の電子回路基板の一部平面
図である。
FIG. 1 is a partial plan view of an electronic circuit board according to an embodiment of the present invention.

【図2】 図1に示した電子回路基板の各電極にランド
を形成した状態を示す平面図である。
FIG. 2 is a plan view showing a state where lands are formed on each electrode of the electronic circuit board shown in FIG.

【図3】 図2に示した電子回路基板上に1個の電子部
品を実装した状態のその電子部品のリード部とランドな
どとの寸法関係を示した平面図である。
FIG. 3 is a plan view showing a dimensional relationship between a lead portion and a land of the electronic component in a state where one electronic component is mounted on the electronic circuit board shown in FIG. 2;

【図4】 図1に示した電極パターンの一形成方法を説
明するための一部導体基板の平面図である。
FIG. 4 is a plan view of a partial conductor substrate for explaining one method of forming the electrode pattern shown in FIG. 1;

【図5】 従来技術の電子回路基板の一部平面図であ
る。
FIG. 5 is a partial plan view of a conventional electronic circuit board.

【図6】 図5に示した電子回路基板の各電極にランド
を形成した状態を示す平面図である。
6 is a plan view showing a state where lands are formed on each electrode of the electronic circuit board shown in FIG.

【図7】 図6に示した電子回路基板上に1個の電子部
品を実装した状態を示した平面図である。
FIG. 7 is a plan view showing a state where one electronic component is mounted on the electronic circuit board shown in FIG. 6;

【図8】 従来技術の他の電子回路基板の一部平面図で
ある。
FIG. 8 is a partial plan view of another conventional electronic circuit board.

【図9】 図8に示した電子回路基板の各電極にランド
を形成した状態を示す平面図である。
9 is a plan view showing a state where lands are formed on each electrode of the electronic circuit board shown in FIG.

【図10】 図9に示した電子回路基板上に1個の電子
部品を実装した状態を示した平面図である。
10 is a plan view showing a state in which one electronic component is mounted on the electronic circuit board shown in FIG.

【図11】 従来技術の更に他の電子回路基板であっ
て、図8に示した電子回路基板の各電極に異なるランド
を形成した状態を示す平面図である。
11 is a plan view showing still another electronic circuit board of the prior art, in which different lands are formed on each electrode of the electronic circuit board shown in FIG.

【図12】 図11に示した電子回路基板上に1個の電
子部品を実装した状態を示した平面図である。
FIG. 12 is a plan view showing a state where one electronic component is mounted on the electronic circuit board shown in FIG. 11;

【符号の説明】[Explanation of symbols]

1…本発明の実施形態の電子回路基板、2a,2b,2
c,2d…電極、2A…電極の先端部、2B…電極の基
端部、3,3a,3b,3c,3d…ランド、4a,4
c…バイアホール、10…(表面実装型)電子部品、1
1a,11b,11c,11d…リード部、20…導
体、R…ソルダーレジスト
1. Electronic circuit board according to the embodiment of the present invention, 2a, 2b, 2
c, 2d electrode, 2A electrode tip, 2B electrode base, 3, 3a, 3b, 3c, 3d land, 4a, 4
c: Via hole, 10: (Surface mount type) electronic component, 1
1a, 11b, 11c, 11d: lead portion, 20: conductor, R: solder resist

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 端子部が導出された表面実装型電子部品
を表面実装するために表面に前記端子部を電気的に接続
するための導体パターンの電極からなる電子部品接続用
ランドが形成されている電子回路基板において、 前記電子部品接続用ランドとなる前記電極の一部分或い
は複数部分が前記端子部の幅とほぼ同一の幅で形成され
ていることを特徴とする電子回路基板。
An electronic component connection land comprising an electrode of a conductor pattern for electrically connecting the terminal portion is formed on the surface for surface mounting the surface mount type electronic component from which the terminal portion is derived. An electronic circuit board according to claim 1, wherein a part or a plurality of parts of said electrodes serving as said electronic component connection lands are formed with a width substantially equal to a width of said terminal part.
【請求項2】 前記電子部品接続用ランドの形状が、前
記電極の基本となる長方形からその長方形より面積が小
さい一つ以上の長方形を切り取ることにより、或いはス
リットを入れることにより形成されていることを特徴と
する請求項1に記載の電子回路基板。
2. The shape of the land for connecting electronic parts is formed by cutting or slitting one or more rectangles having an area smaller than that of the base rectangle of the electrode. The electronic circuit board according to claim 1, wherein:
【請求項3】 前記電子部品接続用ランド内に、前記電
子回路基板の層間を接続するためのバイアホールが形成
されていることを特徴とする請求項1及び請求項2に記
載の電子回路基板。
3. The electronic circuit board according to claim 1, wherein via holes for connecting layers of the electronic circuit board are formed in the electronic component connection lands. .
【請求項4】 前記表面実装型電子部品が高周波用電子
部品であることを特徴とする請求項1乃至請求項3に記
載の電子回路基板。
4. The electronic circuit board according to claim 1, wherein the surface-mounted electronic component is a high-frequency electronic component.
JP1275598A 1998-01-26 1998-01-26 Electronic circuit board Pending JPH11214834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1275598A JPH11214834A (en) 1998-01-26 1998-01-26 Electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1275598A JPH11214834A (en) 1998-01-26 1998-01-26 Electronic circuit board

Publications (1)

Publication Number Publication Date
JPH11214834A true JPH11214834A (en) 1999-08-06

Family

ID=11814232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1275598A Pending JPH11214834A (en) 1998-01-26 1998-01-26 Electronic circuit board

Country Status (1)

Country Link
JP (1) JPH11214834A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021192409A (en) * 2020-06-05 2021-12-16 リンテック株式会社 Electrode for thermoelectric conversion module
JP2022057937A (en) * 2020-09-30 2022-04-11 リンテック株式会社 Electrode for thermoelectric conversion modules
WO2024106047A1 (en) * 2022-11-15 2024-05-23 カヤバ株式会社 Method for manufacturing circuit unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021192409A (en) * 2020-06-05 2021-12-16 リンテック株式会社 Electrode for thermoelectric conversion module
JP2022057937A (en) * 2020-09-30 2022-04-11 リンテック株式会社 Electrode for thermoelectric conversion modules
WO2024106047A1 (en) * 2022-11-15 2024-05-23 カヤバ株式会社 Method for manufacturing circuit unit
JP2024072157A (en) * 2022-11-15 2024-05-27 カヤバ株式会社 Manufacturing method of the circuit unit

Similar Documents

Publication Publication Date Title
US7563645B2 (en) Electronic package having a folded package substrate
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
KR102755873B1 (en) Electronic component mount structure and method of mounting electronic components
JPH06232217A (en) Film carrier signal transmission line
JP2003208950A (en) Shielded attachment of coaxial RF connector to connect to thick film transmission line
US6667549B2 (en) Micro circuits with a sculpted ground plane
JP2002190706A (en) Surface mount antenna
JPH1117413A (en) Stripline feeder
JPH11214834A (en) Electronic circuit board
JP3008939B1 (en) High frequency circuit board
JP2996190B2 (en) Antenna device
US20040085150A1 (en) Terminations for shielded transmission lines fabricated on a substrate
JP3661326B2 (en) Printed wiring board device
JP3928152B2 (en) Printed wiring board
JP4103466B2 (en) High-frequency connector surface mounting method, high-frequency connector mounting printed circuit board, and printed circuit board
JPH10247776A (en) Land for mounting surface mount components
JPS63190405A (en) Packing method for coaxial type dielectric resonator
JPH04288860A (en) High-frequency transistor and its packaging method
JP2000188361A (en) High frequency wiring board and its mounting structure
JPH04348097A (en) Manufacture of circuit device
JP2000049526A (en) Dielectric planar antenna
JPH10200312A (en) Microwave integrated circuit
JP2004186606A (en) Mounting structure of high frequency package
JPH0637518A (en) High frequency module connection structure
JPH11261302A (en) Connection electrode structure and electronic device using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041207

A977 Report on retrieval

Effective date: 20070426

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070529

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023