JPH11214834A - 電子回路基板 - Google Patents

Abstract

(57)【要約】 【目的】 表面実装型電子部品のリード部を電極に半田
付けする場合に、その電子部品の半田付け性を保ちつつ
実装精度を向上させることができる実装用ランドが形成
された電子回路基板を得ること。 【構成】 本発明の電子回路基板１は、電子部品１０の
４本のリード部１１ａ、１１ｂ、１１ｃ、１１ｄが半田
付けされる４個のランド３ａ、３ｂ、３ｃ、３ｄの内、
一対のランド３ｂ、３ｄは一対のリード部１１ｂ、１１
ｄの幅と同等か若干広い幅の長方形の電極２ａ、２ｃの
周辺部をソルダーレジストＲで被覆して形成されてお
り、他の一対のランド３ａ、３ｃはそれぞれ先端部が一
対のリード部１１ａ、１１ｃの幅Ｄ１と同等か若干広い
幅の電極２ａ、２ｃのみで、それぞれの基端部の幅Ｄ４
は前記先端部の幅Ｄ２より可能な限り広い幅で形成され
た電極２ａ、２ｃの周辺部をソルダーレジストＲで被覆
して形成され、各基端部の中央部に直径Ｄ３がリード部
１１の幅Ｄ１と略程度、或いはそれ以上のバイアホール
４ａ、４ｃが開けらたランドパターンを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表面実装型電子部
品用の電子回路基板、特に高周波用電子部品を実装する
場合に好適な電子部品接続用ランドを備えた電子回路基
板に関するものである。

【０００２】

【従来の技術】先ず、図５乃至図１１を用いて、従来技
術の電子回路基板を説明する。近年、ＧＨｚ台のマイク
ロ波領域は、もっぱら人工衛星との通信や衛星放送の送
受信を中心として用いられている。これらの電子機器に
内蔵されている高周波回路は、ハイブリッド集積回路ま
たは混成集積回路といい、電子回路基板上のマイクロス
トライプラインと称されている導体パターンの電極或い
は金属配線に種々の表面実装型電子部品（以下、単に
「電子部品」と略記する）の端子部が半田付けにより実
装されて製作されていることが多い。

【０００３】ところが、一般的に、取り扱う電気信号の
周波数が高周波になればなるほど波長が短くなるため、
電子回路基板上に実装される電子部品の実装精度のばら
つきによって、製品である電子機器の特性に大きな影響
を与えてしまうことが多々ある。例えば、電子部品とし
て超高速で動作し、雑音指数が小さいことで知られる高
電子移動度トランジスタ（ＨＥＭＴ）を含んだ高周波回
路設計では、一般的な手法としてＨＥＭＴへの入力整合
パターンをなるべく雑音の発生しにくいインピーダンス
に合わせるような設計が行われるが、電子部品の実装精
度が低下すると、入力整合インピーダンスが変化してし
まい、設計値より大きな雑音を発生させてしまうことに
なる。このような電子部品の実装精度の低下は、電子回
路基板上に形成された電子部品接続用ランド（以下、単
に「ランド」と略記する）に対する端子部の実装の位置
ずれに起因している。

【０００４】このような問題点を解決するために、従
来、以下に記すような各種形態の電子回路基板が用いら
れていた。それら従来技術の電子回路基板の内の第１の
形態である電子回路基板１Ａを図５及び図６を参照しな
がら説明する。なお、以下に図示する電子回路基板に
は、一つの電極及びランドに対して電子部品の一本の端
子部（リード部）のみの関係だけを示したことを予め断
っておく。

【０００５】先ず、従来技術の電子回路基板１Ａの構造
を説明する。通常、電子回路基板１Ａには、その一表面
上に各種の導電性の電極、配線などの電子回路パターン
（不図示）が形成されているものであるが、図５に示し
た電子回路基板１Ａには、その一部分として一つの電子
部品１０（図７）の端子部１１が実装される電極２のパ
ターンのみを示した。図示の場合、４本の長方形の電極
２が十字状に、そして対称的なパターンで形成されてい
る。これらの電極２は、電子部品１０の端子部１１、例
えば、前記ＨＥＭＴの場合はリード部１１の幅よりも若
干広い幅に設計されている。これらの電極２の少なくと
も周辺部は、図６に示したように、半田ペイストが付着
しないよう、絶縁性耐熱性被覆材料であるソルダーレジ
ストＲで被覆されて、そのソルダーレジストＲが被覆さ
れていない中央部分、即ち、開口部の導体領域に電子部
品のリード部１１が電気的に接続される部分（前記の
「ランド」）３として形成されている。これらのランド
３に半田ペイストを塗布し、図７に示したように、電子
部品１０のリード部１１を載置し、この状態でフローソ
ルダリング処理行うことにより、溶融した半田の表面張
力を利用して電子部品１０のリード部１１を前記ランド
３内で自動的に位置決めし、電子部品１０の実装精度を
確保する方法が採られている。なお、符号１２は各リー
ド部１１が下方に折り曲げられている折り曲げ部分を指
す。

【０００６】しかし、図８乃至図１０に示したように、
高周波回路において用いられている電子回路基板１Ｂに
は、更に前記ランド３内に直径が電子部品１０の前記リ
ード部１１の幅と同一或いはそれ以上のバイアホール４
を設けて、電子部品１０のリード部１１のランドへの接
地面にできるだけ近い部分でグランド（アース）を取ら
なければ、良好な特性が得られないようなものが多い。
この場合、リード部１１の下のバイアホール４が形成さ
れる基端部まで前記電極２を細くしてしまうと、前記図
６に示した場合と同様に、これらの電極２の周辺部にソ
ルダーレジストＲを被覆してランド３を形成すると（図
９）、これらのランド３のバイアホール４が形成されて
いないリード部１１の先端部でしか半田との接合面が無
くなってしまうため、半田付け性が低下してしまう。こ
のため、この半田付け性を考慮すると、図９に示したよ
うに、前記電極２の幅をバイアホール４の径よりも広め
にした方が良いのであるが、図１０に示したように、こ
れらのランド３に電子部品１０のリード部１１を半田付
けすると、ランド３の幅が広いためにリード部１１の位
置規制を高精度で行えない。このように半田付け性を考
慮して電極２の幅をバイアホール４の径よりも広くする
と、結果的に電子部品１０の実装精度を悪化させる大き
な要因になってしまい、前記のように電子回路の電気特
性に大きな影響を及ぼすという問題が生ずる。

【０００７】

【発明が解決しようとする課題】これを解決する一手段
として、前記図８に示した電子回路基板１Ｂ上の各電極
２に、図１１に示したように、バイアホール４付近では
広く、リード部１１の先端部が半田付けされる部分では
リード部１１の幅と略同一の幅まで絞り込んだような形
状でランド３が形成されるようにソルダーレジストＲを
被覆する技法が採られている。この技術を用いると、図
１２に示したように、見掛け上は確かに電子部品１０の
リード部１１の実装位置が規制されたようになる。しか
し、前記ソルダーレジストＲの被覆は、通常、印刷技術
を用いて行われるため、前記の技術は、電子部品１０の
最終的な実装精度がこのソルダーレジストＲの電極２の
パターンに対する印刷精度により左右されてしまうとい
う問題点がある。

【０００８】本発明はこのような課題を解決しようとす
るものであって、前記電極の幅を広くしなければならな
いような場合でも、電子部品の半田付け性を保ちつつ実
装精度を向上させることができるランドが形成された電
子回路基板を得ることを目的とするものである。

【０００９】

【課題を解決するための手段】このため、本発明の実施
形態の電子回路基板は、端子部が導出された表面実装型
電子部品を表面実装するために表面に前記端子部を電気
的に接続するための導体パターンの電極からなるランド
が形成されている電子回路基板において、前記ランドと
なる前記電極の一部分或いは複数部分を前記端子部の幅
とほぼ同一の幅で形成して、前記課題を解決している。

【００１０】従って、本発明の実施形態の電子回路基板
によれば、電子部品の端子部の先端部を一部分或いは複
数部分の幅を狭めた、前記電極からなるランドに半田付
けすることにより、電子部品を電子回路基板上の所定の
位置に高精度で実装することができる。

【００１１】

【発明の実施の形態】次に、図１乃至図３を参照しなが
ら、本発明の好ましい実施形態の電子回路基板を説明す
る。図１は本発明の実施形態の電子回路基板の一部平面
図、図２は図１に示した電子回路基板の各電極にランド
を形成した状態を示す平面図、図３は図２に示した電子
回路基板のランドに１個の電子部品を実装した状態のそ
の電子部品のリード部とランドなどとの寸法関係を示し
た平面図、そして図４は図１に示した電極のパターンの
一形成方法を説明するための一部導体基板の平面図であ
る。

【００１２】先ず、図１乃至図３を参照しながら、本発
明の電子回路基板の構造を説明する。符号１は本発明の
実施形態の電子回路基板を指す。この電子回路基板１に
は、その一表面上の所定の位置に電子部品１０の複数本
の、図示の例では４本のリード部１１ａ、１１ｂ、１１
ｃ、１１ｄ（図３）をそれぞれ半田付けするための４個
の電極２ａ、２ｂ、２ｃ、２ｄが形成されている。一対
の電極２ｂ、２ｄはそれぞれ全体が電子部品１０の一対
のリード部１１ｂ、１１ｄの幅と同等か若干広い幅の長
方形で形成されている。他の一対の電極２ａ、２ｃはそ
れぞれ先端部２Ａが電子部品１０の一対のリード部１１
ａ、１１ｃの幅Ｄ１と同等か若干広い幅で形成されてお
り、それぞれの電極２ａ、２ｃの基端部２Ｂの幅Ｄ４は
ランド内に形成されたバイアホールの直径Ｄ３より可能
な限り幅広く形成して（図１、図３）、全体として凸型
に形成されている。そして、前記電極２ａ、２ｃのそれ
ぞれの基端部２Ｂの中央部に、直径Ｄ３が電子部品１０
のリード部１１の幅Ｄ１とほぼ同程度、或いはそれ以上
のバイアホール４ａ、４ｃが開けられている。

【００１３】次に、従来技術の説明の項で記したよう
に、これらの電極２ａ、２ｂ、２ｃ、２ｄの周辺部に
は、図２に示したように、半田ペイストが付着しないよ
う、絶縁性耐熱性被覆材料であるソルダーレジストＲで
被覆して、それぞれのソルダーレジストＲが被覆されて
いない中央部分、即ち、開口部の導体領域に電子部品の
リード部１１ａ、１１ｂ、１１ｃ、１１ｄが電気的に接
続される部分をランド３ａ、３ｂ、３ｃ、３ｄとして形
成されている。ただし、本発明においては、電極２ａ、
２ｃの先端部２Ａの両側面部は、ソルダーレジストＲで
被覆されていないことに注目されたい。

【００１４】本発明の実施形態の電子回路基板１におい
ては、前記のように、電子部品１０のリード部１１ａ、
１１ｃの先端部が接続される電極２ａ、２ｃの先端部２
Ａの幅を狭くしてランド３ａ、３ｃとしており、このよ
うに電極の導体のみでランド３ａ、３ｃを形成したこと
により、リード部１１ａ、１１ｃを、引いては電子部品
１０を極めて高い精度で位置規制することができる。

【００１５】次に、図３を用いて、本発明の実施形態の
電子回路基板１の好ましい一実施例の寸法を電子部品１
０のリード部１１ａ、１１ｃとの関連で挙げる。

【００１６】

【実施例】本実施例においては、電子部品１０として、
衛星放送受信用ＬＮＢコンバーターのＲＦ回路に一般的
に用いられるＨＥＭＴを例示し、そのソースランドに本
発明を適用した場合を説明する。電子回路基板１上に形
成されたランド３ａ、３ｂ、３ｃ、３ｄには、ＨＥＭＴ
１０のリード部１１ａ、１１ｂ、１１ｃ、１１ｄがそれ
ぞれ接続されている。これらのリード部１１ａ、１１
ｂ、１１ｃ、１１ｄは順にそれぞれソース、ドレイン、
ソース、ゲートに相当する。ソースランドに相当するラ
ンド３ａ、３ｃには、直径Ｄ３が０．８０ｍｍのバイア
ホール４ａが形成されている。以下、一方のソースラン
ド３ａを代表にして説明する。バイアホール４ａは電子
回路基板１の他方の面（裏面）のグランド面に接続され
ている。このランド３ａは、バイアホール４ａの付近で
は、１．２０ｍｍで形成されている電極２ａの基端部２
Ｂの幅Ｄ４より狭いが、バイアホール４ａの直径Ｄ３よ
り十分広く形成されているのに対し、幅Ｄ１が０．６５
ｍｍで形成されているリード部１１ａの先端部が半田付
けされる電極２ａ及びランド３ａの先端部２Ａの幅Ｄ２
は０．７５ｍｍと、略リード部１１ａの幅Ｄ１にまで狭
められている。また、ランド３ａの幅の狭い先端部の長
さはランド３ａの全長１．３ｍｍに対して０．４ｍｍと
した。各ランド３ａ、３ｂ、３ｃ、３ｄのＨＥＭＴ１０
のパッケージ側における導体領域は、下方へ屈曲して突
出する各リード部１１ａ、１１ｂ、１１ｃ、１１ｄと接
触しない領域である。なお、説明を判り易くするため
に、図３中の各部の寸法と前記寸法とは一致させていな
いことを付言しておく。

【００１７】ランド３ａのパターンの形状を以上のよう
な構造で構成することみより、バイアホール４付近の基
端部２Ｂの広い部分で半田付け性を保ちつつ、ランドパ
ターンの幅が狭い先端部２Ａで溶融した半田表面張力に
よって、リード部１１ａを実装位置、即ち、ランド３ａ
のパターンの中心部に引き込むことができ、リード部１
１ａの実装位置を高精度に自動的に制御することができ
る。また、他方のソースランド３ｃに対しても、図示し
たように前記の寸法関係と同様な形状でランド３ｃが形
成されているので、その説明は省略する。なお、バイア
ホール４ａ、４ｃが形成されていないランド３ｂ、２ｄ
に対しては、従来と同様に、リード部１１ｂ、１１ｄの
幅よりやや広い幅にランド３ｂ、３ｄのパターンが形成
されており、本実施例では、リード部１１ｂ、１１ｄの
幅０．６５ｍｍに対し、０．１ｍｍの許容さ、０．７５
ｍｍの幅で形成した。

【００１８】本実施例によれば、ランド３ｂ、３ｄに接
続されるリード部１１ｂ、１１ｄは勿論のこと、バイア
ホール４ａ、４ｃが形成されたランド３ａ、３ｃに接続
されるリード部１１ａ、１１ｃに対しても、ランド３
ａ、３ｃの内、幅の狭い先端部で高精度に位置規制を行
うことができるので、ＨＥＭＴ１０を高い実装精度で所
定の位置に実装することができるようになり、実装精度
の低下による雑音指数や利得などの特性のばらつきを防
止することができる。また、ランド３ａ、３ｃの幅の広
い基端部においてリード部１１ａ、１１ｃとの間の半田
付け性を確保することができるので、半田付けの信頼性
を低下させることもない。

【００１９】以上のように、ランド３ａ、３ｃにバイア
ホール４ａ、４ｃが存在しているために、ランドのパタ
ーンの幅を広くしなければならない場合でも、電極２
ａ、２ｃの導体パターンの形状を変えるだけで、電子部
品１０を電子回路基板１上の所定の位置に高精度で実装
することができるので、実装能力が劣る実装装置を使用
しても、前記と同等な効果を奏することができる。

【００２０】以上、本発明の実施例について説明した
が、勿論、本発明はこれに限られることなく、本発明の
技術的思想に基づいて種々の変形が可能である。例え
ば、前記実施例において、ランド３ａ、３ｃの各寸法値
（Ｄ２、Ｄ４及び長さ）は勿論これだけに限らない。リ
ード部１１ａ、１１ｃの幅Ｄ１、バイアホール４ａ、４
ｃの直径Ｄ３などに応じて適宜変更することが可能であ
る。また、ランド３ａ、３ｃの内、リード部１１ａ、１
１ｃの先端部に対応する先端部の幅Ｄ２をリード部１１
ａ、１１ｃの幅Ｄ１より０．１０ｍｍ広い０．７５ｍｍ
としたが、電子部品１０の実装精度を向上させるだけを
主眼に置けば、一般にこれらの差は小さければ小さいほ
ど良いので、前記実施例の大きさに限られない。

【００２１】更に、電極パターンの形状を次のようにし
て決定することもできる。図４に示したように、例え
ば、長方形の銅箔などの電気良導体（以下、単に「導
体」と略記する）２０から、例えば、電極を形成する場
合には、導体２０を任意の大きさで複数（図４において
は１〜９の９領域）に分割した各領域を選択的にエッチ
ングすることにより形成することができる。即ち、図４
において、領域（４、５、６）に部品のリード部が位置
し、領域（３、６、９）にわたってバイアホールが存在
する場合は、領域（１、２、７、８）、領域（１、７）
または領域（２、８）の３組の内、いずれか一組をエッ
チングにより取り除く。バイアホールが領域（２、３、
５、６、８、９）にわたって存在するときは、領域
（１、７）をエッチングして電極パターンの一部分をリ
ード部の幅と略同一の幅に形成すればよい。

【００２２】また、バイアホールの位置にもよるが、前
記の他に、領域（１、３、７、９）、（３、９）などの
組合せで電極パターンをエッチングして形成することが
できるような電極パターンの形状も考えられる。このよ
うにバイアホールの位置、大きさ、更にはリード部の形
状などによりランドパターンを適宜変更することによ
り、良好な半田付け性及び高精度な位置規制を兼ねた表
面実装型電子部品用ランドパターンを形成することがで
きる。

【００２３】また、これまで記してきた方法では、各領
域の導体幅そのものの一部分をエッチングにより電極幅
とほぼ同一にすることであったが、同じ思想に基づいて
導体内にスリットを入れることにより、同じような効果
を得ることができる。例えば、領域（２、３、５、６、
８、９）にわたってバイアホールが存在する場合には、
領域（１、７）の部分をエッチングする代わりに、領域
（１、４）、領域（４、７）の各境界線上に沿って幅の
細いスリットを入れることにより、同等の効果が得られ
る電極パターンを得ることができる。

【００２４】また、以上の実施例では、表面実装型電子
部品として高周波回路に用いられるＨＥＭＴを挙げて説
明したが、本発明はこれだけに限らず、他の高い実装精
度が必要な表面実装型電子部品に対しても適用すること
ができることを付言しておく。

【００２５】

【発明の効果】以上の説明から明らかなように、本発明
の電子回路基板によれば、電極パターンの一部のみ或い
は複数部分を電子部品のリード部の幅と略同一の幅で形
成したため、ランドパターンの幅を広くせざるを得ない
場合でも、ランドパターンの広い部分で半田付け性を確
保しつつ、ランドパターン幅の狭い部分（電極の幅の狭
い部分）でリード部の位置規制を行うことができると共
に、実装装置の実力に関わらず、電子部品の実装精度を
向上させることができる。

【図面の簡単な説明】

【図１】 本発明の実施形態の電子回路基板の一部平面
図である。

【図２】 図１に示した電子回路基板の各電極にランド
を形成した状態を示す平面図である。

【図３】 図２に示した電子回路基板上に１個の電子部
品を実装した状態のその電子部品のリード部とランドな
どとの寸法関係を示した平面図である。

【図４】 図１に示した電極パターンの一形成方法を説
明するための一部導体基板の平面図である。

【図５】 従来技術の電子回路基板の一部平面図であ
る。

【図６】 図５に示した電子回路基板の各電極にランド
を形成した状態を示す平面図である。

【図７】 図６に示した電子回路基板上に１個の電子部
品を実装した状態を示した平面図である。

【図８】 従来技術の他の電子回路基板の一部平面図で
ある。

【図９】 図８に示した電子回路基板の各電極にランド
を形成した状態を示す平面図である。

【図１０】 図９に示した電子回路基板上に１個の電子
部品を実装した状態を示した平面図である。

【図１１】 従来技術の更に他の電子回路基板であっ
て、図８に示した電子回路基板の各電極に異なるランド
を形成した状態を示す平面図である。

【図１２】 図１１に示した電子回路基板上に１個の電
子部品を実装した状態を示した平面図である。

【符号の説明】

１…本発明の実施形態の電子回路基板、２ａ，２ｂ，２
ｃ，２ｄ…電極、２Ａ…電極の先端部、２Ｂ…電極の基
端部、３，３ａ，３ｂ，３ｃ，３ｄ…ランド、４ａ，４
ｃ…バイアホール、１０…（表面実装型）電子部品、１
１ａ，１１ｂ，１１ｃ，１１ｄ…リード部、２０…導
体、Ｒ…ソルダーレジスト

Claims (4)

【特許請求の範囲】
1. 【請求項１】 端子部が導出された表面実装型電子部品
   を表面実装するために表面に前記端子部を電気的に接続
   するための導体パターンの電極からなる電子部品接続用
   ランドが形成されている電子回路基板において、 前記電子部品接続用ランドとなる前記電極の一部分或い
   は複数部分が前記端子部の幅とほぼ同一の幅で形成され
   ていることを特徴とする電子回路基板。
2. 【請求項２】 前記電子部品接続用ランドの形状が、前
   記電極の基本となる長方形からその長方形より面積が小
   さい一つ以上の長方形を切り取ることにより、或いはス
   リットを入れることにより形成されていることを特徴と
   する請求項１に記載の電子回路基板。
3. 【請求項３】 前記電子部品接続用ランド内に、前記電
   子回路基板の層間を接続するためのバイアホールが形成
   されていることを特徴とする請求項１及び請求項２に記
   載の電子回路基板。
4. 【請求項４】 前記表面実装型電子部品が高周波用電子
   部品であることを特徴とする請求項１乃至請求項３に記
   載の電子回路基板。