JPH11224197A - デジタル信号受信装置におけるプログラムのダウンロードシステム - Google Patents
デジタル信号受信装置におけるプログラムのダウンロードシステムInfo
- Publication number
- JPH11224197A JPH11224197A JP10024492A JP2449298A JPH11224197A JP H11224197 A JPH11224197 A JP H11224197A JP 10024492 A JP10024492 A JP 10024492A JP 2449298 A JP2449298 A JP 2449298A JP H11224197 A JPH11224197 A JP H11224197A
- Authority
- JP
- Japan
- Prior art keywords
- program
- digital signal
- microprocessor
- program storage
- program memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 簡単な操作によりダウンロード後のプログラ
ムメモリを自動的に切り替えるようにするとともに、プ
ログラムメモリの情報が不十分であるか否かを確認する
ことを要せず、起動用のプログラムメモリを選択できる
ようにする。 【解決手段】 デジタル信号を受信する装置に、マイク
ロプロセッサのプログラムを格納する複数のプログラム
記憶領域と、マイクロプロセッサの起動前にプログラム
記憶領域から所望のデータを読み込みそれを保持する手
段と、該保持されたデータの値の論理判定（論理積）に
よりマイクロプロセッサの起動に使用するプログラム記
憶領域を選択する手段を具える。
ムメモリを自動的に切り替えるようにするとともに、プ
ログラムメモリの情報が不十分であるか否かを確認する
ことを要せず、起動用のプログラムメモリを選択できる
ようにする。 【解決手段】 デジタル信号を受信する装置に、マイク
ロプロセッサのプログラムを格納する複数のプログラム
記憶領域と、マイクロプロセッサの起動前にプログラム
記憶領域から所望のデータを読み込みそれを保持する手
段と、該保持されたデータの値の論理判定（論理積）に
よりマイクロプロセッサの起動に使用するプログラム記
憶領域を選択する手段を具える。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル放送受信
装置，データ放送受信装置，及び通信回線によるデータ
受信端末等のデジタル信号受信装置におけるプログラム
のダウンロードシステムに関するものである。
装置，データ放送受信装置，及び通信回線によるデータ
受信端末等のデジタル信号受信装置におけるプログラム
のダウンロードシステムに関するものである。
【０００２】
【従来の技術】まず、図３を参考に、従来のデジタル放
送受信機の構成を説明する。図中、３９はＣＰＵであっ
てシステム全体の制御をしている。このＣＰＵのプログ
ラムはプログラムメモリ４２に格納されている。ＣＳア
ンテナ３１より受信されたデジタル放送信号はチューナ
３２にて復調される。復調されたトランスポートストリ
ーム信号（ＴＳ）はＤＥＭＵＸ部３３にて映像・音声ス
トリーム，番組情報などに分離され、各々のブロックに
供給される。つまり、映像・音声ストリームはＭＰＥＧ
デコーダ３４にてそれぞれ復号された後、映像信号はビ
デオエンコーダ３５にてＲＧＢ信号からビデオ信号に変
換され出力端子３６より出力される。また、音声信号は
Ｄ／Ａ変換器３７にてアナログ信号に変換され出力端子
３８より出力される。また番組情報はワークメモリ４０
に貯えられ、必要に応じてＣＰＵ３９にて番組表などの
ＯＳＤ（オンスクリーン表示）データに変換されてＭＰ
ＥＧデコーダにて映像信号と合成される。ＤＥＭＵＸ部
３３はメモリコントローラを内蔵しており、接続されて
いるワークメモリ４０はＣＰＵのメインメモリとしての
機能と映像・音声などのストリームバッファを兼ねてい
る。
送受信機の構成を説明する。図中、３９はＣＰＵであっ
てシステム全体の制御をしている。このＣＰＵのプログ
ラムはプログラムメモリ４２に格納されている。ＣＳア
ンテナ３１より受信されたデジタル放送信号はチューナ
３２にて復調される。復調されたトランスポートストリ
ーム信号（ＴＳ）はＤＥＭＵＸ部３３にて映像・音声ス
トリーム，番組情報などに分離され、各々のブロックに
供給される。つまり、映像・音声ストリームはＭＰＥＧ
デコーダ３４にてそれぞれ復号された後、映像信号はビ
デオエンコーダ３５にてＲＧＢ信号からビデオ信号に変
換され出力端子３６より出力される。また、音声信号は
Ｄ／Ａ変換器３７にてアナログ信号に変換され出力端子
３８より出力される。また番組情報はワークメモリ４０
に貯えられ、必要に応じてＣＰＵ３９にて番組表などの
ＯＳＤ（オンスクリーン表示）データに変換されてＭＰ
ＥＧデコーダにて映像信号と合成される。ＤＥＭＵＸ部
３３はメモリコントローラを内蔵しており、接続されて
いるワークメモリ４０はＣＰＵのメインメモリとしての
機能と映像・音声などのストリームバッファを兼ねてい
る。
【０００３】デジタル放送受信機はそれに内蔵されるＣ
ＰＵのプログラムでその機能が変化するので、機能アッ
プやバグ修正などを行うために、放送からプログラムの
ダウンロードを行う方法が考えられる。この方法による
ときは、ダウンロードするプログラムは、映像・音声ス
トリーム，番組情報などと共に混合されて放送で送られ
てくるので、受信側では放送波からプログラムを分離抽
出し、プログラムメモリに格納しなければならない。
ＰＵのプログラムでその機能が変化するので、機能アッ
プやバグ修正などを行うために、放送からプログラムの
ダウンロードを行う方法が考えられる。この方法による
ときは、ダウンロードするプログラムは、映像・音声ス
トリーム，番組情報などと共に混合されて放送で送られ
てくるので、受信側では放送波からプログラムを分離抽
出し、プログラムメモリに格納しなければならない。
【０００４】次に、このダウンロード対応受信機の構成
について説明する。図３において、放送波に混合されて
送られてきたダウンロードデータは、番組情報等と同様
の方法でＤＥＭＵＸ３３にて分離され、ワークメモリ４
０に格納される。
について説明する。図３において、放送波に混合されて
送られてきたダウンロードデータは、番組情報等と同様
の方法でＤＥＭＵＸ３３にて分離され、ワークメモリ４
０に格納される。
【０００５】図４は、既に説明した図３のＣＰＵ３９，
プログラムメモリ４２からなる部分をダウンロードに対
応させた場合の従来の受信装置における構成例であり、
ＤＥＭＵＸ等の他の部分とはアドレスバスとデータバス
で接続されている。この場合、ＣＰＵ１１はプログラム
メモリＡ１３とプログラムメモリＢ１４の２つのプログ
ラムメモリを持ち、どちらか一方を有効なプログラムメ
モリとして使用し、もう一方をダウンロードデータの格
納に使用する。ダウンロードが正常に完了すると、機械
式スイッチ２９で有効なプログラムメモリＡ１３又はＢ
１４を切り替えることにより、ダウンロードしたプログ
ラムを使用することができる。機械式スイッチ２９はセ
レクタ１５とセレクタ１６に接続されており、その２つ
のセレクタ１５，１６はアドレスデコーダ１２から発生
されるプログラムメモリのチップセレクト信号（ＣＳ
１，ＣＳ２）を切り替える機能を有している。例えば、
ＣＳ１が有効なプログラムメモリのチップセレクト信号
で、ＣＳ２がダウンロード用のチップセレクト信号であ
り、それらをどちらのプログラムメモリに供給するかを
機械式スイッチ２９が決定するものである。
プログラムメモリ４２からなる部分をダウンロードに対
応させた場合の従来の受信装置における構成例であり、
ＤＥＭＵＸ等の他の部分とはアドレスバスとデータバス
で接続されている。この場合、ＣＰＵ１１はプログラム
メモリＡ１３とプログラムメモリＢ１４の２つのプログ
ラムメモリを持ち、どちらか一方を有効なプログラムメ
モリとして使用し、もう一方をダウンロードデータの格
納に使用する。ダウンロードが正常に完了すると、機械
式スイッチ２９で有効なプログラムメモリＡ１３又はＢ
１４を切り替えることにより、ダウンロードしたプログ
ラムを使用することができる。機械式スイッチ２９はセ
レクタ１５とセレクタ１６に接続されており、その２つ
のセレクタ１５，１６はアドレスデコーダ１２から発生
されるプログラムメモリのチップセレクト信号（ＣＳ
１，ＣＳ２）を切り替える機能を有している。例えば、
ＣＳ１が有効なプログラムメモリのチップセレクト信号
で、ＣＳ２がダウンロード用のチップセレクト信号であ
り、それらをどちらのプログラムメモリに供給するかを
機械式スイッチ２９が決定するものである。
【０００６】図４において、機械式スイッチ２９がロー
レベル側に倒れていた場合についてダウンロードの動作
を説明する。セレクタ１５とセレクタ１６はＡ入力のチ
ップセレクト信号を選択出力するので、プログラムメモ
リＡ１３には有効なプログラムメモリのチップセレクト
信号（ＣＳ１）が、プログラムメモリＢ１４にはダウン
ロード用のチップセレクト信号（ＣＳ２）が、それぞれ
供給される。したがってこの場合、ＣＰＵ１１は、リセ
ット後プログラムメモリＡ１３のプログラムで動作を開
始することになる。
レベル側に倒れていた場合についてダウンロードの動作
を説明する。セレクタ１５とセレクタ１６はＡ入力のチ
ップセレクト信号を選択出力するので、プログラムメモ
リＡ１３には有効なプログラムメモリのチップセレクト
信号（ＣＳ１）が、プログラムメモリＢ１４にはダウン
ロード用のチップセレクト信号（ＣＳ２）が、それぞれ
供給される。したがってこの場合、ＣＰＵ１１は、リセ
ット後プログラムメモリＡ１３のプログラムで動作を開
始することになる。
【０００７】ダウンロード時には、ＣＰＵ１１はＤＥＭ
ＵＸ部３３を介してワークメモリ４０（図４）からダウ
ンロードデータを読み込み、それをプログラムメモリＢ
１４に書き込む。ダウンロードが正常に完了すれば、オ
ンスクリーン表示などで「ダウンロードが完了したの
で、電源コンセントを抜いてから機械式スイッチを切り
替え、再度電源コンセントを差し込んで下さい」という
ような内容をユーザーに通知する。ユーザーは電源コン
セントを抜いてから機械式スイッチを切り替え、再度電
源コンセントを差し込むことで、ダウンロードしたプロ
グラムを起動し、使用することができる。この時プログ
ラムメモリＢ１４が有効なプログラムメモリとなり、プ
ログラムメモリＡ１３はダウンロード用になる。
ＵＸ部３３を介してワークメモリ４０（図４）からダウ
ンロードデータを読み込み、それをプログラムメモリＢ
１４に書き込む。ダウンロードが正常に完了すれば、オ
ンスクリーン表示などで「ダウンロードが完了したの
で、電源コンセントを抜いてから機械式スイッチを切り
替え、再度電源コンセントを差し込んで下さい」という
ような内容をユーザーに通知する。ユーザーは電源コン
セントを抜いてから機械式スイッチを切り替え、再度電
源コンセントを差し込むことで、ダウンロードしたプロ
グラムを起動し、使用することができる。この時プログ
ラムメモリＢ１４が有効なプログラムメモリとなり、プ
ログラムメモリＡ１３はダウンロード用になる。
【０００８】
【発明が解決しようとする課題】従来の方法では、機械
式スイッチを使用しているので、ダウンロード後プログ
ラムメモリを切り替える際に、受信機の破綻を防止する
ため一旦電源コンセントを抜き、機械式スイッチを切り
替え、再度電源コンセントを差し込むというような複雑
な操作が必要であった。また、機械式スイッチは２回切
り替えを行うと元の状態に戻ってしまうので、必ず切り
替えを１回のみにする必要があるなど、ユーザーには分
かり難く複雑な操作が要求される。
式スイッチを使用しているので、ダウンロード後プログ
ラムメモリを切り替える際に、受信機の破綻を防止する
ため一旦電源コンセントを抜き、機械式スイッチを切り
替え、再度電源コンセントを差し込むというような複雑
な操作が必要であった。また、機械式スイッチは２回切
り替えを行うと元の状態に戻ってしまうので、必ず切り
替えを１回のみにする必要があるなど、ユーザーには分
かり難く複雑な操作が要求される。
【０００９】
【課題を解決するための手段】請求項１の発明は、デジ
タル信号受信装置におけるプログラムのダウンロードシ
ステムにおいて、マイクロプロセッサのプログラムを格
納する複数のプログラム記憶領域と、前記マイクロプロ
セッサの起動前に前記複数のプログラム記憶領域から所
定のデータを読み込みそれを保持する手段と、保持され
た前記データにより前記マイクロプロセッサの起動に使
用するプログラム記憶領域を選択する手段を具備するデ
ジタル信号受信装置におけるプログラムのダウンロード
システムである。
タル信号受信装置におけるプログラムのダウンロードシ
ステムにおいて、マイクロプロセッサのプログラムを格
納する複数のプログラム記憶領域と、前記マイクロプロ
セッサの起動前に前記複数のプログラム記憶領域から所
定のデータを読み込みそれを保持する手段と、保持され
た前記データにより前記マイクロプロセッサの起動に使
用するプログラム記憶領域を選択する手段を具備するデ
ジタル信号受信装置におけるプログラムのダウンロード
システムである。
【００１０】請求項２の発明は、請求項１に記載された
デジタル信号受信装置において、前記プログラム記憶領
域を選択する手段は、保持された前記データの値の論理
判定によりマイクロプロセッサの起動に使用するプログ
ラム記憶領域を選択するデジタル信号受信装置における
プログラムのダウンロードシステムである。
デジタル信号受信装置において、前記プログラム記憶領
域を選択する手段は、保持された前記データの値の論理
判定によりマイクロプロセッサの起動に使用するプログ
ラム記憶領域を選択するデジタル信号受信装置における
プログラムのダウンロードシステムである。
【００１１】請求項３の発明は、デジタル信号受信装置
におけるプログラムのダウンロードシステムにおいて、
マイクロプロセッサのプログラムを格納する複数のプロ
グラム記憶領域と、前記マイクロプロセッサの起動前に
前記複数のプログラム記憶領域から所定のデータを読み
込みそれを保持する複数のフリップ・フロップ回路と、
前記複数のフリップ・フロップ回路に保持されたデータ
が供給されるＡＮＤ回路及び、該ＡＮＤ回路の出力が供
給されるプログラム記憶領域を選択するセレクタを具備
するデジタル信号受信装置におけるプログラムのダウン
ロードシステムである。
におけるプログラムのダウンロードシステムにおいて、
マイクロプロセッサのプログラムを格納する複数のプロ
グラム記憶領域と、前記マイクロプロセッサの起動前に
前記複数のプログラム記憶領域から所定のデータを読み
込みそれを保持する複数のフリップ・フロップ回路と、
前記複数のフリップ・フロップ回路に保持されたデータ
が供給されるＡＮＤ回路及び、該ＡＮＤ回路の出力が供
給されるプログラム記憶領域を選択するセレクタを具備
するデジタル信号受信装置におけるプログラムのダウン
ロードシステムである。
【００１２】
【発明の実施の形態】図面を用いて本発明の実施例を説
明する。図１は、本発明のデジタル信号受信装置におけ
るプログラムのダウンロードシステムを示し、ここで
は、図４に示す従来のダウンロードシステムと同じ部分
については説明を省略し、異なる部分のみ説明する。ク
ロック信号（ＣＬＯＣＫ）はＣＰＵ１１とカウンタ２２
に供給されており、それぞれの基本クロックとして使用
される。リセット信号（ＲＥＳＥＴ）はカウンタ２２に
供給されており、クロック信号とともにＣＰＵが動作開
始するまでのタイミング発生に使用される。カウンタ２
２の出力は、ロジック回路２３に供給されており、ここ
で図２に示すタイミング信号（ＣＳＡ_Ｓ，ＣＳＢ_Ｓ，
ＲＥＳＥＴ２）が作成される。
明する。図１は、本発明のデジタル信号受信装置におけ
るプログラムのダウンロードシステムを示し、ここで
は、図４に示す従来のダウンロードシステムと同じ部分
については説明を省略し、異なる部分のみ説明する。ク
ロック信号（ＣＬＯＣＫ）はＣＰＵ１１とカウンタ２２
に供給されており、それぞれの基本クロックとして使用
される。リセット信号（ＲＥＳＥＴ）はカウンタ２２に
供給されており、クロック信号とともにＣＰＵが動作開
始するまでのタイミング発生に使用される。カウンタ２
２の出力は、ロジック回路２３に供給されており、ここ
で図２に示すタイミング信号（ＣＳＡ_Ｓ，ＣＳＢ_Ｓ，
ＲＥＳＥＴ２）が作成される。
【００１３】図２において、カウンタ出力（ＣＯＵＮＴ
［２：０］）は、リセット信号（ＲＥＳＥＴ）がローレ
ベルの間は０になっており、その後リセット信号（ＲＥ
ＳＥＴ）が立ち上がった後のクロック信号（ＣＬＯＣ
Ｋ）の立ち上がりにおいて１となり、さらに次のクロッ
ク信号の立ち上がりで２になり、カウンタは停止され
る。つまりカウンタ値が２になったところでカウンタが
停止されるように制御されている。ＣＳＡ_Ｓ信号はカ
ウンタ値が０のときにローレベル、その他の場合はハイ
レベルのパルスであり、ＣＳＢ_Ｓ信号はカウンタが１
のときにローレベルに、その他の場合はハイレベルのパ
ルスであり、ＲＥＳＥＴ２信号はカウンタが２のときに
ハイレベル、その他の場合はローレベルのパルスであ
る。
［２：０］）は、リセット信号（ＲＥＳＥＴ）がローレ
ベルの間は０になっており、その後リセット信号（ＲＥ
ＳＥＴ）が立ち上がった後のクロック信号（ＣＬＯＣ
Ｋ）の立ち上がりにおいて１となり、さらに次のクロッ
ク信号の立ち上がりで２になり、カウンタは停止され
る。つまりカウンタ値が２になったところでカウンタが
停止されるように制御されている。ＣＳＡ_Ｓ信号はカ
ウンタ値が０のときにローレベル、その他の場合はハイ
レベルのパルスであり、ＣＳＢ_Ｓ信号はカウンタが１
のときにローレベルに、その他の場合はハイレベルのパ
ルスであり、ＲＥＳＥＴ２信号はカウンタが２のときに
ハイレベル、その他の場合はローレベルのパルスであ
る。
【００１４】図１に示すように、ＲＥＳＥＴ２信号は、
ＣＰＵ１１とセレクタ１７，１８に供給され、それぞれ
ＣＰＵの動作開始を遅らせるためと、プログラムメモリ
の制御信号をＣＰＵ動作開始前に切り替えるために使用
される。ＣＳＡ_Ｓ信号は、セレクタ１７とフリップ・
フロップ回路１９に供給され、ＣＰＵ動作開始前にプロ
グラムメモリＡ１３からデータをリードするためのチッ
プセレクト信号として、またリードした信号をフリップ
・フロップ回路１９に保持するためのクロック信号とし
て使用される。同様にＣＳＢ_Ｓ信号は、セレクタ１８
とフリップ・フロップ回路２０に供給され、ＣＰＵ動作
開始前にプログラムメモリＢ１４からデータをリードす
るためのチップセレクト信号として、またリードした信
号をフリップ・フロップ回路２０に保持するためのクロ
ック信号として使用される。セレクタ１７，１８のＢ入
力にはＣＰＵ１１動作後に使用する本来のチップセレク
ト信号が供給されており、ＲＥＳＥＴ２信号がローレベ
ルのときはＡ入力が、ハイレベルのときにＢ入力が選択
され、プログラムメモリＡ１３，Ｂ１４に供給される。
ＣＰＵ１１とセレクタ１７，１８に供給され、それぞれ
ＣＰＵの動作開始を遅らせるためと、プログラムメモリ
の制御信号をＣＰＵ動作開始前に切り替えるために使用
される。ＣＳＡ_Ｓ信号は、セレクタ１７とフリップ・
フロップ回路１９に供給され、ＣＰＵ動作開始前にプロ
グラムメモリＡ１３からデータをリードするためのチッ
プセレクト信号として、またリードした信号をフリップ
・フロップ回路１９に保持するためのクロック信号とし
て使用される。同様にＣＳＢ_Ｓ信号は、セレクタ１８
とフリップ・フロップ回路２０に供給され、ＣＰＵ動作
開始前にプログラムメモリＢ１４からデータをリードす
るためのチップセレクト信号として、またリードした信
号をフリップ・フロップ回路２０に保持するためのクロ
ック信号として使用される。セレクタ１７，１８のＢ入
力にはＣＰＵ１１動作後に使用する本来のチップセレク
ト信号が供給されており、ＲＥＳＥＴ２信号がローレベ
ルのときはＡ入力が、ハイレベルのときにＢ入力が選択
され、プログラムメモリＡ１３，Ｂ１４に供給される。
【００１５】一方、フリップフロップ回路１９，２０に
はデータバスの例えば最上位ビットが供給されており、
ＣＰＵ１１動作前にプログラムメモリＡ１３，Ｂ１４か
らリードしたデータを保持し、ＡＮＤ回路２１に供給す
る。ＡＮＤ回路２１では両者の論理積が演算され、その
結果がセレクタ１５，１６に供給され有効なプログラム
メモリが決定される。プログラムメモリＡ１３，Ｂ１４
の最上位アドレスの最上位ビットには、起動時にどちら
のプログラムメモリを使用するかを決定する情報が書き
込んであり、例えば０が書き込んであればプログラムメ
モリＡ１３、１が書き込んであればプログラムメモリＢ
１４が指定されることになる。
はデータバスの例えば最上位ビットが供給されており、
ＣＰＵ１１動作前にプログラムメモリＡ１３，Ｂ１４か
らリードしたデータを保持し、ＡＮＤ回路２１に供給す
る。ＡＮＤ回路２１では両者の論理積が演算され、その
結果がセレクタ１５，１６に供給され有効なプログラム
メモリが決定される。プログラムメモリＡ１３，Ｂ１４
の最上位アドレスの最上位ビットには、起動時にどちら
のプログラムメモリを使用するかを決定する情報が書き
込んであり、例えば０が書き込んであればプログラムメ
モリＡ１３、１が書き込んであればプログラムメモリＢ
１４が指定されることになる。
【００１６】ＣＰＵ動作開始前（リセット中）にはＣＰ
Ｕ１１のアドレス出力がハイインピーダンス状態になる
が、アドレスバスは抵抗２４でプルアップされているの
で全てハイレベルとなり、プログラムメモリＡ１３，Ｂ
１４の最上位アドレスが指定されていることになる。電
源立ち上げ時、まずカウンタ２２の値が０のときプログ
ラムメモリＡ１３の信号がリードされフリップ・フロッ
プ回路１９に保持される。次に、カウンタ２２の値が１
のときプログラムメモリＢ１４の信号がリードされフリ
ップ・フロップ回路２０に保持される。フリップ・フロ
ップ回路１９とフリップ・フロップ回路２０に保持され
たデータは、ＡＮＤ回路２１で論理積が演算され、その
結果がセレクタ１５，１６に供給される。
Ｕ１１のアドレス出力がハイインピーダンス状態になる
が、アドレスバスは抵抗２４でプルアップされているの
で全てハイレベルとなり、プログラムメモリＡ１３，Ｂ
１４の最上位アドレスが指定されていることになる。電
源立ち上げ時、まずカウンタ２２の値が０のときプログ
ラムメモリＡ１３の信号がリードされフリップ・フロッ
プ回路１９に保持される。次に、カウンタ２２の値が１
のときプログラムメモリＢ１４の信号がリードされフリ
ップ・フロップ回路２０に保持される。フリップ・フロ
ップ回路１９とフリップ・フロップ回路２０に保持され
たデータは、ＡＮＤ回路２１で論理積が演算され、その
結果がセレクタ１５，１６に供給される。
【００１７】このような回路構成になっているので、Ｃ
ＰＵ１１が動作開始する前にプログラムメモリＡ１３，
Ｂ１４から起動時にどちらのプログラムメモリを使用す
るかを決定する情報が読み込まれ、その論理積により起
動時に使用するプログラムメモリが選択される。この結
果、ＣＰＵは正常に起動され通常動作となる。
ＰＵ１１が動作開始する前にプログラムメモリＡ１３，
Ｂ１４から起動時にどちらのプログラムメモリを使用す
るかを決定する情報が読み込まれ、その論理積により起
動時に使用するプログラムメモリが選択される。この結
果、ＣＰＵは正常に起動され通常動作となる。
【００１８】次に、ダウンロードが行われ、正常に完了
し、ユーザーからダウンロードしたプログラムを使用す
るように指定された場合には、プログラムメモリＡ１
３，Ｂ１４の最上位番地の最上位ビットを反転してか
ら、「電源コンセントを抜き差ししてください」などの
内容をユーザーに通知するように、ＣＰＵのプログラム
が作られている。また、ＣＰＵに自己リセット機能があ
れば、プログラムメモリＡ１３，Ｂ１４の最上位番地の
最上位ビットを反転してから、自己リセット機能を使う
方法も考えられる。その場合には、ＣＰＵにリセット出
力端子があるので、通常のリセット信号と組み合わせて
使うことになる。
し、ユーザーからダウンロードしたプログラムを使用す
るように指定された場合には、プログラムメモリＡ１
３，Ｂ１４の最上位番地の最上位ビットを反転してか
ら、「電源コンセントを抜き差ししてください」などの
内容をユーザーに通知するように、ＣＰＵのプログラム
が作られている。また、ＣＰＵに自己リセット機能があ
れば、プログラムメモリＡ１３，Ｂ１４の最上位番地の
最上位ビットを反転してから、自己リセット機能を使う
方法も考えられる。その場合には、ＣＰＵにリセット出
力端子があるので、通常のリセット信号と組み合わせて
使うことになる。
【００１９】次に、複数のプログラムメモリから読み込
んだデータを論理判定する理由について説明する。起動
用プログラムメモリに使用される書き換え可能メモリ
（フラッシュメモリ）は、その内容を書き換えるために
は、一旦ブロック消去を行ってから、書き込みを行う必
要がある。ブロック消去された状態ではデータはすべて
１となっている。このブロック消去された時点で、ＡＣ
プラグが抜かれたなどの原因でＣＰＵ１１の動作が止ま
ってしまった場合、起動のために必要な情報の更新が不
十分になってしまう。しかしながら、この情報は複数の
プログラムメモリに書き込んでいるので回避可能であ
る。例えばプログラムメモリＡがブロック消去された状
態でＣＰＵが止まってしまった場合、ブロック消去され
たブロック内のデータは必ず１になっているので、正常
な情報が書き込んであるもう一方のプログラムメモリの
データと論理積を行うことで正常な情報を抽出できる。
つまり、プログラムメモリの情報が不十分であるか否か
を確認する必要は無く、論理積を行うだけで起動用のプ
ログラムメモリを選択することができる。
んだデータを論理判定する理由について説明する。起動
用プログラムメモリに使用される書き換え可能メモリ
（フラッシュメモリ）は、その内容を書き換えるために
は、一旦ブロック消去を行ってから、書き込みを行う必
要がある。ブロック消去された状態ではデータはすべて
１となっている。このブロック消去された時点で、ＡＣ
プラグが抜かれたなどの原因でＣＰＵ１１の動作が止ま
ってしまった場合、起動のために必要な情報の更新が不
十分になってしまう。しかしながら、この情報は複数の
プログラムメモリに書き込んでいるので回避可能であ
る。例えばプログラムメモリＡがブロック消去された状
態でＣＰＵが止まってしまった場合、ブロック消去され
たブロック内のデータは必ず１になっているので、正常
な情報が書き込んであるもう一方のプログラムメモリの
データと論理積を行うことで正常な情報を抽出できる。
つまり、プログラムメモリの情報が不十分であるか否か
を確認する必要は無く、論理積を行うだけで起動用のプ
ログラムメモリを選択することができる。
【００２０】本実施例では、複数のプログラムメモリを
使用した構成となっているが、１つのメモリでその中を
複数に分割した構成としてもよい。なお、ここではデジ
タル放送受信装置を実施例としているが、本発明はデー
タ放送受信装置や通信回線の受信端末など、デジタル信
号を受信する装置全てに適用可能である。
使用した構成となっているが、１つのメモリでその中を
複数に分割した構成としてもよい。なお、ここではデジ
タル放送受信装置を実施例としているが、本発明はデー
タ放送受信装置や通信回線の受信端末など、デジタル信
号を受信する装置全てに適用可能である。
【００２１】
【発明の効果】請求項１に対応する効果：簡単な構成で
ありながら、マイクロプロセッサの起動前に、複数のプ
ログラム記憶領域から有効なプログラム記憶領域が自動
的に選択され、マイクロプロセッサが正常に起動される
ので、機械式スイッチは必要無く、ダウンロード後プロ
グラムメモリを切り替える際に、受信機の破綻を防止す
るため一旦電源コンセントを抜き、機械式スイッチを切
り替え、再度電源コンセントを差し込むというような、
複雑な操作は不要となる。また、機械式スイッチを使用
した構成では２回切り替えを行うと元の状態に戻ってし
まうので、必ず切り替えを１回のみにする必要があるな
ど、ユーザーにはわかりにくく、複雑な操作が必要とな
るが、本発明では分かり易い操作を実現することができ
る。
ありながら、マイクロプロセッサの起動前に、複数のプ
ログラム記憶領域から有効なプログラム記憶領域が自動
的に選択され、マイクロプロセッサが正常に起動される
ので、機械式スイッチは必要無く、ダウンロード後プロ
グラムメモリを切り替える際に、受信機の破綻を防止す
るため一旦電源コンセントを抜き、機械式スイッチを切
り替え、再度電源コンセントを差し込むというような、
複雑な操作は不要となる。また、機械式スイッチを使用
した構成では２回切り替えを行うと元の状態に戻ってし
まうので、必ず切り替えを１回のみにする必要があるな
ど、ユーザーにはわかりにくく、複雑な操作が必要とな
るが、本発明では分かり易い操作を実現することができ
る。
【００２２】請求項２乃至３に対応する効果：プログラ
ム記憶領域を選択する情報を更新する際に、例えばユー
ザーが誤った操作をして電源をＯＦＦした場合等、プロ
グラム記憶領域を選択する情報の更新が不十分になって
しまった場合や、プログラム記憶領域を選択する情報の
一方が壊れてしまった場合においても、複数のプログラ
ムメモリから読み込んだデータを論理判断するため、ど
のプログラムメモリを選択すベきかを自動的に判断し、
正常にマイクロプロセッサを起動させることができる。
ム記憶領域を選択する情報を更新する際に、例えばユー
ザーが誤った操作をして電源をＯＦＦした場合等、プロ
グラム記憶領域を選択する情報の更新が不十分になって
しまった場合や、プログラム記憶領域を選択する情報の
一方が壊れてしまった場合においても、複数のプログラ
ムメモリから読み込んだデータを論理判断するため、ど
のプログラムメモリを選択すベきかを自動的に判断し、
正常にマイクロプロセッサを起動させることができる。
【図１】本発明のデジタル信号受信装置におけるプログ
ラムのダウンロードシステムの実施例である。
ラムのダウンロードシステムの実施例である。
【図２】本発明のデジタル信号受信装置のプログラムの
ダウンロードシステムに用いる信号のタイミング図であ
る。
ダウンロードシステムに用いる信号のタイミング図であ
る。
【図３】従来のデジタル信号受信装置である。
【図４】従来のデジタル放送受信機におけるプログラム
のダウンロードシステムである。
のダウンロードシステムである。
１１…ＣＰＵ、１２…アドレスデコーダ、１３，１４…
プログラムメモリ、１５，１６，１７，１８…セレク
タ、１９，２０…フリップ・フロップ回路、２１…ＡＮ
Ｄ回路、２２…カウンタ、２３…ロジック回路、２４…
抵抗、２９…機械式スイッチ、３１…ＣＳアンテナ、３
２…チューナ、３３…ＤＥＭＵＸ部、３４…ＭＰＥＧデ
コーダ、３５…ビデオエンコーダ、３６，３８…出力端
子、３７…音声用Ｄ／Ａ、３９…ＣＰＵ、４０…ワーク
メモリ、４２…プログラムメモリ。
プログラムメモリ、１５，１６，１７，１８…セレク
タ、１９，２０…フリップ・フロップ回路、２１…ＡＮ
Ｄ回路、２２…カウンタ、２３…ロジック回路、２４…
抵抗、２９…機械式スイッチ、３１…ＣＳアンテナ、３
２…チューナ、３３…ＤＥＭＵＸ部、３４…ＭＰＥＧデ
コーダ、３５…ビデオエンコーダ、３６，３８…出力端
子、３７…音声用Ｄ／Ａ、３９…ＣＰＵ、４０…ワーク
メモリ、４２…プログラムメモリ。
Claims (3)
- 【請求項１】 デジタル信号受信装置におけるプログラ
ムのダウンロードシステムにおいて、マイクロプロセッ
サのプログラムを格納する複数のプログラム記憶領域
と、前記マイクロプロセッサの起動前に前記複数のプロ
グラム記憶領域から所定のデータを読み込みそれを保持
する手段と、保持された前記データにより前記マイクロ
プロセッサの起動に使用するプログラム記憶領域を選択
する手段を具備することを特徴とする、デジタル信号受
信装置におけるプログラムのダウンロードシステム。 - 【請求項２】 請求項１に記載されたデジタル信号受信
装置において、前記プログラム記憶領域を選択する手段
は、保持された前記データの値の論理判定によりマイク
ロプロセッサの起動に使用するプログラム記憶領域を選
択することを特徴とする、デジタル信号受信装置におけ
るプログラムのダウンロードシステム。 - 【請求項３】 デジタル信号受信装置におけるプログラ
ムのダウンロードシステムにおいて、マイクロプロセッ
サのプログラムを格納する複数のプログラム記憶領域
と、前記マイクロプロセッサの起動前に前記複数のプロ
グラム記憶領域から所定のデータを読み込みそれを保持
する複数のフリップ・フロップ回路と、前記複数のフリ
ップ・フロップ回路に保持されたデータが供給されるＡ
ＮＤ回路及び、該ＡＮＤ回路の出力が供給されるプログ
ラム記憶領域を選択するセレクタを具備することを特徴
とする、デジタル信号受信装置におけるプログラムのダ
ウンロードシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024492A JPH11224197A (ja) | 1998-02-05 | 1998-02-05 | デジタル信号受信装置におけるプログラムのダウンロードシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024492A JPH11224197A (ja) | 1998-02-05 | 1998-02-05 | デジタル信号受信装置におけるプログラムのダウンロードシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11224197A true JPH11224197A (ja) | 1999-08-17 |
Family
ID=12139688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10024492A Pending JPH11224197A (ja) | 1998-02-05 | 1998-02-05 | デジタル信号受信装置におけるプログラムのダウンロードシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11224197A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470496B1 (en) * | 1998-08-03 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | Control program downloading method for replacing control program in digital broadcast receiving apparatus with new control program sent from digital broadcast transmitting apparatus |
| JP2009093584A (ja) * | 2007-10-12 | 2009-04-30 | Buffalo Inc | 接続装置 |
-
1998
- 1998-02-05 JP JP10024492A patent/JPH11224197A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470496B1 (en) * | 1998-08-03 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | Control program downloading method for replacing control program in digital broadcast receiving apparatus with new control program sent from digital broadcast transmitting apparatus |
| JP2009093584A (ja) * | 2007-10-12 | 2009-04-30 | Buffalo Inc | 接続装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9965423B2 (en) | Electronic device with card interface | |
| US20030050087A1 (en) | Memory device in mobile phone | |
| US5361371A (en) | Microprocessor with reset execution from an arbitrary address | |
| KR20010076555A (ko) | 수신기의 프로그램 업그레이드 장치 및 방법 | |
| JPH11224197A (ja) | デジタル信号受信装置におけるプログラムのダウンロードシステム | |
| JP2710890B2 (ja) | メモリ指定制御装置 | |
| KR19980054349A (ko) | 옵션 자동 설정 회로 | |
| US20020073307A1 (en) | Process for starting a data processing installation, and associated components | |
| JP2004088511A (ja) | ディジタル放送受信機 | |
| JP3500100B2 (ja) | 表示装置のプログラム書き換え方法 | |
| JP2001100987A (ja) | プログラム更新装置およびプログラム更新方法 | |
| JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JPH11103400A (ja) | デジタル放送受信装置 | |
| KR900010193Y1 (ko) | 레이저 무선수신기의 성능 확충제어기 | |
| KR19990040505A (ko) | 위성방송 수신기에서 시스템 소프트웨어 갱신장치 및 방법 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JP2001325243A (ja) | マイクロコンピュータ装置 | |
| KR100578642B1 (ko) | 부트 스트랩 로더가 없는 cpu에서 플레쉬 이이피롬을 갱신하는 장치 및 방법 | |
| JP2006324856A (ja) | 代替プログラム付きデジタル放送受信装置 | |
| JPH08101821A (ja) | ボードコンピュータ | |
| JPH08166882A (ja) | アドレス空間管理システム | |
| JPH1115713A (ja) | データ送受信装置 | |
| JP2005184453A (ja) | データ書換え装置 | |
| JPH06259264A (ja) | クロック制御回路 | |
| JPH05241853A (ja) | プログラマブルコントローラ |