JPH11232166A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】 転送対象たる配列データが拡張記憶装置内に
散在する場合でも、拡張記憶装置から主記憶装置へのデ
ータ転送が可能なデータ転送装置を提供する。 【解決手段】 アドレスバッファ７は、演算処理装置１
からのデータ転送命令の発行前に演算処理装置１から発
行されるアドレス転送命令によりデータ転送元である拡
張記憶装置３のアドレスを格納する。アドレス制御部６
は、演算処理装置１からのデータ転送命令によりアドレ
スバッファ７に格納されているアドレスを読み出し、転
送元の拡張記憶装置３の当該アドレスからデータを読み
出すための読み出し要求を発行するとともに、転送先で
ある主記憶装置２へ拡張記憶装置３から読み出されたデ
ータを格納するための書き込み要求を行い、アドレスバ
ッファ７の読み出しアドレスを更新しながらデータ転送
を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、コンピュータ装
置の主記憶装置と拡張記憶装置間のデ一タ転送手段に係
り、特に演算処理装置からのデータ転送命令により記憶
装置間のデータ転送をするデータ転送装置に関する。

【０００２】

【従来の技術】大規模科学技術計算を実施するスーパー
コンピュータでは、対象とするデータのすべてを主記憶
に格納することは困難である。そこで、この種のスーパ
ーコンピュータでは、主記憶との間で高速データ転送が
可能でありかつ大容量の拡張記憶装置を設け、主記憶に
格納することができないデータを拡張記憶装置に格納す
るようにしている。この拡張記憶装置間と主記憶装置と
のデータ転送手段に関する従来技術については、例えば
特開平２−２２８７４３号公報に開示されている。

【０００３】図６はこの従来技術に係る情報処理装置の
構成例を示すブロック図である。この情報処理装置は、
１台以上の演算処理装置２と、高速大容量の主記憶装置
２と、主記憶装置２との間で高速データ転送が可能な大
容量の拡張記憶装置３と、主記憶装置２と拡張記憶装置
３及び入出力制御装置５に接続されたデータ転送装置４
とを有している。

【０００４】また、この情報処理装置には、主記憶装置
２と拡張記憶装置３との間の転送データを一時的に格納
するデータバッファ８が設けられており、さらに演算処
理装置１より指示された主記憶装置２の先頭アドレス、
ブロック長および要素間距離に基づき、主記憶装置２と
データバッファ８との間のデータ転送の制御を実行する
拡張記憶データ転送処理部９が設けられている。

【０００５】図７はこの情報処理装置の動作例を示すタ
イムチャート、図８はこの動作の際の情報処理装置内で
のデータの記憶状態を示す図である。これらの図に示す
動作例では、主記憶装置２におけるａ番地からｍバイト
長間隔に存在する各々ｎバイト長のＬ個のデータを拡張
記憶装置３のｂ番地に転送している。以下、図７および
図８を参照し、この情報処理装置の動作について説明す
る。

【０００６】演算処理装置１は、主記憶装置２から拡張
記憶装置３へのデータ転送要求を指令する動作コード
と、転送元である主記憶装置２上の先頭アドレスａと、
１ブロック当りのデータ長ｎと、転送するブロックデー
タが存在する間隔を示す要素間距離ｍと、転送ブロック
数Ｌと、転送先である拡張記憶装置３上の先頭アドレス
ｂとを含んだデータ転送要求１００を拡張記憶データ転
送部９に発行する。

【０００７】このデータ転送命令１００を受け付けた拡
張記憶データ転送処理部９は、動作コードより主記憶装
置２から拡張記憶装置３へのデータ転送が指令されたこ
とを認識すると、主記憶装置２の利用状況をチェック
し、アクセス可能な状況になると、主記憶装置２上の先
頭アドレスａ番地から順にａ＋ｍ、ａ＋２ｍ、〜、ａ＋
（Ｌ−１）×ｍ番地まで連続にリードリクエスト（読み
出し要求）を出し、主記憶装置２から読み出された転送
データをデータバッファ８に格納する。

【０００８】主記憶装置２から転送するｎバイトブロッ
ク長からなるＬ個のデータのすべての読み出しが終了
し、データバッファ８への格納が完了すると、拡張記憶
データ処理部９は読み出したデータを拡張記憶装置３に
転送するために、拡張記憶装置３へのライトリクエスト
（書き込み要求）を送出する。

【０００９】拡張記憶装置３への書き込みが可能になる
と、データバッファ８に格納されている転送データは連
続して転送される。すべての転送データの拡張記憶装装
置３へのデータ転送が終了すると、拡張記憶データ転送
処理部９は演算処理装置１へ終了報告１０１を行う。ま
た、データ転送の途中でデータ転送装置４または拡張記
憶装置３においてエラーが検出されると、終了報告時に
終了ステータスにエラー情報を入れて報告し、演算処理
装置１にデータ転送が異常終了したことを報告する。以
上、主記憶装置２から拡張記憶装置３へのデータ転送に
ついて述べたが、拡張記憶装置３から主記憶装置２への
データ転送においても、データ転送装置４は演算処理装
置１からのデータ転送要求により、所望のデータを拡張
記憶装置３から読み出し、主記憶装置２上の指示された
要素間距離で書き込みを行うことが可能である。

【００１０】

【発明が解決しようとする課題】ところで、上述した従
来の技術は以下の問題を有していた。 （１）従来技術に係るデータ転送装置は、転送先および
転送元の各先頭アドンスと、転送単位となるデータのブ
ロック長およびブロック間距離と、転送すべきデータの
ブロック数を中央処理装置から受信し、これらの情報に
より、データ転送を行うように構成されているが、拡張
記憶装置上に散在する配列データについてのデータ転送
を行う機能を有していない。このため、拡張記憶装置上
に展開されている配列データについて一定のアドレス間
隔でデータ転送を行う場合には、主記憶装置と拡張記憶
装置間で高速なデータ転送を行うことができるが、演算
処理装置が必要とする配列データが散在している場合に
は、高速なデータ転送を行うことができない。 （２）従来技術に係るデータ転送装置は、演算処理装置
によって指定された転送元の記憶装置の格納アドレスか
ら転送先の記憶装置の格納アドレスへのデータ転送を行
うが、これらの各格納アドレスは物理（直接）アドレス
により指定する必要がある。しかしながら、一般的に演
算処理装置では、仮想（論理）アドレスを用いて主記憶
装置内のデータを使用した演算処理を行っている。この
ため、演算処理装置では、データ転送装置にデータ転送
を指令する際に、転送元および転送先の各仮想アドレス
を物理アドレスへ変換する必要が生じ、演算処理性能の
低下を誘発する可能性がある。

【００１１】この発明は以上説明した事情に鑑みてなさ
れたものであり、その第１の目的は、拡張記憶装置上に
展開されている配列データが散在している場合でも（ラ
ンダムなアドレスでも）、拡張記憶装置および主記憶装
置間のデータ転送制御を行うことができるデータ転送装
置を提供することにある。また、この発明の第２の目的
は、演算処理装置の処理性能を低下させずに高速なデー
タ転送を行うことができるデータ転送装置を提供するこ
とにある。

【００１２】

【課題を解決するための手段】請求項１に係る発明は、
演算処理装置からのデータ転送命令により複数の記憶装
置間のデータ転送を行うデータ転送装置において、前記
演算処理装置からの前記データ転送命令の発行前に前記
演算処理装置から発行されるアドレス転送命令によりデ
ータ転送元である記憶装置のアドレスを格納するアドレ
スバッファと、前記演算処理装置からのデータ転送命令
により前記アドレスバッファに格納されているアドレス
を読み出し、転送元の記憶装置の当該アドレスからデー
タを読み出すための読み出し要求を発行するとともに、
転送先である記憶装置へ前記転送元の記憶装置から読み
出されたデータを格納するための書き込み要求を行い、
前記アドレスバッファの読み出しアドレスを更新しなが
らデータ転送を行う制御部とを具備することを特徴とす
るデータ転送装置を要旨とする。

【００１３】請求項２に係る発明は、演算処理装置から
のデータ転送命令により複数の記憶装置間のデータ転送
を行うデータ転送装置において、データ転送における転
送元の記憶装置のアドレスを格納するアドレスバッファ
と、前記データ転送命令により、前記データ転送におけ
る転送元の記憶装置のアドレスを所定の記憶装置から読
み出し、この読み出した転送元の記憶装置のアドレスを
前記アドレスバッファに格納し、前記アドレスバッファ
に格納されている前記転送元の記憶装置のアドレスから
データを読み出すための読み出し要求を発行し、転送先
の記憶装置へ前記転送元から読み出されたデータを格納
するための書き込み要求を発行し、前記バッファの読み
出しアドレスを更新しながらデータ転送を行う制御部と
を具備することを特徴とするデータ転送装置を要旨とす
る。

【００１４】請求項３に係る発明は、前記演算処理装置
からデータ転送元および転送先の記憶装置のアドレスと
して仮想アドレスの供給を受けるデータ転送装置であっ
て、該仮想アドレスを記憶装置の物理アドレスに変換す
るアドレス変換テーブルを具備することを特徴とする請
求項１または請求項２に記載のデータ転送装置を要旨と
する。

【００１５】

【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。 Ａ．第１の実施形態 図１はこの発明の第１の実施形態であるデータ転送装置
４Ａを使用した情報処理装置の構成を示すブロック図で
ある。この情報処理装置は、１台以上の演算処理装置１
と、高速大容量の主記憶装置２と、主記憶装置２との間
で高速データ転送が可能な大容量の拡張記憶装置３と、
演算処理装置１、主記憶装置２、拡張記憶装置３および
入出力制御装置５に接続されたデータ転送装置４Ａとで
構成されている。

【００１６】データ転送装置４Ａには、転送元の拡張記
憶装置３上に散在している転送対象たる配列データのア
ドレスを格納するアドレスバッファ７と、主記憶装置２
と拡張記憶装置３との間の転送データを一時的に格納す
るデータバッファ８が設けられている。更にデータ転送
装置４Ａには、アドレス制御部６が設けられている。こ
のアドレス制御部６は、拡張記憶装置３から主記憶装置
２へのデータ転送の際には、転送対象である配列データ
の拡張記憶装置３上のアドレスをアドレスバッファ７か
ら読み出し、このアドレスとともにデータ転送装置４Ａ
のデータバッファに配列データを転送するためのリード
リクエスト（読み出し要求）を拡張記憶装置３に送出
し、一方、主記憶装置２に対してはデータバッフ７８の
配列データを転送するために書き込みリクエストを発行
するものである。

【００１７】図２はこの情報処理装置において拡張記憶
装置３から主記憶装置２へのデータ転送が行われる際の
各部の記憶内容を示す図である。この図２に示す動作例
では、拡張記憶装置３のａ０番地からａｎ−１番地まで
のｎ個のデータを主記憶装置２のｂ番地以降に転送して
いる。以下、この図を参照し、本実施形態の動作につい
て説明する。

【００１８】演算処理装置１は、予め演算に必要な拡張
記憶装置３内の配列データのアドレスａｏ、ａ１、〜、
ａｎ−１をアドレス転送信号１０２を介して、データ転
送装置４のアドレスバッファ７に転送しておく。そし
て、演算処理装置１は、拡張記憶装置３から主記憶装置
２へのデータの転送要求を指令する動作コードと、配列
データを書き込むべき主記憶装置２の物理アドレスｂと
を含んだデータ転送命令信号１００をデータ転送装置４
Ａのアドレス制御部６に発行する。

【００１９】アドレス制御部６は、このデータ転送命令
信号１００を受信すると、これに含まれる動作コードよ
り拡張記憶装置３から主記憶装置２へのデータ転送が指
令されたことを認識し、拡張記憶装置３内の読み出すべ
き最初の配列データが格納されているアドレスａ０をア
ドレスバッファ７から読み出す。

【００２０】次に、アドレス制御部６は、拡張記憶装置
３に対し、アドレスａ０に格納されている配列データを
読み出すための読み出し要求を発行する。そして、拡張
記憶装置３からの読み出しデータを受信すると、この読
み出しデータをデータバッファ８に格納する。

【００２１】一般的に、拡張記憶装置３への書き込み／
読み出し動作は、ブロック転送（ある定められたデータ
単位）で行われているため、一度、データバッファ８に
演算処理装置１が必要とする配列データを含むブロック
単位のデータを格納する必要がある。

【００２２】最後に、アドレス制御部６は、データバッ
ファ８に格納した読み出しデータのうち演算処理装置１
が必要とする配列データを主記憶装置２の転送単位で読
み出し、この読み出しデータと共に主記憶装置２上の書
き込むべきアドレスｂを付加して、主記憶装置２に書き
込み要求を発行する。

【００２３】主記憶装置２へのデータ転送が終了する
と、アドレス制御部６は拡張記憶装置３の読み出しアド
レスを示すアドレスバッファ７の読み出しアドレスを１
ワード更新し、上記と同様の手順により、拡張記憶装置
３のアドレスａ１に記憶された配列データの主記憶装置
２への転送を行う。

【００２４】以下、同様に、ａ２〜ａｎ−１番地までの
全ての配列データの転送処理を行う。

【００２５】すべての配列データの転送が終了すると、
データ転送装置４は演算処理装置１へ終了報告１０１を
行う。なお、データの転送の途中でデータ転送装置４と
拡張記憶装置３でエラーが検出されると、終了報告特に
終了ステータスにエラー情報を入れて報告し、演算処理
装置１にデータ転送か異常終了したことを報告する。

【００２６】Ｂ．第２の実施形態 図３はこの発明の第２の実施形態であるデータ転送装置
４Ｂを使用した情報処理装置の構成を示すブロック図で
ある。上記第１の実施形態では、拡張記憶装置３上の配
列データが格納されているアドレスをアドレス転送信号
１０２を介して、データ転送装置４Ａ内のアドレスバッ
ファ７へ直接転送していた。これに対し、本実施形態で
は、演算処理装置１が、転送対象である配列データの拡
張記憶装置３内でのアドレスをアドレス転送信号１０３
を介して主記憶装置２上のある定められたアドレスにあ
らかじめ転送しておき、データ転送装置４が演算処理装
置１からのデータ転送命令信号１０２により、このアド
レスをデータ転送装置４内のアドレスバッファ７へ転送
するものである。

【００２７】次に、図４を参照し、本実施形態の動作に
ついて説明する。この動作例では、上記第１の実施形態
と同様に、拡張記憶装置３上のａ０番地からａｎ−１番
地まのｎ個のデータを主記憶装置２上のｂ番地以降に転
送する。

【００２８】演算処理装置１は、予め演算に必要な拡張
記憶装置３上の配列データのアドレスａ０、ａ１、〜、
ａｎ−１を主記憶装置２上のある定められたアドレスｃ
にアドレス転送信号１０３を介して転送しておく。

【００２９】次に演算処理装置１は、データ転送装置４
に対して、データ転送命令信号１００を介して、主記憶
装置２上のアドレスｃから、データ転送装置内４のアド
レスバッファ７へ、演算処理装置１が必要とする配列デ
ータを格納している拡張記憶装置３のアドレスを転送す
るよう指示を送出する。

【００３０】アドレス制御部６は、このデータ転送命令
信号１００を受信すると、同信号に含まれる動作コード
より、主記憶装置２からアドレスバッファ７へのデータ
転送を伴う拡張記憶装置３から主記憶装置２へのデータ
転送が指令されたことを認識し、まず、主記憶装置２に
対して、アドレスｃ番地からの読み出し要求を送信す
る。そして、アドレス制御部６は、主記憶装置２からの
読み出しデータａ０、ａ１、〜、ａｎ−１を受信する
と、アドレスバッファ７へ格納する。

【００３１】次に上記第１の実施形態と同様に、拡張記
憶装置３上の読み出すべき最初の配列データが格納され
ているアドレスａ０をアドレスバッファ７から読み出
す。拡張記憶装置３への書き込み要求発行以降の処理
は、上記第１の実施形態と同様のため、説明を省略す
る。

【００３２】Ｃ．第３の実施形態 図４はこの発明の第３の実施形態であるデータ転送装置
４Ｃを使用した情報処理装置の構成を示すブロック図で
ある。基本的な構成は、上記第１の実施形態と同様であ
るが、本実施形態は以下の点が上記第１の実施形態と異
なっている。すなわち、上記第１の実施形態では、演算
処理装置１からアドレス転送信号１０２を介して、デー
タ転送装置４内のアドレスバッファ７へ直接（物理）ア
ドレスを転送していたが、本実施形態では、前記アドレ
ス転送信号１０２により、主記憶装置２上および拡張記
憶装置３上のアドレスとして仮想（論理）アドレスを転
送する。このため、本実施形態では、データ転送装置４
Ｃにおけるアドレス制御部６に、前記仮想アドレスを直
接アドレスへ変換するためのアドレス変換機構１０が追
加されている。このアドレス変換機構１０は、図５に示
すように、仮想アドレスと直接アドレスとを対応させて
記憶しており、仮想アドレスが与えられることにより、
これに対応する直接アドレスを出力するよう構成されて
いる。

【００３３】次に本実施形態の動作について、第１の実
施形態と異なる動作を行う部分を中心に図２のデータ転
送図を参照して説明する。

【００３４】この動作例では、上記第１の実施形態と同
様に、拡張記憶装置３上のａ０番地からａｎ−１番地ま
でのｎ個のデータを主記憶装置２上のｂ番地以降に転送
する。

【００３５】まず、演算処理装置１は、予め演算に必要
な拡張記憶装置３上の配列データの直接アドレスａ０、
ａ１、〜、ａｎ−１に対応する仮想アドレスｄ０、ｄ
１、〜、ｄｎ−１をアドレス転送信号１０２を介して、
データ転送装置４のアドレスバッファ７に転送してお
く。

【００３６】次に演算処理装置１は、拡張記憶装置３か
ら主記憶装置２へのデータの転送要求を指令する動作コ
ードと、配列データを書き込むべき主記憶装置２の仮想
アドレスｅとを含んだデータ転送命令信号１００をデー
タ転送装置４のアドレス制御部６に発行する。

【００３７】アドレス制御部６は、このデータ転送命令
信号１００を受信すると、同信号に含まれる動作コード
より、拡張記憶装置３から主記憶装置２へのデータ転送
が指令されたことを認識し、拡張記憶装置３上の読み出
すべき最初の配列データの仮想アドレスｄ０をアドレス
バッファ７から読み出す。

【００３８】次に、アドレス制御部６は、アドレス変換
機構１０により、前記アドレスバッファ７から読み出さ
れた拡張記憶装置３上の配列データの仮想アドレスｄ０
を直接アドレスａ０へ変換し、アドレスａ０に格納され
ている配列データを読み出すための読み出し要求を拡張
記憶装置３に発行する。

【００３９】また、アドレス制御部６は、拡張記憶装置
３から読み出された配列データを格納するための仮想ア
ドレスｅについても、前記アドレス変換機構１０によ
り、主記憶装置２の直接アドレスｃに変換する。

【００４０】拡張記憶装置３からの読み出しデータを受
信した以降の処理は、上記第１の実施形態と同様のた
め、記載を省略する。なお、アドレス変換機構１０内に
拡張記憶装置３内の仮想アドレスｄ０に対応する直接ア
ドレスａ０が存在しなかった場合には、アドレス制御部
６は、仮想アドレスｄ０に対応する直接アドレスａ０が
存在しないというエラーコードを付加し、演算処理装置
１に終了報告１０１を発行する。

【００４１】Ｄ．第４の実施形態 次に、本発明の第４の実施形態について図面を参照して
説明する。本実施形態は、上記第２の実施形態と基本的
には同様な構成を有するものであり、データ転送は図４
に示す形態で行われるものであるが、上記第２の実施形
態にアドレス変換機構１０を追加した構成となってい
る。したがって、本実施形態によれば、演算処理装置１
が配列データの転送元での仮想アドレスと転送先での仮
想アドレスを指定することにより、上記第２の実施形態
と同様なデータ転送を行うことができる。その場合の詳
細な動作は、第２の実施形態と第３の実施形態の複合形
であるため、説明を省略する。

【００４２】

【発明の効果】この発明によれば、以下の効果が得られ
る。 （１）中央演算処理装置が必要とする配列データが散在
している場合でも、高速なデータ転送をすることができ
る。これにより、主記憶装置と拡張記憶装置間の配列デ
ータ転送におけるシステム全体の演算性能の向上を図る
ことができる。何故ならば、データ転送装置内に主記憶
装置および拡張記憶装置のアドレスを格納するための複
数ワードのアドレスバッファおよびこのアドレスバッフ
ァを制御するためのアドレス制御部を有するため、演算
処理装置が介入せずに、データ転送装置のみだけで主記
憶装置と拡張記憶装置間のデータ転送を行うことができ
るからである。 （２）仮想アドレスで演算処理を行っている演算処理装
置側で仮想アドレスから物理アドレスへの変換を行う必
要がなくなる。これにより、演算処理装置から受信して
いる主記憶装置および拡張記憶装置の格納アドレスが仮
想（論理）アドレスであっても、直接（物理）アドレス
に変換してデータ転送を行うことができる。何故なら
ば、データ転送装置内に主記憶装置および拡張記憶装置
の仮想アドレスを直接アドレスに変換するためのアドレ
ス変換機構を有しているため、データ転送装置内で仮想
アドレスを直接アドレスに変換することが可能となり、
演算処理装置内におけるアドレス変換動作による演算性
能の低下を抑えることができるからである。

【図面の簡単な説明】

【図１】 この発明の第１の実施形態であるデータ転送
装置４Ａを使用した情報処理装置の構成を示すブロック
図である。

【図２】 同実施形態におけるデータ転送時の各装置内
のデータ配列を示す図である。

【図３】 この発明の第２の実施形態であるデータ転送
装置４Ｂを使用した情報処理装置の構成を示すブロック
図である。

【図４】 この発明の第３の実施形態であるデータ転送
装置４Ｃを使用した情報処理装置の構成を示すブロック
図である。

【図５】 同実施形態におけるアドレス制御部のアドレ
ス変換機構の構成を示す図である。

【図６】 従来のデータ転送装置を使用した情報処理装
置の構成を示すブロック図である。

【図７】 同情報処理装置内で行われるデータ転送の動
作例の示すタイムチヤートである。

【図８】 同動作例における情報処理装置内の各部のデ
ータ配列を示す図である。

【符号の説明】

１ 演算処理装置 ２ 主記憶装置 ３ 拡張記憶装置 ４ データ転送装置 ６ アドレス制御部 ７ アドレスバッファ ８ データバッファ ９ 拡張記憶データ転送処理部 １０ アドレス変換機構 １００ データ転送要求信号 １０１ 終了報告 １０２ 第１のアドレス転送信号 １０３ 第２のアドレス転送信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 演算処理装置からのデータ転送命令によ
   り複数の記憶装置間のデータ転送を行うデータ転送装置
   において、 前記演算処理装置からの前記データ転送命令の発行前に
   前記演算処理装置から発行されるアドレス転送命令によ
   りデータ転送元である記憶装置のアドレスを格納するア
   ドレスバッファと、 前記演算処理装置からのデータ転送命令により前記アド
   レスバッファに格納されているアドレスを読み出し、転
   送元の記憶装置の当該アドレスからデータを読み出すた
   めの読み出し要求を発行するとともに、転送先である記
   憶装置へ前記転送元の記憶装置から読み出されたデータ
   を格納するための書き込み要求を行い、前記アドレスバ
   ッファの読み出しアドレスを更新しながらデータ転送を
   行う制御部とを具備することを特徴とするデータ転送装
   置。
2. 【請求項２】 演算処理装置からのデータ転送命令によ
   り複数の記憶装置間のデータ転送を行うデータ転送装置
   において、 データ転送における転送元の記憶装置のアドレスを格納
   するアドレスバッファと、 前記データ転送命令により、前記データ転送における転
   送元の記憶装置のアドレスを所定の記憶装置から読み出
   し、この読み出した転送元の記憶装置のアドレスを前記
   アドレスバッファに格納し、前記アドレスバッファに格
   納されている前記転送元の記憶装置のアドレスからデー
   タを読み出すための読み出し要求を発行し、転送先の記
   憶装置へ前記転送元から読み出されたデータを格納する
   ための書き込み要求を発行し、前記バッファの読み出し
   アドレスを更新しながらデータ転送を行う制御部とを具
   備することを特徴とするデータ転送装置。
3. 【請求項３】 前記演算処理装置からデータ転送元およ
   び転送先の記憶装置のアドレスとして仮想アドレスの供
   給を受けるデータ転送装置であって、該仮想アドレスを
   記憶装置の物理アドレスに変換するアドレス変換テーブ
   ルを具備することを特徴とする請求項１または請求項２
   に記載のデータ転送装置。