JPH07193174A

JPH07193174A - パッケージ部品及びその製造方法

Info

Publication number: JPH07193174A
Application number: JP5331652A
Authority: JP
Inventors: Junji Fujino; 純司藤野; Kohei Murakami; 光平村上; Goro Ideta; 吾朗出田; Teru Adachi; 照安達; Osamu Hayashi; 修林; Susumu Hoshinouchi; 進星之内; Yoichi Kitamura; 洋一北村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1995-07-28
Anticipated expiration: 2017-03-25
Also published as: JP3268615B2

Abstract

(57)【要約】【目的】ＬＳＩチップ等の電子部品をパッケージした
パッケージ部品を形成する場合において、電極とリード
の接続や電極間の配線における接続不良や電子部品の破
損のないパッケージ部品の製造方法を提供するものであ
る。【構成】ＬＳＩチップ１の電極２を表に向けて基板と
なるポリイミドテープ７の所定位置に配置した後、エポ
キシ樹脂層１０を電極２を除いて、ＬＳＩチップ１とポ
リイミドテープ７に形成する。エポキシ樹脂層１０表面
に導電層を形成することにより電極と接続するリード１
３を形成し、さらにＬＳＩチップ１を封止する封止樹脂
１４を形成し、リード１３を外部接続端子となるように
成形することによりパッケージ部品を製造するものであ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子部品を搭載し、
その電子部品の電極と接続されるリードにより外部接続
端子を形成するパッケージ部品、およびその製造方法に
関するものである。

【０００２】

【従来の技術】図３１は、従来技術による、ワイヤボン
ディングを用いたＬＳＩチップの電極と、この電極と接
続されるリードの形成された基板との接合プロセスを示
す断面図である。同図において、１はＬＳＩチップ、２
はＬＳＩチップ１の電極、３はリード、４は基板で、例
えばガラエポ基板であり、基板４上にリード３が形成さ
れている。５は電極２とリード３を接続するボンディン
グワイヤである。

【０００３】ＬＳＩチップの電極と、基板に形成された
リードとの接合プロセスについて説明する。ＬＳＩの電
極２を表に向けて、ＬＳＩチップ１を基板４の所定の位
置に接着剤等でダイボンディングし（ａ）、ＬＳＩの電
極２と接続される基板のリード３の部分とをＡｕ等のワ
イヤ５を用いて接合する（ｂ）。

【０００４】また、図３２は従来技術におけるＬＳＩチ
ップの電極とポリイミドテープ上に形成されたリードと
を接合する他の接合プロセス、さらにこの接合プロセス
によるＱＴＰ（Quad-Flat Tape-Carrier Package）やＬ
ＣＣ（Leadless Chip Carrier）等のパッケージ部品の
製造プロセスを示すものである。ＱＴＰはポリイミドテ
ープ上に形成された銅箔のリードを用いてＬＳＩチップ
との導通を行うパッケージ部品で、一方、ＬＣＣはガラ
エポまたはＢＴレジン製の小基板に形成された配線を用
いてＬＳＩチップとの導通を行うパッケージ部品であ
る。図において、６はＬＳＩチップの電極上に形成され
たＡｕバンプ、７はあらかじめリード３が上面に形成さ
れたポリイミドテープ、８はＬＳＩチップ１を封止する
封止樹脂、その他の符号は図３１と同一である。

【０００５】図において、ＬＳＩチップの電極またはリ
ードの端部に形成されたバンプを用いて接合する。例え
ば、ＬＳＩチップ１の電極２にＡｕからなるバンプ６を
形成し（ａ）、電極２がポリイミドテープ７上のリード
３に接合される位置に搭載し、加圧することによって接
合する（ｂ）。さらにポリイミドテープ７を、形成され
るパッケージ部品の大きさに合わせて所定箇所を残して
取り除き（ｃ）、ＬＳＩチップ１を封止するように、こ
の残されたポリイミドテープの両面に封止樹脂８を形成
し、さらに必要に応じてリード３を成形することにより
ＱＴＰは製造される（ｄ）。

【０００６】また、ＬＣＣを形成する場合は、図３２に
おいてポリイミドテープ７の代わりに例えばガラエポ基
板４を用いる。図３２（ｃ）まで同一の工程で、さらに
ＬＳＩチップ１を封止するように封止樹脂８を形成する
一方、ガラエポ基板に沿ってリード３を所定の形状に成
形することによりＬＣＣを形成する。ＱＴＰ、ＬＣＣ等
のパッケージ部品は上記のＡｕバンプだけでなく、図３
１のように、ワイヤボンディングによっても形成され
る。

【０００７】

【発明が解決しようとする課題】従来は、以上のように
構成されていたので、ワイヤボンディングの場合、ボン
ディングワイヤの長さ・高さがあるため電子部品の高速
化・薄型化には限界があり、ワイヤボンディングするに
は隣接する電極の間隔は最低でも１００μｍ程度が必要
で、小型化、多ピン化の障害となっていたという問題点
があり、さらにワイヤボンディング時の衝撃で、ＬＳＩ
チップがひび割れるという問題点があった。

【０００８】例えば図３３（ａ）は、基板上にワイヤボ
ンディングされたＬＳＩチップの概念図であり、（ｂ）
はその断面図を示すものである。図３３（ａ）に示すよ
うに、ワイヤボンディングするには少なくとも１００μ
ｍ程度のリードの間隔５１が必要である。また、（ｂ）
に示すように、ボンディングワイヤ５の高さ５２がバン
プ接合に比較して大きく、接合時の衝撃でひび割れ５３
を生じていた。

【０００９】また図３４は、リードが形成されたポリイ
ミドテープ上に、バンプ接合されたＬＳＩチップの断面
図である。図において、８ａは正常な高さに形成された
バンプ、８ｂは正常な高さのバンプ８ａより低く形成さ
れたバンプである。図３４の（ａ）においては、バンプ
８ａ、８ｂに高さのばらつきがあるため、加圧、接合後
は、（ｂ）に示すように、未接合部分５４が生じるとい
う問題点があった。またバンプ８はすべて同じ高さで形
成されても、（ｃ）に示すように、ポリイミドテープ７
に対するＬＳＩチップ１の搭載位置がずれてしまったた
め、接合後は（ｄ）のように、ブリッジ不良５５が生じ
る。このようなＬＳＩチップを電極を向かい合わせて基
板に搭載する際に、搭載時の位置ずれにより接続不良が
生じるという問題点があった。

【００１０】本発明は上記のような問題点を解決するた
めになされたもので、ＬＳＩチップ等の小型の電子部品
の電極との接続、多ピンの電極との接続を容易にし、パ
ッケージ部品に搭載された電子部品の電極と接続される
リードとの接触不良を起こさず、接続時に生じる電子部
品のひび割れを起こさないパッケージ部品の製造方法を
提供することを目的とする。

【００１１】また、複数の電子部品の搭載されるパッケ
ージ部品において、電子部品の電極と他の部品の電極と
が接続される場合でも、同様にその接続の接触不良や電
子部品のひび割れを防ぐパッケージ部品の製造方法を提
供することを目的とする。

【００１２】

【課題を解決するための手段】本発明に係るパッケージ
部品の製造方法は、電子部品の有する電極を表に向け
て、電子部品を基板に配置した後に、この電子部品と基
板に樹脂層を形成する工程と、樹脂層の表面に電子部品
の電極に接続されるリードとなる導電層を形成する工程
と、リードを外部接続端子に成形する工程を含んだもの
である。

【００１３】また、本発明に係るパッケージ部品の製造
方法は、第一の電子部品の第一の電極と第二の電子部品
の第二の電極を表に向けて、この第一の電子部品と第二
の電子部品をそれぞれ基板の所定位置に配置した後に、
第一の電極と第二の電極との間に樹脂層を形成する工程
と、樹脂層の表面に第一の電極と第二の電極とに接続さ
れる配線となる導電層を形成する工程を含んだものであ
る。

【００１４】また、本発明に係るパッケージ部品の製造
方法は、電子部品の有する電極を表に向けて、電子部品
を基板に配置した後に、この電極を被覆するように電子
部品と基板に樹脂層を形成する工程と、電極を露出させ
る開口部を樹脂層に形成する工程と、この開口部と樹脂
層の表面に電子部品の電極に接続されるリードとなる導
電層を形成する工程と、リードを外部接続端子に成形す
る工程を含んだものである。

【００１５】また、本発明に係るパッケージ部品の製造
方法は、第一の電子部品の第一の電極と第二の電子部品
の第二の電極を表に向けて、この第一の電子部品と第二
の部品をそれぞれ基板の所定位置に配置した後に、第一
の電極と第二の電極を被覆するように、第一の電子部
品、第二の電子部品および基板に樹脂層を形成する工程
と、これらの電極を露出させる開口部を樹脂層に形成す
る工程と、開口部と樹脂層の表面に第一の電極と第二の
電極とに接続される配線となる導電層を形成する工程を
含んだものである。

【００１６】また、本発明に係るパッケージ部品の製造
方法は、電子部品の電極を表に向けて、電子部品を基板
に配置した後に、電子部品および基板に電子部品の電極
と接続されるリードとなる導電層を形成する工程と、こ
のリードを外部接続端子に成形する工程を含んだもので
ある。

【００１７】また、本発明に係るパッケージ部品の製造
方法は、第一の電子部品の第一の電極と第二の電子部品
の第二の電極を表に向けて、この第一の電子部品と第二
の電子部品をそれぞれ基板の所定位置に配置した後に、
電子部品および基板に第一の電極と第二の電極とに接続
される配線となる導電送を形成する工程を含んだもので
ある。

【００１８】また、本発明に係るパッケージ部品の製造
方法は、電子部品の電極を基板の一の面に対面するよう
に、電子部品を基板の所定位置に固定する工程と、この
電極を基板の裏面に露出させる開口部を基板に形成する
工程と、開口部に電子部品の電極に接続されるリードと
なる導電層を形成する工程と、このリードを外部接続端
子に成形する工程を含んだものである。

【００１９】また、本発明に係るパッケージ部品の製造
方法は、第一の電子部品の第一の電極と第二の電子部品
の第二の電極を基板の一の面に対面するように、第一の
電子部品と第二の電子部品をそれぞれ所定位置に固定す
る工程と、これらの電極を基板の他方の面に露出させる
開口部を基板に形成する工程と、開口部に第一の電極と
第二の電極とに接続される配線となる導電層を形成する
工程を含んだものである。

【００２０】

【作用】上記のパッケージ部品の製造方法によると、電
極を表に向けて、電子部品を基板に配置した後に、電子
部品と基板に樹脂層を形成し、樹脂層の表面に導電層を
形成することにより電極と接続されるリードを形成し、
さらにこのリードが外部接続端子となるので、電子部品
が基板に固定されて搭載時の位置ずれが起きず、また外
部接続端子となるリードの形成とともに、このリードが
電極と接合され、また接合時の接続不良や電子部品の破
損がなくなる。

【００２１】また、上記のパッケージ部品の製造方法に
よると、電子部品の第一の電極と他の電子部品の第二の
電極との接続の際、各電極を表に向けて、これらの電子
部品を基板に配置した後に、この電極間に樹脂層を形成
し、さらに樹脂層表面に導電層を形成することによりこ
れらの電極間を配線するので、電子部品が基板に搭載さ
れる際の位置すれが起きず、また電極間の接続時の接続
不良や電子部品の破損がなくなる。

【００２２】また、電極を表に向けて電子部品を基板に
配置した後に、電子部品と基板に導電層を形成し、かつ
この導電層が電子部品の有する電極と接続されるリード
を形成するので、樹脂層形成の工程がなくても、同様に
電子部品の基板への搭載時の位置ずれが起きず、リード
形成と電極接合が同じプロセスでなされ、かつ電極との
接合時の接続不良や電子部品の破損がなくなる。

【００２３】また、電子部品の第一の電極と他の電子部
品の第二の電極との接続の際、各電極を表に向けて、こ
れらの電子部品を基板に配置した後に、この電極間に導
電層を形成することにより配線を形成するので、樹脂層
形成の工程が不要で、同様に電子部品が基板に搭載され
る際の位置すれが起きず、また電極間の接続時の接続不
良や電子部品の破損がなくなる。

【００２４】また、電極を基板に向かい合わせて、電子
部品を固定した後に、電極を露出させる開口部を設け
て、その開口部に導電層を形成するリードを形成したの
で、電極を基板に向かいあわせて、電子部品を基板に搭
載するときでも、その搭載時に電子部品の位置ずれは起
きず、リード形成と電極接合が同じプロセスでなされ、
また電極との接合時に接続不良、または電子部品の破損
がなくなる。

【００２５】また、電子部品の第一の電極と他の電子部
品の第二の電極との接続の際、各電極を基板に向かい合
せて、これらの電子部品を固定した後に、各電極を露出
させる開口部を設けて、この開口部に導電層を形成する
ことにより、上記の電極間の配線を形成したので、各電
極を基板に向かいあわせて電子部品を基板に搭載すると
きでも、その搭載時に電子部品の位置ずれが起きず、ま
た電極との接合時の接続不良や電子部品の破損がなくな
る。

【００２６】

【実施例】

実施例１．図１は、この発明の一実施例を示すパッケー
ジ部品、例えばＱＴＰやＬＣＣの製造工程を示す工程図
である。図において、１はＬＳＩチップ、２はＬＳＩチ
ップの電極、７はＬＳＩチップ１の搭載される基板とな
るポリイミドテープ、１０は電極２を除いて、ＬＳＩチ
ップ１とポリイミドテープ７に形成されたエポキシ樹
脂、１３はパッケージ部品のリードを形成する導電体、
１４はＬＳＩチップ１を封止する封止樹脂である。

【００２７】上記構成のパッケージ部品の製造方法を説
明する。図１（ａ）のように、ポリイミドテープ７上の
所定位置に電極を持つ面を表に向けて（以下、フェース
アップと呼ぶ）ＬＳＩチップ１を載せる。ＬＳＩチップ
１を固定する際にはエポキシ系接着剤により固定する。
電極２よりポリイミドテープ７にかけて、エポキシ樹脂
１０をディスペンサーを用いて供給し（ｂ）、さらに無
電解銅めっきを施して、電極２からエポキシ樹脂１０の
表面、さらにポリイミドテープ７上に導電体１３を形成
する（ｃ）。図２は図１（ｃ）の工程時の斜視図であ
る。図２に示すように、この導電体１３は電極２と接続
するリード８となるように形成される。その形成方法と
して、そのリードを形成する部分に無電解めっきを促進
させる触媒となる物質（以下、無電解めっきの核と呼
ぶ）をあらかじめ付着させておき、その後、めっき液に
浸漬することで必要部分に導電体１３が形成される。例
えば無電解銅めっきを用い、その核としてパラジウムコ
ロイドを用いる。次に、ポリイミドテープの不要部分を
除去し（ｄ）、残されたリード部分を成形し、さらに封
止樹脂１４によりＬＳＩチップを覆うことによりパッケ
ージ部品であるＱＴＰを形成する（ｅ）。

【００２８】また、図１（ｆ）は別のパッケージ部品で
あるＬＣＣの断面図である。ＬＣＣにおいてはポリイミ
ドテープ７の代わりにＬＣＣ用基板のガラエポ基板４が
用いられている。形成工程はＱＴＰの場合の図１（ａ）
〜（ｄ）まで同一で、最後は（ｆ）のように基板１４に
沿って、裏面の所定部分までリード８を成形すればよ
い。

【００２９】従来においては、あらかじめポリイミドテ
ープ上に所定のリードが形成され、ＬＳＩチップ上の電
極とリードを接合していたので、リード形成と電極接続
が別々の工程であった。本実施例のようにリードの形成
とともに電極を接続することが可能となり、形成プロセ
スがさらに簡単になる。また上記のようなリードの形成
方法により、小型で多ピンの電極を持つＬＳＩチップを
搭載する際に生じる位置ずれ、また従来のようにワイヤ
ボンディング等で生じたひび割れ、リードと電極との接
続不良もなくなる。さらに、めっき等を用いて導電体を
形成したので、薄型のパッケージ部品を製造することが
可能となる。

【００３０】ここでは、リードとなる導電体１３を無電
解銅めっきによって形成したが、金、銀、銅等の蒸着
や、ＩＣＢ（Ion Cluster Beam）によるリード形成も可
能で、また導体ペーストを用いた直描によっても得られ
る。

【００３１】実施例２．図３はパッケージ部品に複数の
ＬＳＩチップが搭載される場合にＬＳＩチップの電極の
間を接続する方法を示したもので、ＬＳＩチップ１ａ上
にある電極２ａとＬＳＩチップ１ｂ上にある電極２ｂと
を電気的に接続する場合である。また、ＬＳＩチップ１
ａ、１ｂ上の電極２ｃからは外部接続端子となるリード
が形成されるものとする。上記リード形成と同様に、エ
ポキシ樹脂１０をポリイミドテープ７上に形成する。こ
のとき電極２ａと電極２ｂとが連続的な構造となるよう
にエポキシ樹脂１０を形成する。その後、このエポキシ
樹脂１０の表面を介して電極２ａと電極２ｂとを接続す
る導電体を形成することにより配線１５が形成される。
無電解銅めっき等、実施例１のリード形成と場合と同じ
方法で、電極の間に接続される配線となる導電体１３を
形成する。

【００３２】以上までの工程は実施例１の図１（ａ）〜
（ｃ）と同じ工程でなされる。さらに、これ以降のパッ
ケージ部品の製造工程は図１（ｄ）以下と同じである。
このようにＬＳＩチップが複数搭載されるような実装密
度の高いパッケージ部品も、プロセスを簡略化しつつ形
成される。またＬＳＩチップ以外にもコンデンサ、抵抗
等のその他の電気部品も同様にして接合することが可能
である。

【００３３】さらに、図４（ａ）、（ｂ）に示すよう
に、ＬＳＩチップ等の電気部品の電極２ａと基板上のパ
ッド２ｂとの接続も、電極２ａとパッド２ｂとが連続構
造となるように樹脂層１０を形成し、さらにこの樹脂１
０の表面に導電体を形成することにより達成できる。こ
の場合も同様に、従来のワイヤボンディングにおける接
続不良やＬＳＩチップの破損を防ぐことができる。

【００３４】実施例３．図５は、この発明の別の実施例
を示すＱＴＰ、ＬＣＣ等のパッケージ部品の製造方法を
示す工程図である。図において、１０ａは紫外光硬化樹
脂被膜、１１は電極２を露出させる開口部、１２は無電
解銅めっき被膜で、その他は図１と同様である。

【００３５】この実施例のパッケージ部品の製造方法を
説明する。図５（ａ）のように、所定の位置に、ＬＳＩ
チップ１をフェイスアップでエポキシ系接着剤を用いて
固定する。ＬＳＩチップ１とポリイミドテープ７の全面
に紫外光硬化樹脂の被膜１０ａ（厚さ４０μｍ）をスピ
ンコーターを用いて形成し（ｂ）、フォトリソグラフィ
によって電極２を表面に露出させる開口部１１を設ける
（ｃ）。そして、紫外光硬化樹脂の被膜１０ａの表面全
体に無電解銅めっきを施してめっき膜１２を形成し
（ｄ）、その後、フォトリソグラフィにて必要箇所を選
択除去し、リード部分１３のみを残す（ｅ）。例えば図
２に示すような電極と接続するリードを形成するように
めっき膜１２の不要箇所を取り除く。さらに不要な部分
のポリイミドテープ７と紫外光硬化樹脂１０ａを除去し
て（ｆ）、リード成形するとともに、封止樹脂１４によ
ってパッケージとすることによりＱＴＰが形成される
（ｇ）。また、ＬＣＣを形成する場合、ポリイミドテー
プ７に代えて、ＬＣＣ用基板４を用い、図５（ｆ）まで
は同一工程で、最後に（ｈ）のようにリードを成形して
やればＬＣＣが得られる。従って、実施例１と同様に、
ＬＳＩチップの基板への搭載時の位置ずれ、リードと電
極との接続不良を防ぐことができ、また接続時のＬＳＩ
チップの破損もなくなる。

【００３６】上記の方法では、紫外光硬化樹脂被膜１０
ａをスピンコーターを用いて形成したが、ドライフィル
ムを接着して形成することが可能である。また、開口部
１１ａ、１１ｂはフォトリソグラフィを用いて形成した
が、エキシマレーザ、炭酸ガスレーザ、およびＹＡＧレ
ーザを用いたアブレーションによっても形成できる。こ
の場合、紫外光硬化樹脂被膜１０ａの代わりに、エポキ
シ樹脂被膜を用いてもよい。また、リード部分１３は金
蒸着や導電ペーストを用いた直描によっても得られる。

【００３７】実施例４．図６は図３と同様に、複数のＬ
ＳＩチップがポリイミドテープ上に搭載され、そのＬＳ
Ｉチップの電極間を接合する方法を示したものである。
図において、ＬＳＩチップ１ａ上にある電極２ａとＬＳ
Ｉチップ１ｂ上にある電極２ｂとを電気的に接続する場
合である。また、ＬＳＩチップ１ａ、１ｂ上のそれぞれ
電極２ｃからはパッケージ部品の外部接続端子となるリ
ードが形成されるものとする。ＬＳＩチップ１ａ、１ｂ
をポリイミドテープ７の所定位置に搭載して固定した後
に、紫外光硬化樹脂１０ａを全面塗布する。電極２ａ、
２ｂを表面に露出するように開口部を樹脂１０ａに設け
た後に、さらにその上に無電解銅めっきを施し、このめ
っき膜の必要箇所を残して選択除去して、電極２ｃから
はリード１３を、さらに電極２ａと電極２ｂとを接続す
る配線１５を形成する。またこの工程は導体ペーストで
直接、配線１５やリード１３を形成してもよい。これま
での工程は図５（ａ）〜（ｄ）を同一工程でなされ、さ
らにパッケージ部品を形成する場合は図５（ｆ）以降の
工程と同一の工程でなされる。

【００３８】このように、ＬＳＩチップを基板であるポ
リイミドテープに接合し、リードを形成し、または複数
のＬＳＩチップの電極間を接続することによって、搭載
時の位置ずれやリードや配線の接合不良のないＱＴＰや
ＬＣＣ等のパッケージ部品が得られる。

【００３９】図７は本実施例と同一の方法で、ＬＳＩチ
ップの電極と基板のパッドを接続する方法を示すもので
ある。図において、基板４上の所定位置にＬＳＩチップ
２を載せ、紫外光硬化樹脂１０ａ（厚さ４０μｍ）を形
成後、ＬＳＩチップ１の電極２と基板４のパッド２ｂを
表面に露出するように開口部を形成する。その後、無電
解銅めっき膜を形成し、電極２ａとパッド２ｂを接続す
る配線１３を形成するようにめっき膜を選択除去する。
もしくは金蒸着や導電ペーストにより配線１３を直接形
成してもよい。以上の方法により、ＬＳＩチップの搭載
時の位置ずれや電極間の接続時の接合不良がなくなる。

【００４０】また、このパッド２ｂに接続したリードが
あらかじめ形成された基板にＬＳＩチップを搭載してパ
ッケージ部品を構成する場合にも、この電極とパッドの
接続方法を用いることができる。

【００４１】実施例５．図８は、この発明の別の実施例
を示すＱＴＰ、ＬＣＣ等のパッケージ部品の製造工程を
示す工程図である。実施例３の図５において、紫外光硬
化樹脂被膜１０ａをＬＳＩチップ１とポリイミドテープ
７に全面塗布し、開口部１１を形成したが、本実施例で
は、ＬＳＩチップ１とポリイミドテープ７に直接、無電
解銅めっき被膜１２を塗布することによりリードを形成
するものである。図８において、符号は図５と同一であ
る。

【００４２】まず、（ａ）のように、所定の位置に、Ｌ
ＳＩチップ１をフェイスアップでエポキシ系接着剤を用
いて固定する。そして（ｂ）のように、表面に無電解銅
めっきを施してめっき膜１２を形成し、その後、（ｃ）
のように、フォトリソグラフィにて選択除去し、リード
部分１３のみを残す。（ｄ）のように、不要な部分のポ
リイミドテープ７を除去して、（ｅ）のようにリード成
形して、封止樹脂１４によってパッケージしてＱＴＰが
得られる。また、（ｆ）のようにポリイミドテープ７に
代えて、ＬＣＣ用基板４を用いて、所要のリード成形を
することでＬＣＣが得られる。また、（ｂ）の工程を省
略して、リード部分１３を金蒸着や導電ペーストを用い
た直描によっても得ることができる。この方法により、
ＬＳＩチップを接合し、リードを形成することによって
搭載時の位置ずれや接合不良のないＱＴＰやＬＣＣが得
られ、かつポリイミドテープ７に樹脂層を形成する工程
が不要で、実施例２の場合よりプロセスが簡略になる。

【００４３】実施例６．図９は複数のＬＳＩチップをポ
リイミドテープに搭載し、そのＬＳＩチップの電極間の
配線を示したものである。形成方法は図８と同一工程で
なされる。すなわちポリイミドテープ７の所定位置にＬ
ＳＩチップ１ａ、１ｂを置いて接着剤で固定し、その上
に直接、無電解銅めっきを施し、形成されためっき膜の
必要箇所を残して選択除去して、電極２ａ、２ｂ間を接
続する配線１５、電極２ｃに接続されるリード１３が形
成される。またはＬＳＩチップの固定後、導体ペースト
等で直接、配線やリードを形成してもよい。

【００４４】さらに図１０は基板に搭載されるＬＳＩチ
ップの電極とその基板のパッド２ｂを接続する場合を示
したもので、同様に電極２ａとパッド２ｂとの間を無電
解銅めっきの選択除去や、導体ペーストにより配線１３
を得る。また、パッドに接続するリードがあらかじめ形
成された基板によりパッケージ部品を構成する場合に
も、この電極とパッドの接続方法を用いることができ
る。

【００４５】実施例７．図１１は、この発明の別の実施
例であるＱＴＰやＬＣＣ等のパッケージ部品の製造方法
を示す工程図である。図において、１１ａは電極を露出
させるため、ポリイミドテープ７に形成された開口部、
その他の符号は実施例３の図５と同一である。

【００４６】本実施例によるパッケージ部品の製造方法
を説明する。まず、（ａ）のように、所定の位置に、Ｌ
ＳＩチップ１の電極２の有する面をポリイミドテープ７
の面に向かい合わせて（以下、フェイスダウンと呼ぶ）
配置し、エポキシ系接着剤を用いて固定する。次に、
（ｂ）のように、ポリイミドテープ７の裏面から電極２
の位置に対応する箇所に開口部１１ａをエキシマレーザ
によって形成し、電極２を露出させる。（ｃ）のよう
に、開口部１１ａとともにポリイミドテープ７の裏面に
無電解銅めっきによるめっき膜１２を形成し、その後、
（ｄ）のように、フォトリソグラフィにて選択除去し、
電極２に接続するリード部分１３のみを残し、さらに不
要な部分のポリイミドテープ７を除去し、（ｅ）のよう
にリード成形するとともに、封止樹脂１４によってパッ
ケージし、ＱＴＰを形成する。また、（ｆ）のようにポ
リイミドテープ７に代えて、ＬＣＣ用基板４を用い、上
記と同様にリード１３を成形し、基板４とリード１３の
不要部分を取り除くことによりＬＣＣが得られる。ここ
で、工程（ｂ）で、開口部１１をエキシマレーザを用い
たが、炭酸ガスレーザやＹＡＧレーザを用いてもよい。
さらにＬＳＩチップ１をポリイミドテープ７に固定する
前にあらかじめその電極２に対応する部分に開口部１１
を形成しておいてもよい。

【００４７】このようにＬＳＩチップを接合し、リード
を形成することによって、従来のようにフェースダウン
で基板に搭載する際、電極にＡｕ等のバンプを用いた接
合は不要で、かつ搭載時の位置ずれや接合不良のないＱ
ＴＰやＬＣＣが得られる。

【００４８】実施例８．図１２は複数のＬＳＩチップが
ポリイミドテープ上に搭載され、そのＬＳＩチップの電
極間を接合する方法を示したものである。図において、
ＬＳＩチップ１ａ上にある電極２ａとＬＳＩチップ１ｂ
上にある電極２ｂとを電気的に接続する場合である。ま
た、ＬＳＩチップ１ａ、１ｂ上の電極２ｃからはパッケ
ージ部品のリードが形成されるものとする。ＬＳＩチッ
プ１ａ、１ｂをポリイミドテープ７の所定位置にフェー
スダウンで搭載し固定する。ポリイミドテープ７の裏面
から電極２ａ、２ｂに対応する箇所に開口部を設けた
後、さらにその開口部とともにポリイミドテープ７の裏
面に無電解銅めっきによるめっき膜を形成し、このめっ
き膜の必要箇所を残して選択除去することにより、電極
２ｃからはリード１３を、さらに電極２ａと２ｂとを接
続する配線１５を形成する。これまでの工程は図１１
（ａ）〜（ｄ）と同一工程でなされ、これ以降、パッケ
ージ部品を製造する工程は、図１１（ｅ）と同様になさ
れる。

【００４９】図１３は本実施例と同一の方法で、ＬＳＩ
チップの電極と基板に形成されたパッドを接続する方法
を示すものである。図において、基板４のパッド２ｂの
有する面の裏面上の所定位置にＬＳＩチップ２をフェー
スダウンで載せ、ＬＳＩチップ１の電極２と基板４の表
面に露出するように開口部を形成する。その後、開口部
を充たすように無電解銅めっき膜を形成し、さらにめっ
き膜を選択除去することにより電極２ａとパッド２ｂを
接続する配線１３を形成。またこの配線１３はこの方法
の他に、金蒸着や導電ペーストにより直接形成してもよ
い。以上の方法により、ＬＳＩチップの搭載時の位置ず
れや電極間の接続時の接合不良がなくなる。

【００５０】また、このパッド２ｂに接続したリードが
あらかじめ形成された基板にＬＳＩチップを実装してパ
ッケージ部品を構成する場合にも、上述の電極とパッド
の接続方法を用いることができる。

【００５１】実施例９．図１４は、上述の実施例のよう
に形成しためっき膜の選択除去によりリードや配線を形
成せずに、直接リードや配線を形成した場合を示した工
程図である。図において、２２は直描装置の直描ノズル
で、銅ペーストを供給するものある。

【００５２】図はＬＳＩチップの電極２ａと基板上のパ
ッド２ｂを接続する場合で、まず（ａ）のように、所定
の位置に、ＬＳＩチップ１をフェイスアップでエポキシ
系接着剤を用いて固定する。そして（ｂ）のように、紫
外光硬化樹脂の被膜１０ａ（４０μｍ）をスピンコータ
ーを用いて形成し、（ｃ）に示すように、フォトリソグ
ラフィによって開口部１１を形成し、電極２ａとパッド
２ｂを露出させる。そして、（ｄ）のように、直描装置
を用いて銅ペースト１３ａを必要部分に供給し、（ｅ）
のように、配線部分１３ｂを形成する。また、銅ペース
ト１３ａを用いたが、金ペーストや銀ペーストを用いる
ことも可能である。このように、ＬＳＩチップを接合す
ることによって搭載時の位置ずれによる接合不良のない
ＬＳＩチップの電極と基板のパッドとの接合が得られ
る。

【００５３】また、これは電極間の接続だけでなく、Ｌ
ＳＩチップ上の電極に接続するリードを形成し、さらに
これが外部接続端子に形成されるパッケージ部品の製造
工程に用いてもよい。

【００５４】実施例１０．図１５は、めっき膜より配線
やリードを形成する実施例を示した工程図で、１６はド
ライフィルムレジスト被膜、１７は紫外光、１８はフォ
トマスクで、ＬＳＩチップ１の電極２と接続するリード
を形成する場合である。

【００５５】例えば実施例３の場合で、紫外光硬化樹脂
１０ａをＬＳＩチップ１と基板４に全面塗布し、さらに
電極２を露出される開口部を形成した状態で、（ａ）の
ように、無電解銅めっき膜１２を形成し、（ｂ）のよう
に、めっき膜１２にドライフィルムレジスト１６を被覆
する。配線やリードとして残したい部分に紫外光を透過
するフォトマスク１８を用いて、（ｃ）のように矢印方
向に紫外光１７を露光して硬化する。紫外光の照射され
ない部分を１％炭酸ナトリウム水溶液を用いて除去す
る。（ｄ）のように、露光した部分のみ硬化したドライ
フィルムレジスト１６ａが残り、さらに露出した無電解
銅めっき被膜１２をエッチングすると、（ｅ）のように
めっき被膜１２の必要部分が残る。最後に（ｆ）のよう
に、硬化したドライフィルムレジストを剥離してリード
１３を形成する。また、ここではドライフィルムレジス
ト１６を用いたが、紫外光硬化フォトレジスト樹脂に代
えることも可能である。このように、ＬＳＩチップを接
合することによって搭載時の位置ずれによる接合不良の
ないＬＳＩチップの電極とリードの接合が、リード形成
と同時に得られ、かつその接合とリード形成は正確に行
われる。

【００５６】上記の他、ＬＳＩチップの電極間のリード
や配線を形成する場合の実施例１〜８にも、本実施例の
方法を用いても良い。

【００５７】実施例１１．実施例１０ではフォトマスク
を用いて紫外光をドライフィルムレジストで、配線、リ
ード等のために必要箇所に照射したが、本実施例では直
接、ドライフィルムレジストに紫外光を照射する場合に
ついて説明する。図１６はＬＳＩチップの電極２と接続
するリードを形成するための工程図で、１７ａは紫外光
直描ビームである。

【００５８】図１６（ａ）で、実施例１０と同様に、無
電解銅めっき膜１２の上のドライフィルムレジスト１６
を形成し、リードとして残したい部分のみ直描ビーム１
７ａを図の横方向の矢印のように走査しながら照射す
る。さらに紫外光１７の照射されていない部分を１％炭
酸ナトリウム水溶液を用いて除去すると、（ｂ）のよう
に、露光した部分のみ硬化したドライフィルムレジスト
１６ｂが残る。以後の工程は図１５（ｅ）、（ｆ）と同
一である。

【００５９】実施例１２．図１７は、これまでの実施例
における配線やリードを形成する別の実施例を示した工
程図である。図において、２０は無電解銅めっきの核と
なるパラジウムコロイドである。特に、電極２ａと基板
上のパッド２ｂとの配線を形成する場合である。

【００６０】まず、（ａ）のように、例えば実施例３の
ようにエポキシ樹脂１０をＬＳＩチップ１と基板４の全
面に塗布した後に、電極２ａとパッド２ｂを露出させた
状態で、（ｂ）のように、配線の形成したい部分にのみ
フォトリソグラフィを用いてパラジウムコロイド２０を
付着させ、（ｃ）のように、めっき液に浸漬することに
より、無電解銅めっき被膜を形成し、配線１３を形成す
る。めっき液に浸漬した時に、このパラジウムコロイド
を塗布した箇所にめっきが形成されるので、電極間の接
続が正確におこなわれる。

【００６１】ここでは、無電解銅めっきの核としてパラ
ジウムコロイド２０を用いたが、ＣＶＤやスパッタリン
グによって白金や銅を核とすることも可能である。ま
た、ＬＳＩチップの電極２に接続するリードを形成し、
パッケージ部品を形成する場合にも用いられる。

【００６２】実施例１３．図１８は、これまでの実施例
における配線やリードを形成する別の実施例を示した工
程図であり、ＬＳＩチップの電極と基板のパッドを接続
する配線形成の工程図である。図において、２１ははん
だである。

【００６３】まず、基板４の所定の位置にＬＳＩチップ
１を載せ、紫外光硬化樹脂１０ａをその上から塗布す
る。電極２ａとパッド２ｂを露出させる開口部分を樹脂
被膜１０ａに形成し、この開口部分にはんだ２１を供給
し、その後に無電解はんだめっきにより電極とパッドを
接続するに配線１３を形成する。次に２００℃のホット
プレート上に２分間静置してはんだを溶融させ、電極２
ａ部分と配線１３、そしてパッド２ｂ部分と配線１３
を、それぞれはんだ接合する。ここで、はんだ２１の加
熱方法として、電極２ａやパッド２ｂ部分を配線１３の
上から炭酸ガスレーザ等で照射して加熱することも可能
である。このように、はんだを用いて、ＬＳＩチップを
基板に接合することにより、電極と配線部分の接合強度
を大きくすることができる。電極とパッドとの配線以外
にも、ＬＳＩチップの電極２に接続するリードを形成
し、パッケージ部品を形成する場合にも用いられる。

【００６４】また、はんだ２１の供給方法を無電解はん
だめっきとしたが、ディスペンサーによるソルダペース
ト供給も可能である。例えば上記の開口部に白金入りソ
ルダーペーストを供給する。無電解めっきの核となる白
金等の触媒を含有したはんだを供給することにより、銅
めっき被膜をさらに確実にはんだ上にも析出させ、断線
不良を防ぐことができる。

【００６５】さらに電極、パッドの開口部にはんだの代
わりに金を供給してもよい。例えば、無電解金めっきの
被膜により供給する。この場合は配線１３を形成した後
に、加圧して密着させるだけでよい。このように電極部
分に、金等の比較的柔らかい金属を供給しておくことに
よって接合部の導通を確実にすることができる。

【００６６】実施例１４．図１９は、この発明における
別の実施例を示すパッケージ部品の製造方法の工程図で
ある。実施例１ないし実施例８でＱＴＰを形成すると
き、電極と接合させると同時にポリイミドテープ上にリ
ードとなる導電体を形成し、その後、リードを所望の形
状に成形して外部接続端子とした。本実施例では、複数
の外部接続端子をそろえるようにリード成形する場合
に、それぞれの外部接続端子の形状のばらつきを防ぐも
のである。まず、図１９（ａ）のように、ポリイミドテ
ープ７にＬＳＩチップ１をフェイスアップで固定し、つ
ぎに（ｂ）のように、ポリイミドテープ７をリードの所
望の形状、例えば図のようなガルウイング形状にする。
その後、（ｃ）のようにリード１３を形成して、（ｄ）
のように封止樹脂１４にて封止してパッケージとする。
このようにしてＱＴＰを製造することにより、リード成
形時に発生するリード形状のばらつきを抑え、かつプロ
セスを簡略化できる。

【００６７】実施例１５．図２０は、この発明の別の実
施例を示すＱＴＰの構造図である。図において、２３は
リード先端に形成されたポリイミドテープ、２４はリー
ドに施されたはんだめっきである。

【００６８】従来、ＱＴＰの加工品は（ａ）のように、
ＱＴＰ本体から外部接続端子として形成された複数のリ
ード１３にまたがって、その先端部にこれらのリードを
固定する固定部材としてポリイミドテープ２３を形成し
ておいた。このポリイミドテープ２３により、リード成
形時にリードの高さのばらつきを防ぐことができる。ま
た通常、（ａ）の状態から、（ｂ）のようにリード１３
の表面に、はんだめっき２４が施されている。これによ
り他の部品とはんだ等で接合する際に、はんだを濡れや
すくする。しかし、リード１３の先端にポリイミドテー
プ２３を残したままはんだ接合する場合、接合後ポリイ
ミドテープが加熱されてはがれると、（ｃ）のように、
剥離したポリイミドテープ２３ｂの配置されていたリー
ド部分はリード１３が露出して、腐食などの不良が発生
していた。そこで（ｄ）のようにリード１３とポリイミ
ドテープ７の間にもはんだ層２４を形成しておくことに
より、リードの先端部のポリイミドテープ２３が剥離し
てもリード１３が露出しない。

【００６９】図２１は、このような剥離したポリイミド
テープ２３ｂの部分にリードが露出しないＱＴＰの製造
工程を示す工程図である。図において、図２１（ａ）は
図５（ｃ）と同一である。次に（ｂ）のように、はんだ
シートを圧着することによりはんだ層２５を形成し、さ
らにはんだ層２５の表面に無電解銅めっきを施すことに
よりめっき膜１２を形成する。その後、（ｃ）のよう
に、フォトリソグラフィにより、所望のリード形状にな
るようにめっき膜１２とはんだ層２５を選択除去しリー
ド１３を形成する。（ｄ）では、ＱＴＰの本体部分と形
成されたリード１３の先端部に図２０のポリイミドテー
プ２３部分のようにポリイミドテープ７を残して取り除
き、さらに（ｅ）のように封止樹脂１４でＬＳＩチップ
１を封止した後に必要なリード成形する。最後に、はん
だ層１２に形成されていないリード部分にはんだめっき
２５ａを施す。

【００７０】このようにＱＴＰを実装することにより、
リードの全面にはんだめっきされ、また、このはんだめ
っきを介してリード先端部にポリイミドテープ２３が形
成される。よって、リードの先端部に形成されたポリイ
ミドテープ２３が剥離してもリードが露出せず、腐食を
防止できる。

【００７１】実施例１６．図２２は、この発明における
別の実施例によりパッケージ部品であるＬＯＣ（Lead O
n Chip）の形成工程を示す概念図である。ＬＯＣはＱＴ
Ｐの一つの形態で、特にＬＳＩチップの中央部に形成さ
れた電極と接続するリードを形成する場合のパッケージ
部品である。従来のＬＯＣは図２２（ａ）に示すよう
に、ポリイミドテープ７に形成された開口部分にＬＳＩ
チップの中央部にある電極２が露出するように固定し、
さらにリード６があらかじめポリイミドテープ７上に形
成され、リード６の先端部分のＡｕバンプ８と電極２と
を圧着して接合する。この場合、バンプ８の形成の困難
さやリードの剛性不足が問題となっていた。

【００７２】そこで、（ｂ）のように、ポリイミドテー
プとＬＳＩチップとの段差を緩和させるためにポリイミ
ドテープ７の開口部側面に傾斜を設けるテーパ加工を施
し（７ａの部分）、リード６をあらかじめ所定の位置に
形成しておく。ＬＳＩチップ１をポリイミドテープ７の
開口部分に固定する。（ｃ）のように、無電解銅めっき
膜１２を全面に形成し、（ｄ）のように、めっき層１２
を選択除去することより電極２とリード６と接続する配
線１３を形成する。これ以後は前記の実施例と同様に、
ポリイミドテープ７の不要部分を取り除き、さらにリー
ドを必要に応じ成形することによりＬＯＣを形成する。
このように、ＬＯＣを製造することによりバンプ形成の
プロセスを省略し、位置ずれのないＬＳＩチップの接合
が可能となる。さらに開口部分とＬＳＩチップとの段差
を緩衝した構造となるので、無電解銅めっき膜が均一に
塗布されやすくなる。また上述のようにあらかじめリー
ド６をポリイミドテープ７上に形成せずに、ポリイミド
テープ７に直接、無電解銅めっき１２を塗布して、めっ
き膜の選択除去等により電極２と接続するリードを形成
することも可能である。

【００７３】実施例１７．なお、実施例１６のＬＯＣ形
成時に、ポリイミドテープにＬＳＩチップをポリイミド
テープに搭載する際の段差を緩和する構造を形成した
が、通常のＱＴＰやＬＣＣを形成する場合には、ＬＳＩ
チップの側面に段差の緩和構造を作る。図２３は、本実
施例を示すＱＴＰの製造工程図である。図において、２
６はアクリル製の段差緩衝部品であり、高さはＬＳＩチ
ップ１と同じ０．６ｍｍで、ＬＳＩチップ１と同寸法の
開口部をもち各辺の断面は三角形の形状をなし、斜面を
形成するものである。

【００７４】まず、（ａ）のように、ポリイミドテープ
７の所定の位置に、ＬＳＩチップ１をフェイスアップで
エポキシ系接着剤を用いて固定し、さらに段差緩衝部品
２６をＬＳＩチップの側面に合わせて固定する。そして
（ｂ）のように、紫外光硬化樹脂の被膜１０ａ（４０μ
ｍ）をスピンコーターを用いて形成し、フォトリソグラ
フィによって電極２の樹脂部分に開口部１１を形成し
て、電極２を露出させる。次に、（ｃ）のように、表面
に無電解銅めっきを施してめっき膜１２を形成し、その
後、（ｄ）のように、フォトリソグラフィにて選択除去
し、リード部分１３のみを残す。

【００７５】このようにして、ＬＳＩチップの段差を緩
和する部品を配置することにより、被膜１０ａや無電解
めっき膜１２が段差部分で形成されやすくなり、まため
っき膜１２の選択除去のためのフォトリソグラフィのプ
ロセスでの感光不足等の不良を回避できる。

【００７６】ここでは、段差緩衝部品２６を、ＬＳＩチ
ップ１を固定した後に固定したが、あらかじめＬＳＩチ
ップに段差を緩衝する部品を固定しておいても同様の効
果が得られる。また、段差緩衝部品２６を用いるかわり
に、ＬＳＩチップ１の周囲をテーパ加工しておくことも
有効である。さらに、段差緩衝部品２６を用いるかわり
に、エポキシ樹脂等粘性の高い物質をディスペンサーに
よって段差部分に供給し、硬化させることも有効であ
る。

【００７７】実施例１８．図２４は、この発明の別の実
施例を示すパッケージ部品であるＱＴＰの製造工程図で
ある。図において、１０ｂは紫外光硬化樹脂被膜、１３
ａ、１３ｂは無電解銅めっき層からなるリード、１３ｃ
はＱＴＰの外部接続端子を形成するリード、２０はリー
ド１３ａ、１３ｂとを接続するためのスルーホールであ
る。

【００７８】ＬＳＩチップ１の電極配置はその内部回路
の構造上都合の良い配置となっている。しかし所定の基
板へ実装する際に、その電極配置が不都合な場合、パッ
ケージ部品内で積層配線構造をとることにより、所望の
電極配置が形成される。図２４（ａ）は実施例３の図５
（ａ）〜（ｅ）の工程により形成される。（ｂ）で、リ
ード１３ａの一部が露出するスルーホール２０が形成さ
れるように樹脂被膜１０ｂをリード１３ａや樹脂被膜１
０ａ上に積層する。例えば樹脂被膜を上面全体に形成し
た後に、スルーホールとなる樹脂被膜の部分をフォトリ
ソグラフィにより取り除く。（ｃ）で、スルーホール２
０を介してリード１３ａと接続し、さらにＱＴＰ本体の
所望の外部位置に外部接続端子が形成されるように、樹
脂被膜１０ｂの所定箇所にリード１３ｂを形成する。こ
の形成方法は無電解銅めっきを施した後に選択除去する
等、前記実施例と同様である。さらに（ｄ）のように、
不要なポリイミドテープ７と樹脂被膜１０ａ、１０ｂを
取り除き、封止樹脂１４を両面に形成し、さらにリード
１３ｂを成形することにより外部接続端子１３ｃを形成
する。以上により本実施例の製造方法におけるＱＴＰが
得られる。上記の例では二層構造であるが、所望の外部
接続端子の位置にリードを形成するために三層以上の積
層構造をとってもよい。

【００７９】樹脂被膜上にめっき膜を形成しながら積層
配線構造をとるので、ＬＳＩチップのような小型で多ピ
ンの外部端子を有する電子部品でも、電子部品の端子と
は異なる端子の配置が容易に形成でき、かつ接続不良の
ないパッケージ部品が得られる。

【００８０】図２５は、図２４をパッケージ部品である
ＢＧＡ（Ball Grid Array）に適用した場合の構成図
で、同様に積層配線構造をとる。１３ｃはリード１３ｂ
と接続し、外部端子を形成する実装用の電極、２７は電
極１３ｃ上に形成された実装用のバンプである。図は三
層構造をなしている。（ｂ）は、このＢＧＡの斜視図で
ある。実装用の電極１３ｃを二次元平面的に、上面の所
要箇所に配置することによって、実装密度を飛躍的に上
げることができる。本実施例によれば、実装用電極１３
ｃをあらかじめ形成した基板を用意する必要がない。し
かも、実装用電極１３ｃを形成するプロセスで同時にＬ
ＳＩチップ１との電気的接合を行うのでプロセスを簡略
化できる。

【００８１】実施例１９．図２６は、この発明の別の実
施例であるパッケージ部品、例えばＬＣＣの製造方法を
示す概念図である。図において、１３は実装用の電極を
かねたリード、４ａは、ＬＳＩチップ１と同じ形状の凹
部を持つガラエポ製基板で、ＬＳＩチップはＬＳＩチッ
プの上面と基板の上面がそろうように、この凹部に搭載
される。

【００８２】まず、（ａ）のように、基板４ａの所定位
置に形成された凹部にＬＳＩチップ１を置き、（ｂ）の
ように、紫外光硬化樹脂１０ａをスピンコーターを用い
て塗布し、電極部分をフォトリソグラフィによって開口
する。さらに（ｃ）のように、基板４ａの電極の有する
面から裏面にわたって、無電解めっき膜を形成すること
により外部接続端子となるリード１３を形成して、ＬＣ
Ｃが得られる。

【００８３】以上のように、ＬＳＩチップ１を基板４ａ
に搭載するときのこれまでの段差がなくなるので、リー
ド形成時のめっきがしやすくなる。また、ＬＳＩチップ
１が基板４の内部に埋め込まれる状態になるので、パッ
ケージ部品として薄型の形状が可能になる。（ｄ）のよ
うに、メモリー等同じ部品を複数実装する必要のある部
品の場合、積み重ねて実装することで実装密度を上げ、
信号の高速化を達成することができる。

【００８４】実施例２０．図２７は、本実施例を示すも
ので、めっき膜等で形成するリードや配線の構造を示す
概念図である。これまでの実施例で、絶縁体である紫外
光硬化樹脂１０ａやポリイミドテープ７に周囲を囲まれ
るように形成されたリード１３において、このリード１
３中を電気が流れる場合、リード１３の周辺部に集中し
て電気が流れる。また、水平面に平行な辺が広いほどイ
ンピーダンスが小さく、電気信号の高速化には有効であ
る。従って、リード１３の表面積が十分広い程、高速化
には良いと言える。例えば、図における断面からみたリ
ードの高さに対して１０〜１０００倍の幅を持つリード
を形成することが好ましい。

【００８５】実施例２１．図２８は、この発明における
実施例を示すパッケージ部品の外部電極と基板に形成さ
れたパッドを接続する方法の概念図である。本実施例
は、特に実施例１３のように、ＬＳＩチップの電極と、
この電極に接続されるリードとをはんだ接合により接続
されたパッケージ部品、例えばＬＣＣを基板に実装する
場合で、２１ａは、ＬＳＩチップ１の電極２ａと、外部
接続端子になるリード１３とを電気的に導通させるため
の高温はんだ（例えば、融点２００℃）、２１ｂはリー
ド１３と基板４上のパッド２ｂを接続するための共晶は
んだ（例えば、融点１８３℃）からなるソルダペースト
である。

【００８６】図におけるＬＣＣは、ＬＳＩチップ１をフ
ェースダウンでＬＣＣ用基板４に固定し、ＬＳＩチップ
の電極２を露出させる開口部を形成する工程、この開口
部にはんだを供給する工程、導電体により所望のリード
を形成し、このはんだに加圧、溶融して電極２とリード
１３を接合する工程、さらに封止樹脂１４によりＬＳＩ
チップを被覆する工程により形成される。

【００８７】このＬＣＣの外部接続端子となるリード１
３を基板４上のパッド３に接続する方法を説明する。ま
ず、図２８（ａ）のように、電極２とリード１３とをは
んだ２１ａ（ここでは上記の高温はんだを用いる）を介
して接合した構造のＬＣＣを、ガラエポ基板４の上に形
成されたパッド３に共晶はんだからなるソルダペースト
２１ｂを供給しておいて、搭載する。つぎに、（ｂ）の
ように、２００℃のホットプレート上に２分間静置して
ソルダペースト２１ｂのみを溶融させ、パッド３と、リ
ード１３とをはんだ付する。このように２００℃の加熱
により、高温はんだ２１ａは溶融せずにそのまま電極２
とリード１３の接合状態を保つので、ＬＣＣを基板に実
装する際、実装時のはんだ付の熱伝導でＬＣＣの内部の
はんだが溶融して断線する不良を防止できる。

【００８８】実施例２２．図２９は、この発明における
別の実施例を示すパッケージ部品の外部電極と基板に形
成されたパッドを接続する方法の概念図である。本実施
例では、実施例２１と同様に、ＬＳＩチップ１の電極２
ａと、外部接続端子になるリード１３とをはんだ接合に
より接続するパッケージ部品、例えばＬＣＣで、このＬ
ＣＣを基板に実装する場合である。２１ｄはＬＣＣのベ
ース基板表面にＬＳＩチップ１の電極２を露出させるた
め形成された開口部に、外部接続端子となるリード１３
と電気的に導通させるために供給されたはんだ、２１ｅ
はＬＣＣを基板４に実装するためのはんだであり、２８
はＬＣＣのベース基板に形成されたサーマルバイアホー
ルである。

【００８９】図２９のＬＣＣは実施例２１と同様に形成
され、さらにサーマルバイアホール２８がはんだ２１ｄ
と接するリード部分とパッド３に接合されるリード部分
との間の少なくとも一部、リードと外部がつながるよう
に、ＬＣＣ本体に形成される。リード１３にサーマルバ
イアホール２８を接して設けることにより、ＬＣＣを基
板４に実装する際の熱が、このサーマルバイアホール２
８で放散されて、はんだ２１ａに伝導するのを防ぎ、は
んだの溶融による断線するのを防ぐ。例えば、実装時に
加熱して雰囲気を２１０℃で１分間保持し、はんだ２１
ｅが溶融してはんだ付されても、はんだ２１ｄは溶融す
ることはなかった。

【００９０】実施例２３．図３０は、この発明における
別の実施例を示すパッケージ部品の外部電極と基板上の
パッドを接続する方法の概念図である。本実施例は、実
施例２１と同様に、ＬＳＩチップ１の電極２ａと、外部
接続端子になるリード１３とをはんだ接合により接続す
るＬＣＣであるが、さらに実施例１８のように、ＬＳＩ
チップ１の電極２から多層配線構造により外部リードに
接続されている。

【００９１】ＬＳＩチップ１の電極２の面上に樹脂被膜
１０ａを、その電極２を露出させる開口部を設けながら
形成する。その開口部にはんだ２１ｄを供給して、その
上面に樹脂被膜１０ｂとめっき膜によるリード１３ａを
形成し、リード１３ａははんだ２１ｄを介して電極２と
接続する。さらに樹脂被膜１０ｃとめっき膜によるリー
ド１３ｂを形成し、リード１３ｂはリード１３ａと接続
する。同様に、樹脂被膜１０ｃ上にめっき膜によるリー
ド１３ｃを形成し、さらに、このリード１３ｃに所要の
成形を施して外部接続端子を形成する。以上によりＬＣ
Ｃ本体が形成され、外部接続端子がはんだ２１ｂにより
パッド３に接合される。このような多層配線構造をとる
ことにより、電極２ａより外部接続端子となるリード１
３ｃまでのリード長は一層構造の場合より長くなり、は
んだ２１ｅの加熱接合時、はんだ２１ｄまでの熱伝導を
抑えることができるので、はんだ２１ｄの溶融による断
線を防ぐことができる。例えば、一層のみで形成される
場合のＬＣＣのはんだ２１ｄから形成されるリードの長
さ（通常、数百μｍ）の２〜５倍程度の長さになるよう
に多層配線構造にする。この場合、実装時に加熱して雰
囲気を２１０℃で１分間保持し、はんだ２１ｅが溶融し
てはんだ付されても、はんだ２１ｄは溶融することはな
かった。

【００９２】上述の多層配線構造に限らず、ＬＳＩチッ
プの電極に接合されるはんだ２１ｄから基板のパッドと
接合される外部接続端子部分の間の長さを十分長くする
ことで、はんだ２１ｄの溶融を防ぐことができる。同様
に、通常の長さ（数百μｍ）の２〜５倍が好ましい。

【００９３】

【発明の効果】以上説明したように、本発明のパッケー
ジ部品の製造方法によれば、電子部品の電極を表に向け
て、電子部品を基板に配置した後に、電子部品と基板に
樹脂層を形成し、その樹脂層表面に電極と接続されるリ
ードとなる導電層を形成し、さらにこのリードを外部接
続端子に成形するので、電子部品の基板への搭載時の位
置ずれ、電極とリードとの接続時の接続不良や電子部品
の破損を防ぐことができ、さらに外部接続端子となるリ
ード形成を、電極との接合と同じプロセスで行い、製造
プロセスを簡略化できるという効果を奏する。

【００９４】また、本発明のパッケージ部品の製造方法
によれば、パッケージ部品に搭載される複数の電子部品
の電極間を接続する際に、各電極をそれぞれ表に向け
て、これらの電子部品をそれぞれ基板に配置した後に、
接続される電極の間に樹脂層を形成し、その樹脂層表面
にこれらの電極間を接続する配線となる導電層を形成す
るので、電子部品の基板への搭載時の位置ずれ、配線の
形成時における配線の接続不良や電子部品の破損を防ぐ
という効果を奏する。

【００９５】また、電子部品の電極を表に向けて、電子
部品を基板に配置した後に、電子部品と基板の表面に電
子部品の電極と接続されるリードとなる導電層を形成
し、さらにこのリードを外部接続端子に成形し、または
パッケージ部品に搭載される複数の電子部品の電極間を
接続する際にも、各電極をそれぞれ表に向けて、これら
の電子部品を基板に配置した後に、電子部品と基板の表
面に電極間を接続する配線となる導電層を形成するの
で、樹脂層を形成するプロセスと不要とし、かつ上記と
同一の効果を奏する。

【００９６】また、電子部品の電極を基板に対面するよ
うに、電子部品を基板に配置し、電極が露出させる開口
部を基板に設け、さらにこの開口部に電極に接続される
リードとなる導電層を形成し、このリードを外部接続端
子に成形し、またはパッケージ部品に搭載される複数の
電子部品の電極間を接続する際にも、各電子部品をそれ
ぞれ基板に対面するように、これらの電子部品を基板に
配置した後に、電子部品の接続される電極を露出させる
開口部を基板に設け、この開口部に電極間を接続する配
線となる導電層を形成するので、電極を基板に向い合わ
せて電子部品を基板に搭載する場合にも、上記と同一の
効果を奏する。

【００９７】電子部品の電極に、はんだを供給した後に
導電層を形成し、はんだを溶融するので、同様に電極と
導電層が強固に接合され、接触不良を防ぐという効果を
奏する。

【００９８】電子部品の電極に、金を供給した後に導電
層を形成し、この金を加圧、接合させるので、電極と導
電層が強固に接合され、接触不良を防ぐという効果を奏
する。

【００９９】電子部品を、あらかじめ所望の外部接続端
子の形状に成形された基板に配置して、その基板上にリ
ードを形成するので、このリードを外部接続端子として
成形する工程を省略できる。

【０１００】パッケージ部品の有する複数の外部接続端
子の先端部分に、それぞれ外部接続端子を並列させて固
定する固定部材を有するパッケージ部品において、少な
くとも固定部材と外部接続端子の間にはんだ層を形成す
るので、この固定部材が剥離しても、この剥離した部分
のリードが露出せず、腐食を防止するという効果を奏す
る。

【０１０１】電子部品の電極部分を露出する開口部の側
面に斜面を形成し、または電子部品を基板に配置する際
に、電子部品の側面に斜面を形成したので、この側面部
分には樹脂層や導電層を容易に、かつ均一に形成できる
という効果を奏する。

【０１０２】リードを形成後に、リードを外部接続端子
に成形せずに、さらにリードの一部を露出するようにリ
ード上に樹脂層を形成し、さらにこのリードの一部の露
出される部分に導電層を形成することで第二のリードを
形成し、この第二のリードを外部接続端子としたので、
電子部品の電極に接続されるリードの位置を、パッケー
ジ部品の所望の外部位置に容易に配置し直すことができ
るという効果を奏する。

【０１０３】基板部分に凹部を形成して、この凹部に電
子部品が搭載されるので、電子部品や基板上に形成され
る樹脂層または導電層の形成不良を抑えるという効果を
奏する。

【０１０４】パッケージ部品に搭載された電子部品の電
極と第一のはんだにより接合され、かつ外部接続端子と
してパッケージ部品の外部に引き出されたリードを有す
るパッケージ部品において、外部接続端子を第二のはん
だを加熱溶融させて他の部品に接続する際に、第一のは
んだの融点を第二のはんだの融点より高くするので、こ
の第二のはんだの加熱溶融により第一のはんだは溶融せ
ずに、電極とリードの断線を防ぐという効果を奏する。

【０１０５】また、パッケージ部品に搭載された電子部
品の電極とはんだにより接合され、一部は電子部品とと
もに封止され、先端部分は外部接続端子としてパッケー
ジ部品の外部に引き出されたリードを有するパッケージ
部品に、リードのパッケージ部品本体に封止された箇所
の少なくとも一部が外部に導通する開口部を設けたの
で、上記と同様にこのパッケージ部品を他の部品とはん
だ接合する際に、このはんだの加熱溶融による熱が、こ
の開口で放散され、電極とリードを接合するはんだまで
伝導することを防ぐという効果を奏する。

【０１０６】パッケージ部品に搭載された電子部品の電
極と第一のはんだにより接合され、かつ外部接続端子と
してパッケージ部品の外部に引き出されたリードを有す
るパッケージ部品において、外部接続端子を、第二のは
んだを加熱溶融されて他の部品に接続する際に、第二の
はんだの加熱時に発生する熱が第一のはんだに伝わらな
い程度、上記リードを長くしたので、上記と同様に、こ
の第二のはんだの加熱溶融により第一のはんだは溶融せ
ずに、電極とリードの断線を防ぐという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施例１に示すパッケージ部品の製造
工程図である。

【図２】本発明の実施例１に示すパッケージ部品の製造
工程で、電極に接続するリードの形成時における斜視図
である。

【図３】本発明の実施例２に示す複数の電子部品の電極
間を接続するパッケージ部品の製造方法の一工程図であ
る。

【図４】本発明の実施例２に示す電子部品の電極と基板
のパッドの間を接続する方法を示した図である。

【図５】本発明の実施例３に示すパッケージ部品の製造
工程図である。

【図６】本発明の実施例４に示す複数の電子部品の電極
間を接続するパッケージ部品の製造方法の一工程図であ
る。

【図７】本発明の実施例４に示す電子部品の電極と基板
のパッドの間を接続する方法を示した図である。

【図８】本発明の実施例５に示すパッケージ部品の製造
工程図である。

【図９】本発明の実施例６に示す複数の電子部品の電極
間を接続するパッケージ部品の製造方法の一工程図であ
る。

【図１０】本発明の実施例６に示す電子部品の電極と基
板のパッドの間を接続する方法を示した図である。

【図１１】本発明の実施例７に示すパッケージ部品の製
造工程図である。

【図１２】本発明の実施例８に示す複数の電子部品の電
極間を接続するパッケージ部品の製造方法の一工程図で
ある。

【図１３】本発明の実施例８に示す電子部品の電極と基
板のパッドの間を接続する方法を示した図である。

【図１４】本発明の実施例９に示すパッケージ部品の製
造工程図である。

【図１５】本発明の実施例１０に示すパッケージ部品の
製造工程図である。

【図１６】本発明の実施例１１に示すパッケージ部品の
製造工程図である。

【図１７】本発明の実施例１２に示すパッケージ部品の
製造工程図である。

【図１８】本発明の実施例１３に示すパッケージ部品の
製造工程図である。

【図１９】本発明の実施例１４に示すパッケージ部品の
製造工程図である。

【図２０】本発明の実施例１５に示すパッケージ部品で
あるＱＴＰの断面図である。

【図２１】本発明の実施例１５に示すパッケージ部品の
製造工程図である。

【図２２】本発明の実施例１６に示すパッケージ部品の
製造工程図である。

【図２３】本発明の実施例１７に示すパッケージ部品の
製造工程図である。

【図２４】本発明の実施例１８に示すパッケージ部品の
製造工程図である。

【図２５】本発明の実施例１８に示すパッケージ部品で
あるＢＧＡの断面図である。

【図２６】本発明の実施例１９に示すパッケージ部品の
製造工程図である。

【図２７】本発明の実施例２０に示すパッケージ部品を
構成するリード部分の断面図である。

【図２８】本発明の実施例２１に示すパッケージ部品で
あるＬＣＣの断面図である。

【図２９】本発明の実施例２２に示すパッケージ部品で
あるＬＣＣの断面図である。

【図３０】本発明の実施例２３に示すパッケージ部品で
あるＬＣＣの断面図である。

【図３１】従来技術によるワイヤボンディングによる電
極とリードを接続方法を示す図である。

【図３２】従来技術によるバンプによる接合を含んだパ
ッケージ部品の製造工程を示す図である。

【図３３】従来技術による、ワイヤボンディングによる
接続の問題点を示す図である。

【図３４】従来技術による、バンプによる接合の問題点
を示す図である。

【符号の説明】

１ＬＳＩチップ２ＬＳＩチップの電極４ガラエポ基板７ポリイミドテープ１０エポキシ樹脂１０ａ紫外光硬化樹脂１１開口部１２無電解銅めっき膜１３リード１４パッケージ封止樹脂１５電極間の配線１６フォトレジスト１７紫外光１８フォトマスク２０無電解銅めっき活性化物質２１はんだ２２直描ノズル２４はんだ層２５はんだ層２６段差緩衝用部品２８サーマルバイアホール

───────────────────────────────────────────────────── フロントページの続き (72)発明者安達照尼崎市塚口本町８丁目１番１号三菱電機株式会社生産技術研究所内 (72)発明者林修尼崎市塚口本町８丁目１番１号三菱電機株式会社生産技術研究所内 (72)発明者星之内進尼崎市塚口本町８丁目１番１号三菱電機株式会社生産技術研究所内 (72)発明者北村洋一尼崎市塚口本町８丁目１番１号三菱電機株式会社生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】電子部品の有する電極を表に向けて、上
記電子部品を基板に配置した後に、上記電子部品と基板
に樹脂層を形成する工程と、上記樹脂層の表面に上記電
極に接続するリードとなる導電層を形成する工程と、上
記リードを外部接続端子に成形する工程を含んだことを
特徴とするパッケージ部品の製造方法。
【請求項２】第一の電極を有する第一の電子部品と第
二の電極を有する第二の電子部品をそれぞれ基板の所定
位置に、各電極を表に向けて配置した後に、上記第一の
電極と第二の電極との間に樹脂層を形成する工程と、上
記樹脂層の表面に上記第一の電極と第二の電極とに接続
される配線となる導電層を形成する工程を含んだことを
特徴とするパッケージ部品の製造方法。
【請求項３】電子部品の有する電極を表に向けて、上
記電子部品を基板に配置した後に、上記電極を被覆する
ように、上記電子部品と基板に樹脂層を形成する工程
と、上記電極を露出させる開口部を樹脂層に形成する工
程と、上記開口部および樹脂層の表面に上記電極に接続
されるリードとなる導電層を形成する工程と、上記リー
ドを外部接続端子に成形する工程を含んだことを特徴と
するパッケージ部品の製造方法。
【請求項４】第一の電極を有する第一の電子部品と第
二の電極を有する第二の電子部品をそれぞれ基板の所定
位置に、各電極を表に向けて配置した後に、上記第一の
電極と第二の電極を被覆するように、上記電子部品と基
板に樹脂層を形成する工程と、上記電極を露出させる開
口部を樹脂層に形成する工程と、上記開口部および樹脂
層の表面に上記第一の電極と第二の電極とに接続される
配線となる導電層を形成する工程を含んだことを特徴と
するパッケージ部品の製造方法。
【請求項５】電子部品の有する電極を表に向けて、上
記電子部品を基板に配置した後に、電子部品および基板
の表面に上記電極と接続するリードとなる導電層を形成
する工程と、上記リードを外部接続端子に成形する工程
を含んだことを特徴とするパッケージ部品の製造方法。
【請求項６】第一の電極を有する第一の電子部品と第
二の電極を有する第二の電子部品をそれぞれ基板の所定
位置に、各電極を表に向けて配置した後に、上記電子部
品および基板の表面に上記第一の電極と第二の電極とに
接続される配線となる導電層を形成する工程を含んだこ
とを特徴とするパッケージ部品の製造方法。
【請求項７】電極を有する電子部品を基板の一の面
に、上記電極が対面するように固定する工程と、上記電
極を基板の裏面に露出させる開口部を上記基板に形成す
る工程と、上記開口部に上記電極に接続されるリードと
なる導電層を形成する工程と、上記リードを外部接続端
子に成形する工程を含んだことを特徴とするパッケージ
部品の製造方法。
【請求項８】第一の電極を有する第一の電子部品と第
二の電極を有する第二の電子部品をそれぞれ基板の一の
面に、各電極が対面するように固定する工程と、上記電
極を基板の裏面に露出させる開口部を上記基板に形成す
る工程と、上記開口部に上記第一の電極と第二の電極と
に接続される配線となる導電層を形成する工程を含んだ
ことを特徴とするパッケージ部品の製造方法。
【請求項９】導電層は無電解めっき膜であることを特
徴とする請求項１ないし請求項８のいずれか一項記載の
パッケージ部品の製造方法。
【請求項１０】導電層は導体ペーストの直描により形
成されることを特徴とする請求項１ないし請求項８のい
ずれか一項記載のパッケージ部品の製造方法。
【請求項１１】電極に接続されるリードもしくは電極
間に接続される配線となる導電層を形成する工程は、少
なくとも上記リードまたは配線のなされる箇所に導電層
を形成した後、上記導電層を覆うようにフォトレジスト
膜を形成する工程と、上記フォトレジスト膜の上記リー
ドまたは配線のなされる部分を露光して硬化させた後
に、硬化されないフォトレジスト膜部分を除去する工程
と、露出された導電層部分を取り除いた後に、残された
フォトレジスト膜を除去する工程を含んだことを特徴と
する請求項１ないし請求項８のいずれか一項記載のパッ
ケージ部品の製造方法。
【請求項１２】フォトレジスト膜のリードまたは配線
のなされる部分を露光する工程は、上記フォトレジスト
膜の部分に光を透過させるフォトマスクに光を照射する
か、もしくは上記フォトレジスト膜の部分にビーム照射
する工程を含むことを特徴とする請求項１１に記載のパ
ッケージ部品の製造方法。
【請求項１３】電極に接続されるリードもしくは電極
間に接続される配線となる導電層を形成する工程は、リ
ードもしくは配線の形成される箇所に、あらかじめ無電
解めっき触媒を供給した後に無電解めっき液に浸漬する
工程を含んだことを特徴とする請求項１ないし請求項８
のいずれか一項記載のパッケージ部品の製造方法。
【請求項１４】電極に接続されるリードもしくは電極
間に接続される配線となる導電層を形成する工程は、リ
ードもしくは配線の接続される電極の表面に、はんだを
供給した後に導電層を形成し、上記はんだを溶融して、
上記電極と導電層を接合する工程を含むことを特徴とす
る請求項１ないし請求項８のいずれか一項記載のパッケ
ージ部品の製造方法。
【請求項１５】はんだは、無電解めっき触媒を含有し
たものであることを特徴とする請求項１４に記載のパッ
ケージ部品の製造方法。
【請求項１６】電極に接続されるリードもしくは電極
間に接続される配線となる導電層を形成する工程は、リ
ードもしくは配線の接続される電極の表面に、金を供給
した後に導電層を形成し、上記金の供給された部分を加
圧接合する工程を含むことを特徴とする請求項１ないし
請求項８のいずれか一項記載のパッケージ部品の製造方
法。
【請求項１７】電子部品を配置する基板は、あらかじ
め所望の外部接続端子の形状に成形された基板であるこ
とを特徴とする請求項１ないし請求項８のいずれか一項
記載のパッケージ部品の製造方法。
【請求項１８】パッケージ部品の有する複数の外部接
続端子の先端部分に、それぞれ外部接続端子を並列させ
て固定する固定部材を有するパッケージ部品において、
少なくとも上記固定部材と外部接続端子の間にはんだ層
が形成されたことを特徴とするパッケージ部品。
【請求項１９】電極に接続されるリードとなる導電層
を形成する工程は、基板にはんだ層を形成した後に、導
電層を上記はんだ層の表面に形成する工程と、電子部品
の搭載される部分と上記リードの先端の部分を残して上
記基板を取り除く工程を含んだことを特徴とする請求項
１、請求項３、請求項５もしくは請求項７のいずれか一
項記載のパッケージ部品の製造方法。
【請求項２０】開口部を基板に形成する工程は、上記
開口部の側面に斜面を形成する工程を含むことを特徴と
する請求項７もしくは請求項８に記載のパッケージ部品
の製造方法。
【請求項２１】電子部品を基板に配置する工程は、上
記基板に配置される電子部品の側面に斜面を形成する工
程を含むことを特徴とする請求項１ないし請求項６のい
ずれか一項記載のパッケージ部品の製造方法。
【請求項２２】リードを外部接続端子に成形する工程
は、上記リードを外部接続端子に成形しないで、上記リ
ードの一部を露出するように、上記リード上に樹脂層を
形成する工程と、上記リードの露出した部分に導電層を
形成することにより、上記リードに接続し、上記樹脂層
の所望の位置まで引き出された第二のリードを形成する
工程と、上記第二のリードを外部接続端子に成形する工
程を含むことを特徴とする請求項１、請求項３、請求項
５もしくは請求項７のいずれか一項記載のパッケージ部
品の製造方法。
【請求項２３】電子部品を基板に配置する工程は、上
記基板の所定位置に形成された凹状部に上記電子部品を
配置する工程を含むことを特徴とする請求項１ないし請
求項８のいずれか一項記載のパッケージ部品の製造方
法。
【請求項２４】電極に接続されるリードもしくは電極
間に接続される配線となる導電層を形成する工程は、上
記リードもしくは配線を偏平に形成する工程を含むこと
を特徴とする請求項１ないし請求項８のいずれか一項記
載のパッケージ部品の製造方法。
【請求項２５】パッケージ部品に搭載された電子部品
の電極と第一のはんだにより接合され、かつ外部接続端
子としてパッケージ部品の外部に引き出されたリードを
有するパッケージ部品において、上記外部接続端子を、
第二のはんだを加熱溶融させて他の部品に接続する際
に、上記第一のはんだの融点は上記第二のはんだの融点
より高いことを特徴とするパッケージ部品。
【請求項２６】パッケージ部品に搭載された電子部品
の電極とはんだにより接合され、一部は上記電子部品と
ともに封止され、先端部分は外部接続端子としてパッケ
ージ部品の外部に引き出されたリードを有するパッケー
ジ部品において、上記リードのパッケージ部品本体に封
止された箇所の少なくとも一部に、外部に導通する開口
部を備えたことを特徴とするパッケージ部品。
【請求項２７】パッケージ部品に搭載された電子部品
の電極と第一のはんだにより接合され、かつ外部接続端
子としてパッケージ部品の外部に引き出されたリードを
有するパッケージ部品において、上記外部接続端子を、
第二のはんだを加熱溶融されて他の部品に接続する際
に、上記リードが上記第二のはんだの加熱時に発生する
熱が上記第一のはんだに伝わらない程度長いことを特徴
とするパッケージ部品。