JPH11233795A - 高耐圧半導体素子 - Google Patents
高耐圧半導体素子Info
- Publication number
- JPH11233795A JPH11233795A JP10036251A JP3625198A JPH11233795A JP H11233795 A JPH11233795 A JP H11233795A JP 10036251 A JP10036251 A JP 10036251A JP 3625198 A JP3625198 A JP 3625198A JP H11233795 A JPH11233795 A JP H11233795A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- type
- region
- conductivity type
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/411—PN diodes having planar bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 誘電体分離基板を用いた、逆回復耐量（Ｉ
MAX ）が高く、壊れにくい高耐圧半導体素子を提供する
こと。 【解決手段】 半導体基板と、この半導体基板上に絶縁
膜を介して形成された第１導電型の高抵抗半導体からな
る活性層と、この活性層内に形成された第１導電型の第
１の不純物領域と、前記活性層内に形成された第２電型
の第２の不純物領域と、前記第１の不純物領域内に形成
された高濃度の第１導電型の第３の不純物領域と、前記
第１の不純物領域内に形成された高濃度の第２導電型の
第４の不純物領域と、前記第３の不純物領域および第４
の不純物領域にオーミックコンタクトする第１の電極
と、前記第２の不純物領域にショットキーコンタクトす
る第２の電極とを具備することを特徴とする。
MAX ）が高く、壊れにくい高耐圧半導体素子を提供する
こと。 【解決手段】 半導体基板と、この半導体基板上に絶縁
膜を介して形成された第１導電型の高抵抗半導体からな
る活性層と、この活性層内に形成された第１導電型の第
１の不純物領域と、前記活性層内に形成された第２電型
の第２の不純物領域と、前記第１の不純物領域内に形成
された高濃度の第１導電型の第３の不純物領域と、前記
第１の不純物領域内に形成された高濃度の第２導電型の
第４の不純物領域と、前記第３の不純物領域および第４
の不純物領域にオーミックコンタクトする第１の電極
と、前記第２の不純物領域にショットキーコンタクトす
る第２の電極とを具備することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体分離構造の
高耐圧半導体素子に係り、特に、誘電体分離基板を用い
た高耐圧半導体素子に関する。
高耐圧半導体素子に係り、特に、誘電体分離基板を用い
た高耐圧半導体素子に関する。
【０００２】
【従来の技術】誘電体分離基板を用いた横型ダイオード
として、従来、図１５に示すような構造を有するものが
提案されている。図１５は、かかる従来の誘電体分離基
板を用いた横型ダイオードを示す断面図である。
として、従来、図１５に示すような構造を有するものが
提案されている。図１５は、かかる従来の誘電体分離基
板を用いた横型ダイオードを示す断面図である。
【０００３】図１５において、半導体基板１と高抵抗の
ｎ型半導体基板２を、間に絶縁膜３を介して積層して誘
電体分離基板が構成されている。このような誘電体分離
基板の高抵抗のｎ型半導体基板２の表面に、ｐ型のアノ
ード領域４、ｎ型のカソード領域５が形成され、またア
ノード領域４とカソード領域５それぞれに、ｎ+ 型不純
物領域６とｐ+ 型不純物領域７が選択的に形成されてい
る。更に、アノード領域４内のｎ+ 型不純物領域６、ｐ
+ 型不純物領域７の表面に、アノード電極８が形成さ
れ、双方にオーミックコンタクトし、カソード領域５内
のｎ+ 型不純物領域６、ｐ+ 型不純物領域７にカソード
電極９が形成され、双方にオーミックコンタクトしてい
る。
ｎ型半導体基板２を、間に絶縁膜３を介して積層して誘
電体分離基板が構成されている。このような誘電体分離
基板の高抵抗のｎ型半導体基板２の表面に、ｐ型のアノ
ード領域４、ｎ型のカソード領域５が形成され、またア
ノード領域４とカソード領域５それぞれに、ｎ+ 型不純
物領域６とｐ+ 型不純物領域７が選択的に形成されてい
る。更に、アノード領域４内のｎ+ 型不純物領域６、ｐ
+ 型不純物領域７の表面に、アノード電極８が形成さ
れ、双方にオーミックコンタクトし、カソード領域５内
のｎ+ 型不純物領域６、ｐ+ 型不純物領域７にカソード
電極９が形成され、双方にオーミックコンタクトしてい
る。
【０００４】このような図１５に示す構造の横型ダイオ
ードにおいて、半導体基板２の厚さが１５μｍのとき、
逆回復時間ｔrrは、ｔrr≦０．１８μｓｅｃと高速とな
るが、逆回復耐量（ＩMAX ）は、ＩMAX ≦０．５Ａと低
く、壊れ易くなってしまう。
ードにおいて、半導体基板２の厚さが１５μｍのとき、
逆回復時間ｔrrは、ｔrr≦０．１８μｓｅｃと高速とな
るが、逆回復耐量（ＩMAX ）は、ＩMAX ≦０．５Ａと低
く、壊れ易くなってしまう。
【０００５】
【発明が解決しようとする課題】このように、従来の誘
電体分離基板を用いた横型ダイオードでは、アノード領
域４のｎ+ 型の不純物領域６により寄生サイリスタが形
成され、このサイリスタがラッチアップして、逆回復耐
量（ＩMAX ）が低くなり、壊れ易くなるという問題があ
った。
電体分離基板を用いた横型ダイオードでは、アノード領
域４のｎ+ 型の不純物領域６により寄生サイリスタが形
成され、このサイリスタがラッチアップして、逆回復耐
量（ＩMAX ）が低くなり、壊れ易くなるという問題があ
った。
【０００６】本発明は、かかる問題点を考慮してなされ
たもので、誘電体分離基板を用いた、逆回復耐量（Ｉ
MAX ）が高く、壊れにくい高耐圧半導体素子を提供する
ことを目的とする。
たもので、誘電体分離基板を用いた、逆回復耐量（Ｉ
MAX ）が高く、壊れにくい高耐圧半導体素子を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、半導体基板と、この半導体基板上に絶縁
膜を介して形成された、第１導電型の高抵抗半導体から
なる活性層と、この活性層内に形成された第１導電型の
第１の不純物領域と、前記活性層内に形成された第２導
電型の第２の不純物領域と、前記第１の不純物領域内に
形成された高濃度の第１導電型の第３の不純物領域と、
前記第１の不純物領域内に形成された高濃度の第２導電
型の第４の不純物領域と、前記第３の不純物領域および
第４の不純物領域にオーミックコンタクトする第１の電
極と、前記第２の不純物領域にショットキーコンタクト
する第２の電極とを具備することを特徴とする高耐圧半
導体素子を提供する。
め、本発明は、半導体基板と、この半導体基板上に絶縁
膜を介して形成された、第１導電型の高抵抗半導体から
なる活性層と、この活性層内に形成された第１導電型の
第１の不純物領域と、前記活性層内に形成された第２導
電型の第２の不純物領域と、前記第１の不純物領域内に
形成された高濃度の第１導電型の第３の不純物領域と、
前記第１の不純物領域内に形成された高濃度の第２導電
型の第４の不純物領域と、前記第３の不純物領域および
第４の不純物領域にオーミックコンタクトする第１の電
極と、前記第２の不純物領域にショットキーコンタクト
する第２の電極とを具備することを特徴とする高耐圧半
導体素子を提供する。
【０００８】また、本発明は、半導体基板と、この基板
上に絶縁膜を介して形成された、第１導電型の高抵抗半
導体からなる活性層と、この活性層内に形成された第１
導電型の第１の不純物領域と、前記活性層内に形成され
た第２導電型の第２の不純物領域と、前記第１の不純物
領域内に形成された高濃度の第１導電型の第３の不純物
領域と、前記第１の不純物領域内に形成された高濃度の
第２導電型の第４の不純物領域と、前記第３の不純物領
域および第４の不純物領域にコンタクトする第１の電極
と、前記第２の不純物領域にコンタクトする第２の電極
と、具備し、前記第２の不純物領域の表面不純物濃度
は、２．０×１０18ｃｍ-2以下であることを特徴とする
高耐圧半導体素子を提供する。
上に絶縁膜を介して形成された、第１導電型の高抵抗半
導体からなる活性層と、この活性層内に形成された第１
導電型の第１の不純物領域と、前記活性層内に形成され
た第２導電型の第２の不純物領域と、前記第１の不純物
領域内に形成された高濃度の第１導電型の第３の不純物
領域と、前記第１の不純物領域内に形成された高濃度の
第２導電型の第４の不純物領域と、前記第３の不純物領
域および第４の不純物領域にコンタクトする第１の電極
と、前記第２の不純物領域にコンタクトする第２の電極
と、具備し、前記第２の不純物領域の表面不純物濃度
は、２．０×１０18ｃｍ-2以下であることを特徴とする
高耐圧半導体素子を提供する。
【０００９】以上のように構成される本発明の高耐圧半
導体素子では、第２の不純物領域には第１導電型の不純
物領域が存在せず、第２の不純物領域は第２の電極とシ
ョットキーコンタクトしているか、または第２の不純物
領域の表面不純物濃度が２．０×１０18ｃｍ-2であるた
め、寄生サイリスタが形成されず、寄生サイリスタがラ
ッチアップして逆回復耐量（ＩMAX ）が低くなることが
ない。
導体素子では、第２の不純物領域には第１導電型の不純
物領域が存在せず、第２の不純物領域は第２の電極とシ
ョットキーコンタクトしているか、または第２の不純物
領域の表面不純物濃度が２．０×１０18ｃｍ-2であるた
め、寄生サイリスタが形成されず、寄生サイリスタがラ
ッチアップして逆回復耐量（ＩMAX ）が低くなることが
ない。
【００１０】従って、本発明によると、誘電体分離基板
を用いた、逆回復耐量（ＩMAX ）が高く、壊れにくい高
耐圧半導体素子を得ることが出来る。なお、第１の不純
物領域の終端部に第３の不純物領域およびコンタクトホ
ールが形成されていない場合には、第１の不純物領域の
終端部にキャリアが蓄積され易く、高注入の際インパク
トイオン化の発生が中電圧においても生じてしまうた
め、高耐圧を得ることが困難となる。
を用いた、逆回復耐量（ＩMAX ）が高く、壊れにくい高
耐圧半導体素子を得ることが出来る。なお、第１の不純
物領域の終端部に第３の不純物領域およびコンタクトホ
ールが形成されていない場合には、第１の不純物領域の
終端部にキャリアが蓄積され易く、高注入の際インパク
トイオン化の発生が中電圧においても生じてしまうた
め、高耐圧を得ることが困難となる。
【００１１】この問題を解決するためには、第１の不純
物領域の終端部における湾曲部分に、第３および第４の
不純物領域が交互に放射状に配置している構成を採るこ
とが好ましい。また、第２の不純物領域内に高濃度の第
２電型の第５の不純物領域を形成し、第２の不純物領域
の終端部に第５の不純物領域が所定の間隔を隔てて放射
状に配置する構成とすることも可能である。
物領域の終端部における湾曲部分に、第３および第４の
不純物領域が交互に放射状に配置している構成を採るこ
とが好ましい。また、第２の不純物領域内に高濃度の第
２電型の第５の不純物領域を形成し、第２の不純物領域
の終端部に第５の不純物領域が所定の間隔を隔てて放射
状に配置する構成とすることも可能である。
【００１２】このようにすることにより、終端部におけ
るキャリアの注入を抑えることが可能となる。また、上
述の本発明の高耐圧半導体素子では、第２の不純物領域
の表面不純物濃度を２．０×１０18ｃｍ-2以下とするこ
とにより、所定値以上の逆回復耐量（ＩMAX ）を得るこ
とが出来るが、第２の不純物領域の拡散深さを２μｍ以
下とすることによっても、所定値以上の逆回復耐量（Ｉ
MAX ）を得ることが可能である。
るキャリアの注入を抑えることが可能となる。また、上
述の本発明の高耐圧半導体素子では、第２の不純物領域
の表面不純物濃度を２．０×１０18ｃｍ-2以下とするこ
とにより、所定値以上の逆回復耐量（ＩMAX ）を得るこ
とが出来るが、第２の不純物領域の拡散深さを２μｍ以
下とすることによっても、所定値以上の逆回復耐量（Ｉ
MAX ）を得ることが可能である。
【００１３】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。図１は本発明の一実施形
態に係る横型ダイオードを示し、（ａ）は断面図、
（ｂ）は平面図である。なお、（ａ）は（ｂ）のＡ−Ａ
´線に沿った断面図である。
実施の形態について説明する。図１は本発明の一実施形
態に係る横型ダイオードを示し、（ａ）は断面図、
（ｂ）は平面図である。なお、（ａ）は（ｂ）のＡ−Ａ
´線に沿った断面図である。
【００１４】図１に示すように、半導体基板１０上に、
間に絶縁膜１２を介して、高抵抗のｎ型半導体基板１１
を形成して、誘電体分離基板が構成されている。この誘
電体分離基板の高抵抗のｎ型半導体基板１１の表面部分
には、ｐ型のアノード領域１３およびｎ型のカソード領
域１４が形成されている。また、アノード領域１３に
は、ｐ+ 型の不純物領域１５が選択的に形成され、ｎ型
のカソード領域１４には、ｎ+ 型の不純物領域１６とｐ
+ 型の不純物領域１７が形成されている。
間に絶縁膜１２を介して、高抵抗のｎ型半導体基板１１
を形成して、誘電体分離基板が構成されている。この誘
電体分離基板の高抵抗のｎ型半導体基板１１の表面部分
には、ｐ型のアノード領域１３およびｎ型のカソード領
域１４が形成されている。また、アノード領域１３に
は、ｐ+ 型の不純物領域１５が選択的に形成され、ｎ型
のカソード領域１４には、ｎ+ 型の不純物領域１６とｐ
+ 型の不純物領域１７が形成されている。
【００１５】図１（ｂ）に示すように、アノード領域１
３のｐ+ 型の不純物領域１５は短冊状に形成され、カソ
ード領域１４のｎ+ 型の不純物領域１６とｐ+ 型の不純
物領域１７は短冊状に交互に形成されている。
３のｐ+ 型の不純物領域１５は短冊状に形成され、カソ
ード領域１４のｎ+ 型の不純物領域１６とｐ+ 型の不純
物領域１７は短冊状に交互に形成されている。
【００１６】ｐ+ 型の不純物領域１５の表面にはアノー
ド電極１８が形成され、このアノード電極１８は、アノ
ード領域１３にはショットキーコンタクトし、ｐ+ 型の
不純物領域１５にはオーミックコンタクトしている。ま
た、ｎ+ 型の不純物領域１６およびｐ+ 型の不純物領域
１７の上にはカソード電極１９が形成され、双方にオー
ミックコンタクトしている。
ド電極１８が形成され、このアノード電極１８は、アノ
ード領域１３にはショットキーコンタクトし、ｐ+ 型の
不純物領域１５にはオーミックコンタクトしている。ま
た、ｎ+ 型の不純物領域１６およびｐ+ 型の不純物領域
１７の上にはカソード電極１９が形成され、双方にオー
ミックコンタクトしている。
【００１７】素子周辺部は、アノード電極１８がアノー
ド領域１３とｐ+ 型の不純物領域１５に端までコンタク
トしており、カソード電極１８がｎ+ 型の不純物領域１
６とｐ+ 型の不純物領域１７に端までコンタクトしてい
る。
ド領域１３とｐ+ 型の不純物領域１５に端までコンタク
トしており、カソード電極１８がｎ+ 型の不純物領域１
６とｐ+ 型の不純物領域１７に端までコンタクトしてい
る。
【００１８】図１（ｂ）において、参照符号２０は、カ
ソード電極１９とｎ+ 型の不純物領域１６ならびにｐ+
型の不純物領域１７とを接続するためのコンタクトホー
ル、およびアノード電極１８とアノード領域１３ならび
にｐ+ 型の不純物領域１５とをそれぞれを接続するする
ためのコンタクトホールを示す。
ソード電極１９とｎ+ 型の不純物領域１６ならびにｐ+
型の不純物領域１７とを接続するためのコンタクトホー
ル、およびアノード電極１８とアノード領域１３ならび
にｐ+ 型の不純物領域１５とをそれぞれを接続するする
ためのコンタクトホールを示す。
【００１９】図１（ａ）では、ｐ+ 型の不純物領域１７
とｎ+ 型の不純物領域１６とは素子長方向に隣接してい
るように見えるが、実際には、図１（ｂ）に示すよう
に、ｐ+ 型の不純物領域１７は不純物領域１６を介する
ことなくｎ型のカソード領域１４およびｎ型半導体基板
１１に接続されている。このような構造は、本発明に係
る横型ダイオードの一つの特徴をなす。
とｎ+ 型の不純物領域１６とは素子長方向に隣接してい
るように見えるが、実際には、図１（ｂ）に示すよう
に、ｐ+ 型の不純物領域１７は不純物領域１６を介する
ことなくｎ型のカソード領域１４およびｎ型半導体基板
１１に接続されている。このような構造は、本発明に係
る横型ダイオードの一つの特徴をなす。
【００２０】なお、図１に示す横型ダイオードでは、高
抵抗のｎ型半導体基板１１の厚さを１５μｍ、絶縁膜１
２の厚さを３μｍにし、ｐ型のアノード領域１３の表面
濃度を５．３×１０16〜４．１×１０18ｃｍ-2、ｐ型の
アノード領域１３の拡散深さを０．６８μｍ〜６．３μ
ｍに設定した。
抵抗のｎ型半導体基板１１の厚さを１５μｍ、絶縁膜１
２の厚さを３μｍにし、ｐ型のアノード領域１３の表面
濃度を５．３×１０16〜４．１×１０18ｃｍ-2、ｐ型の
アノード領域１３の拡散深さを０．６８μｍ〜６．３μ
ｍに設定した。
【００２１】図２〜５は、図１に示す実施形態を変形し
た横型ダイオードの平面図及びＡ−Ａ´線に沿った断面
図である。図２に示す横型ダイオードは、図１に示す実
施形態に係る横型ダイオードにおいて、アノード領域１
３の拡散深さを図１に示す横型ダイオードより浅く、表
面濃度を高く形成したものである。また、図３に示す横
型ダイオードは、図１に示す横型ダイオードにおいて、
アノード領域１３の拡散深さを図２に示す横型ダイオー
ドより浅く、表面濃度を高く形成したものである。
た横型ダイオードの平面図及びＡ−Ａ´線に沿った断面
図である。図２に示す横型ダイオードは、図１に示す実
施形態に係る横型ダイオードにおいて、アノード領域１
３の拡散深さを図１に示す横型ダイオードより浅く、表
面濃度を高く形成したものである。また、図３に示す横
型ダイオードは、図１に示す横型ダイオードにおいて、
アノード領域１３の拡散深さを図２に示す横型ダイオー
ドより浅く、表面濃度を高く形成したものである。
【００２２】図４に示す横型ダイオードは、図３に示す
横型ダイオードにおいて、ｐ+ 型の不純物領域１５のピ
ッチを小さくして形成したものである。アノードの奥行
方向のｐ+ 型不純物領域１５の幅は、図１〜３では１０
μｍであるが、２．５μｍと狭くされている。
横型ダイオードにおいて、ｐ+ 型の不純物領域１５のピ
ッチを小さくして形成したものである。アノードの奥行
方向のｐ+ 型不純物領域１５の幅は、図１〜３では１０
μｍであるが、２．５μｍと狭くされている。
【００２３】図５は、図３に示す横型ダイオードにおい
て、ｐ+ 型の不純物領域１５を除去したものである。図
６は、図１に示す横型ダイオードで得られた逆回復耐量
（ＩMAX ）とｐ型のアノード領域１３の拡散深さの関係
を示す特性図である。図６より、ｐ型のアノード領域１
３の拡散深さ２μｍ以上のときに、３Ａ以上の逆回復耐
量（ＩMAX ）を得ることが出来ることがわかる。
て、ｐ+ 型の不純物領域１５を除去したものである。図
６は、図１に示す横型ダイオードで得られた逆回復耐量
（ＩMAX ）とｐ型のアノード領域１３の拡散深さの関係
を示す特性図である。図６より、ｐ型のアノード領域１
３の拡散深さ２μｍ以上のときに、３Ａ以上の逆回復耐
量（ＩMAX ）を得ることが出来ることがわかる。
【００２４】図７は、図１に示す横型ダイオードで得ら
れた逆回復耐量（ＩMAX ）と、ｐ型のアノード領域１３
の表面濃度との関係を示す特性図である。図７より、ｐ
型のアノード領域１３の表面濃度が２．０×１０18ｃｍ
-2以下のときに、３Ａ以上の逆回復耐量（ＩMAX ）を得
ることが出来ることがわかる。
れた逆回復耐量（ＩMAX ）と、ｐ型のアノード領域１３
の表面濃度との関係を示す特性図である。図７より、ｐ
型のアノード領域１３の表面濃度が２．０×１０18ｃｍ
-2以下のときに、３Ａ以上の逆回復耐量（ＩMAX ）を得
ることが出来ることがわかる。
【００２５】このように、３Ａ以上の逆回復耐量（Ｉ
MAX ）を得るためには、ｐ型のアノード領域１３の表面
濃度を２．０×１０18ｃｍ-2以下とするか、ｐ型のアノ
ード領域１３の拡散深さを２μｍ以上とするか、いずれ
かを選択すればよいことがわかる。両方の条件を満たす
ようにしても、勿論よい。
MAX ）を得るためには、ｐ型のアノード領域１３の表面
濃度を２．０×１０18ｃｍ-2以下とするか、ｐ型のアノ
ード領域１３の拡散深さを２μｍ以上とするか、いずれ
かを選択すればよいことがわかる。両方の条件を満たす
ようにしても、勿論よい。
【００２６】次に、横型ダイオードの終端部における構
成について説明する。図８は、本発明の比較例に係る横
型ダイオードの周辺部の平面図である。このダイオード
の終端部は、アノード側のｐ+ 型領域１５とｐ型領域１
３の交互のストライプを湾曲分の一部まで形成してお
り、その上にコンタクトホール２０を形成している。ま
た、カソード側のｐ+ 型領域１７はｎ+ 型領域１６の中
に形成されており、湾曲部分には形成されていない。更
に、コンタクトホールは湾曲部分には形成されていな
い。
成について説明する。図８は、本発明の比較例に係る横
型ダイオードの周辺部の平面図である。このダイオード
の終端部は、アノード側のｐ+ 型領域１５とｐ型領域１
３の交互のストライプを湾曲分の一部まで形成してお
り、その上にコンタクトホール２０を形成している。ま
た、カソード側のｐ+ 型領域１７はｎ+ 型領域１６の中
に形成されており、湾曲部分には形成されていない。更
に、コンタクトホールは湾曲部分には形成されていな
い。
【００２７】このような構造の横型ダイオードでは、既
に説明したように、終端部にキャリアが蓄積され易く、
高注入の際、インパクトイオン化の発生が中電圧におい
ても生じ、高耐圧を得ることが困難である。
に説明したように、終端部にキャリアが蓄積され易く、
高注入の際、インパクトイオン化の発生が中電圧におい
ても生じ、高耐圧を得ることが困難である。
【００２８】図９は、このような図８に示す構造の横型
ダイオードの問題点を解決するものであって、終端部に
蓄積されるキャリアを掃き出す構造を有している。即
ち、図８に示す横型ダイオードと同様、アノード側のｐ
+ 型領域１５とｐ型領域１３の交互のストライプを湾曲
分の一部まで形成する一方、コンタクトホール２０をｐ
型領域１３上に広く形成している。また、カソード側
は、湾曲部分全体にｐ+ 型領域１７とｎ+ 型領域１６と
が交互に配置した構造とし、キャリアの注入を抑えるよ
うにしている。
ダイオードの問題点を解決するものであって、終端部に
蓄積されるキャリアを掃き出す構造を有している。即
ち、図８に示す横型ダイオードと同様、アノード側のｐ
+ 型領域１５とｐ型領域１３の交互のストライプを湾曲
分の一部まで形成する一方、コンタクトホール２０をｐ
型領域１３上に広く形成している。また、カソード側
は、湾曲部分全体にｐ+ 型領域１７とｎ+ 型領域１６と
が交互に配置した構造とし、キャリアの注入を抑えるよ
うにしている。
【００２９】図１０は、アノード側の湾曲部にも、ｐ+
型領域１５とｐ型領域１３の交互のストライプを形成
し、その上にコンタクトホール２０を形成している。図
１１は、図８に示す構造の横型ダイオードの逆電流回復
波形、図１２は、図９に示す構造の横型ダイオードの逆
電流回復波形をそれぞれ示す。図１２から、ｔrrは２２
０ｎｓｅｃ、Ｑrrは７．５×１０-8Ａ・ｓｅｃとなり、
それぞれ１２％、３２％減少したことがわかった。ま
た、図９に示す構造の横型ダイオードの耐圧は５００Ｖ
以上であった。
型領域１５とｐ型領域１３の交互のストライプを形成
し、その上にコンタクトホール２０を形成している。図
１１は、図８に示す構造の横型ダイオードの逆電流回復
波形、図１２は、図９に示す構造の横型ダイオードの逆
電流回復波形をそれぞれ示す。図１２から、ｔrrは２２
０ｎｓｅｃ、Ｑrrは７．５×１０-8Ａ・ｓｅｃとなり、
それぞれ１２％、３２％減少したことがわかった。ま
た、図９に示す構造の横型ダイオードの耐圧は５００Ｖ
以上であった。
【００３０】次に、図１３は、アノード側の湾曲部分に
ｐ+ 型領域１５を設けていない例を示す。このような構
成の横型ダイオードでは、図８に示す構成の横型ダイオ
ードよりも、キャリアをより多く掃き出すようにしてい
る。また、図１４は、ｐ+ 型領域１５を外側のみに形成
し、ｐ型領域１３を広く設計した例を示す。
ｐ+ 型領域１５を設けていない例を示す。このような構
成の横型ダイオードでは、図８に示す構成の横型ダイオ
ードよりも、キャリアをより多く掃き出すようにしてい
る。また、図１４は、ｐ+ 型領域１５を外側のみに形成
し、ｐ型領域１３を広く設計した例を示す。
【００３１】
【発明の効果】以上詳述したように、本発明によれば、
ｐ型のアノード領域１３をアノード電極とショットキー
コンタクトさせるか、またはｐ型のアノード領域１３の
表面濃度を２．０×１０18ｃｍ-2とすることにより、或
いはｐ型のアノード領域１３の拡散深さを２μｍ以上と
することにより、誘電体分離基板を用いた、逆回復耐量
（ＩMAX ）が高く、壊れにくい高耐圧半導体素子を得る
ことが可能である。
ｐ型のアノード領域１３をアノード電極とショットキー
コンタクトさせるか、またはｐ型のアノード領域１３の
表面濃度を２．０×１０18ｃｍ-2とすることにより、或
いはｐ型のアノード領域１３の拡散深さを２μｍ以上と
することにより、誘電体分離基板を用いた、逆回復耐量
（ＩMAX ）が高く、壊れにくい高耐圧半導体素子を得る
ことが可能である。
【図１】本発明の一実施形態に係る横型ダイオードの平
面図及びＡ−Ａ´線に沿った断面図。
面図及びＡ−Ａ´線に沿った断面図。
【図２】本発明の変形例に係る横型ダイオードの平面図
及びＡ−Ａ´線に沿った断面図。
及びＡ−Ａ´線に沿った断面図。
【図３】本発明の変形例に係る横型ダイオードの平面図
及びＡ−Ａ´線に沿った断面図。
及びＡ−Ａ´線に沿った断面図。
【図４】本発明の変形例に係る横型ダイオードの平面図
及びＡ−Ａ´線に沿った断面図。
及びＡ−Ａ´線に沿った断面図。
【図５】本発明の変形例に係る横型ダイオードの平面図
及びＡ−Ａ´線に沿った断面図。
及びＡ−Ａ´線に沿った断面図。
【図６】図１に示す横型ダイオードのＩMAX とｐ型アノ
ード領域の拡散深さとの関係を示す特性図。
ード領域の拡散深さとの関係を示す特性図。
【図７】図１に示す横型ダイオードのＩMAX とｐ型アノ
ード領域の表面濃度の関係を示す特性図。
ード領域の表面濃度の関係を示す特性図。
【図８】比較例に係る横型ダイオードの周辺部の平面
図。
図。
【図９】本発明の他の実施形態に係る横型ダイオードの
周辺部の平面図。
周辺部の平面図。
【図１０】本発明の他の実施形態に係る横型ダイオード
の周辺部の平面図。
の周辺部の平面図。
【図１１】図８に示す構造の横型ダイオードの逆電流回
復波形を示す図。
復波形を示す図。
【図１２】図９に示す構造の横型ダイオードの逆電流回
復波形を示す図。
復波形を示す図。
【図１３】本発明の他の実施形態に係る横型ダイオード
の周辺部の平面図。
の周辺部の平面図。
【図１４】本発明の他の実施形態に係る横型ダイオード
の周辺部の平面図。
の周辺部の平面図。
【図１５】従来の横型ダイオードの平面図及びＡ−Ａ´
線に沿った断面図。
線に沿った断面図。
１…半導体基板 ２…高抵抗のｎ型半導体基板 ３…絶縁膜 ４…ｐ型アノード領域 ５…ｎ型カソード領域 ６…ｎ+ 型不純物領域 ７…ｐ+ 型不純物領域 ８…アノード電極 ９…カソード電極 １０…半導体基板 １１…高抵抗のｎ型半導体基板 １２…絶縁膜 １３…ｐ型アノード領域 １４…ｎ型カソード領域 １５…ｐ+ 型不純物領域 １６…ｎ+ 型不純物領域 １７…ｐ+ 型不純物領域 １８…アノード電極 １９…カソード電極 ２０…コンタクトホール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 明夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (7)
- 【請求項１】半導体基板と、 この半導体基板上に絶縁膜を介して形成された第１導電
型の高抵抗半導体からなる活性層と、 この活性層内に形成された第１導電型の第１の不純物領
域と、 前記活性層内に形成された第２導電型の第２の不純物領
域と、 前記第１の不純物領域内に形成された高濃度の第１導電
型の第３の不純物領域と、 前記第１の不純物領域内に形成された高濃度の第２導電
型の第４の不純物領域と、 前記第３の不純物領域および第４の不純物領域にオーミ
ックコンタクトする第１の電極と、 前記第２の不純物領域にショットキーコンタクトする第
２の電極と、を具備することを特徴とする高耐圧半導体
素子。 - 【請求項２】半導体基板と、 この基板上に絶縁膜を介して形成された第１導電型の高
抵抗半導体からなる活性層と、 この活性層内に形成された第１導電型の第１の不純物領
域と、 前記活性層内に形成された第２導電型の第２の不純物領
域と、 前記第１の不純物領域内に形成された高濃度の第１導電
型の第３の不純物領域と、 前記第１の不純物領域内に形成された高濃度の第２導電
型の第４の不純物領域と、 前記第３の不純物領域および第４の不純物領域にコンタ
クトする第１の電極と、 前記第２の不純物領域にコンタクトする第２の電極と、
を具備し、 前記第２の不純物領域の表面不純物濃度は、２．０×１
０18ｃｍ-2以下であることを特徴とする高耐圧半導体素
子。 - 【請求項３】前記第１の不純物領域の終端部における湾
曲部分に、前記第３および第４の不純物領域が交互に放
射状に配置していることを特徴とする請求項１または２
に記載の高耐圧半導体素子。 - 【請求項４】前記第２の不純物領域内に形成された高濃
度の第２導電型の第５の不純物領域を更に具備し、前記
第２の電極は、前記第５の不純物領域にオーミックコン
タクトすることを特徴とする請求項１または２に記載の
高耐圧半導体素子。 - 【請求項５】前記第２の不純物領域の終端部に、前記第
５の不純物領域が所定の間隔を隔てて放射状に配置して
いることを特徴とする請求項４に記載の高耐圧半導体素
子。 - 【請求項６】前記第２の不純物領域の拡散深さは、２μ
ｍ以上であることを特徴とする請求項１または２に記載
の高耐圧半導体素子。 - 【請求項７】前記第３の不純物領域、第１の不純物領域
および活性層は、直線上に配置されていることを特徴と
する請求項１または２に記載の高耐圧半導体素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03625198A JP4157184B2 (ja) | 1998-02-18 | 1998-02-18 | 高耐圧半導体素子 |
| US09/251,489 US5982015A (en) | 1998-02-18 | 1999-02-17 | High breakdown voltage semiconductor device |
| US09/393,273 US6133617A (en) | 1998-02-18 | 1999-09-10 | High breakdown voltage semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03625198A JP4157184B2 (ja) | 1998-02-18 | 1998-02-18 | 高耐圧半導体素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11233795A true JPH11233795A (ja) | 1999-08-27 |
| JPH11233795A5 JPH11233795A5 (ja) | 2005-05-26 |
| JP4157184B2 JP4157184B2 (ja) | 2008-09-24 |
Family
ID=12464564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03625198A Expired - Fee Related JP4157184B2 (ja) | 1998-02-18 | 1998-02-18 | 高耐圧半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5982015A (ja) |
| JP (1) | JP4157184B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270034A (ja) * | 2005-02-28 | 2006-10-05 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2011014923A (ja) * | 2010-09-08 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012054532A (ja) * | 2010-08-04 | 2012-03-15 | Denso Corp | 横型ダイオードを有する半導体装置 |
| JP2012124464A (ja) * | 2010-11-16 | 2012-06-28 | Toyota Central R&D Labs Inc | ダイオード |
| CN103972272A (zh) * | 2014-04-18 | 2014-08-06 | 苏州锝耀电子有限公司 | 高可靠性表面安装器件 |
| JPWO2021106939A1 (ja) * | 2019-11-29 | 2021-06-03 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4157184B2 (ja) * | 1998-02-18 | 2008-09-24 | 株式会社東芝 | 高耐圧半導体素子 |
| JP2004296883A (ja) * | 2003-03-27 | 2004-10-21 | Sharp Corp | 半導体装置とその製造方法 |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| JP2008085187A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2008085186A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
| JP5790214B2 (ja) | 2010-09-09 | 2015-10-07 | 株式会社デンソー | 横型の絶縁ゲート型バイポーラトランジスタ |
| JP5646948B2 (ja) * | 2010-10-19 | 2014-12-24 | ローム株式会社 | 半導体装置 |
| JP5739767B2 (ja) * | 2011-08-23 | 2015-06-24 | 株式会社東芝 | 誘電体分離基板および半導体装置 |
| US10580906B1 (en) * | 2018-10-01 | 2020-03-03 | Nxp B.V. | Semiconductor device comprising a PN junction diode |
| US20260006894A1 (en) * | 2024-06-29 | 2026-01-01 | Texas Instruments Incorporated | Minority carrier collector for diode and transistor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438220A (en) * | 1987-02-26 | 1995-08-01 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
| JP3321185B2 (ja) * | 1990-09-28 | 2002-09-03 | 株式会社東芝 | 高耐圧半導体装置 |
| JP2859789B2 (ja) * | 1992-11-13 | 1999-02-24 | ローム株式会社 | フォトダイオードアレイおよびその製法 |
| JP4157184B2 (ja) * | 1998-02-18 | 2008-09-24 | 株式会社東芝 | 高耐圧半導体素子 |
-
1998
- 1998-02-18 JP JP03625198A patent/JP4157184B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-17 US US09/251,489 patent/US5982015A/en not_active Expired - Fee Related
- 1999-09-10 US US09/393,273 patent/US6133617A/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270034A (ja) * | 2005-02-28 | 2006-10-05 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2012054532A (ja) * | 2010-08-04 | 2012-03-15 | Denso Corp | 横型ダイオードを有する半導体装置 |
| DE102011080351A1 (de) | 2010-08-04 | 2012-06-28 | Denso Corporation | Halbleitereinrichtung mit einer lateralen Diode |
| JP2011014923A (ja) * | 2010-09-08 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012124464A (ja) * | 2010-11-16 | 2012-06-28 | Toyota Central R&D Labs Inc | ダイオード |
| CN103972272A (zh) * | 2014-04-18 | 2014-08-06 | 苏州锝耀电子有限公司 | 高可靠性表面安装器件 |
| JPWO2021106939A1 (ja) * | 2019-11-29 | 2021-06-03 | ||
| WO2021106939A1 (ja) * | 2019-11-29 | 2021-06-03 | ローム株式会社 | 半導体装置 |
| US12199191B2 (en) | 2019-11-29 | 2025-01-14 | Rohm Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5982015A (en) | 1999-11-09 |
| JP4157184B2 (ja) | 2008-09-24 |
| US6133617A (en) | 2000-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4157184B2 (ja) | 高耐圧半導体素子 | |
| JP3321185B2 (ja) | 高耐圧半導体装置 | |
| JP4528460B2 (ja) | 半導体素子 | |
| CN1967868B (zh) | 半导体装置及其制造方法 | |
| JP2974696B2 (ja) | 高耐電圧プレーナｐｎ接合 | |
| CN103733344B (zh) | 半导体装置 | |
| TW494526B (en) | Semiconductor device and its manufacturing method | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP7272775B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP2000277726A (ja) | 高耐圧半導体素子 | |
| JP2743057B2 (ja) | 半導体装置 | |
| JPS59132666A (ja) | 二方向性絶縁ゲ−ト整流器の構造と作動方法 | |
| JP2002289879A (ja) | ダイオード | |
| JPH11233795A5 (ja) | ||
| JPH098301A (ja) | 電力用半導体装置 | |
| US10700185B2 (en) | Semiconductor device | |
| JPH10125904A (ja) | 炭化珪素半導体装置 | |
| JPH0758228A (ja) | 集積化デバイス | |
| CN121569599A (zh) | 半导体器件、用于操作半导体器件的方法以及用于生产半导体器件的方法 | |
| JPS63173365A (ja) | ラテラル形絶縁ゲート半導体装置とその製法 | |
| CN116053299A (zh) | 碳化硅半导体器件及其制备方法 | |
| JP2644989B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP5021862B2 (ja) | ゲートとエミッタとの間の静電気防止のためのダイオードを含むｍｏｓ型半導体素子 | |
| JPH05136015A (ja) | 半導体装置 | |
| TWI916003B (zh) | 半導體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |