JPH11233820A - 発光ダイオードの製造方法 - Google Patents

発光ダイオードの製造方法

Info

Publication number
JPH11233820A
JPH11233820A JP2878498A JP2878498A JPH11233820A JP H11233820 A JPH11233820 A JP H11233820A JP 2878498 A JP2878498 A JP 2878498A JP 2878498 A JP2878498 A JP 2878498A JP H11233820 A JPH11233820 A JP H11233820A
Authority
JP
Japan
Prior art keywords
layer
light emitting
blocking layer
current blocking
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2878498A
Other languages
English (en)
Other versions
JP3653384B2 (ja
Inventor
Takanao Kurahashi
孝尚 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2878498A priority Critical patent/JP3653384B2/ja
Priority to US09/241,476 priority patent/US6165809A/en
Priority to TW088101703A priority patent/TW456056B/zh
Priority to KR1019990004362A priority patent/KR100315140B1/ko
Priority to CN99105516.0A priority patent/CN1126182C/zh
Priority to DE19905526A priority patent/DE19905526C2/de
Publication of JPH11233820A publication Critical patent/JPH11233820A/ja
Application granted granted Critical
Publication of JP3653384B2 publication Critical patent/JP3653384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 表面での全反射、表面電極直下の無効発光の
抑制がともにでき、かつ製造工程を簡略化できる高効率
の発光ダイオードの製造方法を提供する。 【解決手段】 この発明の発光ダイオードの製造方法
は、ｎ型ＧａＡｓ基板が(１００)面から所定角度θだけ
傾斜しているときに、表面電極１１を、層厚ｄで形成し
た電流拡散層１０を反映した表面形状部１０ａの位置か
ら、表面形状部１０ａが電流阻止層９から位置ずれして
いる方向Ｅ１と逆の方向Ｆ１に、略(ｄ/ｔａｎθ)だけ
位置ずれさせて形成する。これにより、電流阻止層９の
直上に正確に表面電極１１を形成できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は表示用または伝送
用等に用いられる発光ダイオードの製造方法に関する。
【０００２】
【従来の技術】近年、光通信や発光ダイオード情報表示
パネル等に発光ダイオードが広く用いられている。これ
らの発光ダイオードは高輝度であることが重要である
が、発光ダイオードの輝度、すなわち効率は内部量子効
率と外部出射効率によって決まる。このうち外部出射効
率は素子構造に大きく影響される。そこで、外部出射効
率を向上させる方法として、ボンディングパッド直下に
電流阻止層を形成し、ボンディングパッドに遮られて外
部に取り出すことのできない無効発光を抑制したり、発
光ダイオードの表面で全反射される発光光を減少させる
ことが行なわれている。
【０００３】従来、上記の無効発光を抑制する発光ダイ
オードとしては、図１５に示すような構造のものがあ
る。この発光ダイオードは、ｎ型ＧａＡｓ半導体基板６
１上にｎ型層６２、発光層６３、ｐ型層６４、ｐ型電流
拡散層６５、６６、裏面電極６７、表面電極６８が積層
されて形成されている。そして、表面電極６８直下のｐ
型電流拡散層６６中にｎ型電流阻止層６９が形成されて
いる。このｎ型電流阻止層６９により、表面電極６８直
下に電流が流れにくくして、表面電極６８に遮られて外
部に取り出せない無効発光を抑制している。
【０００４】また、全反射される発光光を減少させる方
法としては、発光ダイオードの表面を粗面化したり、あ
るいはメサ形状を形成して、その直下でのみ発光させる
という手法がある。そのメサ形状が形成された発光ダイ
オードの例として、図１６や図１７に示すものがある。
図１６に示した発光ダイオードは、ｎ型ＧａＡｓ半導体
基板７０上にｎ型層７１、発光層７２、ｐ型層７３、ｐ
型電流拡散層７４、ｎ型電流阻止層７５、メサ形状のｐ
型クラッド層７６、ｐ型コンタクト層７７、表面電極７
８、裏面電極７９で構成されて いる。そして、ｎ型電
流阻止層７５により、発光をメサ形状のｐ型クラッド層
７６の直下のみに限定することによって外部出射効率を
向上している。
【０００５】また、図１７の発光ダイオードは、上記図
１６の発光ダイオードと同一部分には同一符号を付し説
明を省略する。この発光ダイオードも上記図１６の発光
ダイオードと同様に、電流阻止層７５により発光をメサ
形状のｐ型クラッド層７６の直下に限定し、さらに、メ
サ形状のｐ型クラッド層７６の存在しない電流阻止層７
５上に表面電極７８を形成することで、表面電極７８直
下の無効発光を抑制している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記図
１５の発光ダイオードでは、表面での発光光の全反射が
抑制されない問題がある。さらに、半導体基板６１とし
て傾斜基板を用いる場合は、電流拡散層６６をＡｌxＧ
ａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)とすると、
(１００)面上の結晶成長速度が遅いため、電流阻止層６
９を反映した形状が表面には位置ずれして現われる。そ
して、そのずれの量は、半導体基板６１の傾斜角度をθ
とし、電流拡散層６６の厚さをｄとすると、ｄ／ｔａｎ
θとなる。したがって、再成長させる電流拡散層６６が
厚くなると、電流阻止層６９と表面電極６８との位置ず
れが無視できなくなり、外部出射効率が低下する。例え
ば、(１００)面から［０１１］方向に１５°傾斜した半
導体基板６１を使用し、電流拡散層６６の厚さを７μｍ
とした場合、電流阻止層６９と表面電極６８との位置ず
れ量は２６μｍとなる。したがって、通常、表面電極６
８のサイズが１００μｍφ〜１２０μｍφ程度であるこ
とを考えると、電流阻止層６９と表面電極６８との間に
表面電極６８のサイズの約四分の一の位置ずれが生じる
ことになる。
【０００７】また、図１６に示した発光ダイオードはｐ
型クラッド層(電流拡散層)７６がメサ形状になっている
ため、表面での発光光の全反射は抑制されているが、表
面電極７８直下の無効発光の抑制はできていない。さら
に、電流阻止層７５のエッチングと、メサ形状形成のた
めのｐ型クラッド層７６のエッチングとを別々に行なう
必要があり、製造工程が繁雑になるという問題がある。
【０００８】また、図１７に示した発光ダイオードで
は、表面での発光光の全反射の抑制、表面電極７８直下
の無効発光の抑制はできている。しかし、電流阻止層７
５のエッチングと、メサ形状形成のためのｐ型クラッド
層７６のエッチングとを別々に行なう必要があり、製造
工程が繁雑になるという問題があった。
【０００９】そこで、この発明の目的は、上記の問題点
を解決するために、表面での全反射、表面電極直下の無
効発光の抑制がともにでき、かつ製造工程を簡略化でき
る高効率の発光ダイオードの製造方法を提供することに
ある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の発光ダイオードの製造方法は、
(１００)面から所定角度θだけ傾斜した第１導電型の半
導体基板上に、単層あるいは複数層からなる発光層を形
成し、この発光層の上に第１導電型の電流阻止層を形成
する電流阻止層形成工程と、上記電流阻止層の一部を除
去する電流阻止層除去工程と、上記電流阻止層および発
光層の上に、第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦
ｘ≦１、０≦ｙ≦１)電流拡散層を所定の層厚ｄで形成
する電流拡散層形成工程と、表面電極を、上記電流拡散
層のうち上記発光層上の上記電流阻止層の形状を反映し
た表面形状部の位置から、上記半導体基板に垂直な面内
で、基板表面の法線ベクトルが［１００］方向から傾斜
した方向から上記半導体基板表面に平行になる方向に所
定角度θだけ回転させた方向と逆の方向に、０．５×
(ｄ/ｔａｎθ)乃至１．５×(ｄ/ｔａｎθ)だけ位置ずれ
させて、上記電流拡散層上に形成する表面電極形成工程
とを備えたことを特徴としている。
【００１１】この請求項１の発明の発光ダイオードの製
造方法では、上記半導体基板が(１００)面から所定角度
θだけ傾斜している場合に、表面電極を、層厚ｄで形成
した電流拡散層を反映した表面形状部の位置から、上記
表面形状部が上記電流阻止層から位置ずれしている方向
と逆の方向に、０．５×(ｄ/ｔａｎθ)乃至１．５×(ｄ
/ｔａｎθ)だけ位置ずれさせて形成する。
【００１２】このことによって、半導体基板が(１００)
面から傾斜していても、電流阻止層の直上に正確に表面
電極を形成することができ、表面電極直下での無効発光
を抑制するという電流阻止層の効果を安定して得ること
ができる。
【００１３】また、請求項２の発明の発光ダイオードの
製造方法は、請求項１に記載の発光ダイオードの製造方
法において、上記電流阻止層除去工程は、上記電流阻止
層を除去する除去パターンが阻止層用パターンと第１ア
ライメント用パターンを有し、上記発光層上に第１アラ
イメント部を残す工程を有し、上記表面電極形成工程
は、上記除去パターンにおける電流阻止層形成パターン
に対応した位置に形成されている電極用パターンと、こ
の電極用パターンに対する位置が、上記阻止層用パター
ンに対する上記第１アライメント用パターンの位置か
ら、上記半導体基板に垂直な面内で、基板表面の法線ベ
クトルが［１００］方向から傾斜した方向から上記半導
体基板表面に平行になる方向に所定角度θだけ回転させ
た方向に、０．５×(ｄ/ｔａｎθ)乃至１．５×(ｄ/ｔ
ａｎθ)だけずらした位置になっている第２アライメン
ト用パターンとを有する表面電極形成パターンを用い、
この第２アライメント用パターンを上記第１アライメン
トパターンの形状を反映したアライメント用表面形状部
に合わせて、上記表面電極を形成することを特徴として
いる。
【００１４】この請求項２の発明の発光ダイオードの製
造方法では、電流阻止層除去工程で、発光層上に電流阻
止層だけでなく第１アライメント部を残す。そして、表
面電極形成工程で、上記第１アライメント部を反映した
アライメント用表面形状部に、表面電極形成パターンの
第２アライメント用パターンを合わせて、表面電極を形
成する。
【００１５】この第２アライメント用パターンは、表面
電極形成パターンにおいて、上記除去パターンの第１ア
ライメント用パターンに対応する位置から、上記アライ
メント用表面形状が上記第１アライメント部から位置ず
れしている分だけ位置ずれした位置に形成されている。
【００１６】したがって、上記第２アライメント用パタ
ーンを上記アライメント用表面形状部に位置合わせする
ことによって、上記表面電極形成パターンの電極用パタ
ーンを上記電流阻止層の直上に位置させることができ
る。
【００１７】このことによって、半導体基板が(１００)
面から傾斜していても、電流阻止層の直上に正確に表面
電極を形成することができ、表面電極直下での無効発光
を抑制するという電流阻止層の効果を安定して得ること
ができる。
【００１８】また、請求項３の発明の発光ダイオードの
製造方法は、(１００)面から所定角度θだけ傾斜した第
１導電型の半導体基板上に、単層あるいは複数層からな
る発光層を形成し、この発光層の上に第１導電型の電流
阻止層を形成する電流阻止層形成工程と、表面電極形成
工程で形成する表面電極に比べて、０．５×(ｄ/ｔａｎ
θ)乃至１．５×(ｄ/ｔａｎθ)だけ、上記半導体基板表
面に垂直かつ［１００］ベクトルを含む面内で(１００)
面を経由して上記半導体基板表面に平行になるまで回転
させた上記半導体基板表面の法線ベクトルの方向と逆方
向に寸法を拡大した拡大部分を有するように、上記電流
阻止層の一部を除去する電流阻止層除去工程と、上記電
流阻止層および発光層の上に、第２導電型のＡｌxＧａy
Ｉｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)電流拡散層を所
定の層厚ｄで形成する電流拡散層形成工程と、表面電極
を、上記電流阻止層の形状を反映した上記電流拡散層の
表面形状部のうち上記拡大方向の端に、上記表面電極の
うち上記拡大方向の端を合わせるように形成する上記表
面電極形成工程とを備えたことを特徴としている。
【００１９】この請求項３の発明の発光ダイオードの製
造方法では、上記表面電極の内、上記位置ずれ方向と逆
の方向の端を上記表面形状部の上記逆方向の端に合わせ
るように形成する。さらに、上記電流阻止層を、上記表
面電極に比べて上記電流阻止層に対して表面形状部が位
置ずれする方向と逆方向に向かって、電流阻止層に対す
る表面形状部の位置ずれ量(ｄ/ｔａｎθ)だけ拡大させ
ている。
【００２０】これにより、アライメント用のパターンが
なくても、上記表面電極の端を上記電流阻止層の端に合
わせるだけで、電流阻止層への表面電極の投影像が電流
阻止層からはみ出ないようにすることができる。したが
って、この発明によれば、容易に、かつ精度よく電流阻
止層の直上に表面電極を形成することができる上に、ア
ライメント用パターンを別途設ける必要がなくなるの
で、歩留りの向上を実現できる。
【００２１】また、請求項４の発明の発光ダイオードの
製造方法は、(１００)面から所定角度θだけ傾斜した第
１導電型の半導体基板上に、単層あるいは複数層からな
る発光層を形成し、この発光層の上に第１導電型の電流
阻止層を形成する電流阻止層形成工程と、上記半導体基
板に垂直かつ［１００］ベクトルを含む面内で上記半導
体基板表面に平行になるまで回転させた上記半導体基板
表面の法線ベクトルの方向に、所定ピッチＡで上記電流
阻止層を部分的に除去する電流阻止層除去工程と、ｎを
自然数として、０．５×ｄ／ｔａｎθ＜Ａ(ｎ−１／２)
＜１．５×ｄ／ｔａｎθを満たすような層厚ｄで、第２
導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦
１)電流拡散層を形成する電流拡散層形成工程と、表面
電極を、上記電流阻止層の上記除去痕を反映した上記電
流拡散層の除去痕反映部上に形成する表面電極形成工程
とを備えたことを特徴としている。
【００２２】この請求項４の発明の発光ダイオードの製
造方法では、(１００)面から所定角度だけ傾斜した半導
体基板上に形成した電流阻止層を所定ピッチで部分的に
除去し、この電流阻止層上に層厚ｄで電流拡散層を形成
する。この電流拡散層には、上記電流阻止層の除去痕を
反映する除去痕反映部が形成され、この除去痕反映部は
上記除去痕からｄ／ｔａｎθだけ位置ずれしている。こ
の発明では、上記位置ずれ量ｄ／ｔａｎθが上記ピッチ
Ａのほぼ（自然数−１／２）倍になるように設定するこ
とで、上記除去痕反映部を上記電流阻止層の略直上に位
置させ、この除去痕反映部上に表面電極を形成する。こ
れにより、この発明によれば、アライメント用のパター
ンがなくても、除去痕反映部上に表面電極を形成するだ
けで、電流阻止層への表面電極の投影像が電流阻止層か
らはみ出ないようにすることができる。したがって、容
易に、かつ精度よく電流阻止層の直上に表面電極を形成
することができて表面電極直下での無効発光を抑制でき
る上に、アライメント用パターンを別途設ける必要がな
くなるので、歩留りの向上を実現できる。
【００２３】さらに、この発明によれば、電流阻止層の
エッチング以外に別途エッチングすることなく、上記電
流阻止層の除去痕つまり発光部上に、除去痕反映部に挟
まれた電流拡散層のメサ形状部を形成できる。したがっ
て、製造工程を繁雑にすることなく、電流拡散層の表面
で全反射される発光光を減少させることができる。
【００２４】また、請求項５の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、第１導電型の半導体
基板がＧａＡｓ基板であることを特徴としている。
【００２５】この請求項５の発明の発光ダイオードの製
造方法では、(１００)面から所定角度θだけ傾斜した上
記第１導電型の半導体基板がＧａＡｓ基板であるため、
ＧａＡｓ基板に格子整合する材料を容易に発光層として
採用することができる。
【００２６】また、請求項６の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、(１００)面から所定
角度θだけ傾斜した第１導電型の半導体基板上に形成す
る単層あるいは複数層からなる発光層が、ＡｌxＧａyＩ
ｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)によって構成され
ていることを特徴としている。
【００２７】この請求項６の発明の発光ダイオードの製
造方法では、(１００)面から所定角度θだけ傾斜した第
１導電型の半導体基板上に単層あるいは複数層からなる
発光層がＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦
１)によって構成されていることにより、赤色から緑色
までの高効率の発光ダイオードを実現できる。
【００２８】また、請求項７の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、上記第１導電型の半
導体基板が上記(１００)面から傾斜している方向が［０
１１］あるいは［０ /1 /1］であることを特徴としてい
る。
【００２９】この請求項７の発明の発光ダイオードの製
造方法では、第１導電型の半導体基板の(１００)面から
傾斜した方向が［０１１］あるいは［０ /1 /1］である
ことにより、ＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦
ｙ≦１)系の発光ダイオードでは高い発光効率が得られ
る。
【００３０】また、請求項８の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、上記第１導電型の半
導体基板が上記(１００)面から［０１１］あるいは［０
/1 /1］方向に傾斜している角度が５゜〜２５゜である
ことを特徴としている。
【００３１】この請求項８の発明の発光ダイオードの製
造方法では、第１導電型の半導体基板の(１００)面から
傾斜した方向が［０１１］あるいは［０ /1 /1］である
ことにより、ＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦
ｙ≦１)系の発光ダイオードでは高い発光効率が得られ
る。
【００３２】また、請求項９の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、上記第２導電型のＡ
ｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)電流拡
散層がＧａＰであることを特徴としている。
【００３３】この請求項９の発明の発光ダイオードの製
造方法では、第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦
ｘ≦１、０≦ｙ≦１)電流拡散層がＧａＰであることに
より、耐湿性の高い、かつ低抵抗の発光ダイオードを実
現できる。
【００３４】
【発明の実施の形態】以下、本発明を図示の実施の形態
により詳細に説明する。
【００３５】〔第１の実施の形態〕図１(ａ)は、この発
明の第１の実施の形態の発光ダイオードの製造方法で作
成したＡｓＧａＩｎＰ系の発光ダイオードの表面図であ
り、図１(ｂ)は図１(ａ)のＸ−Ｙラインでの断面図であ
る。
【００３６】まず、この実施の形態の発光ダイオードの
製造工程を説明する。図２(ｂ)に示すように、(１００)
面から［０１１］方向に１５°だけ傾斜したｎ型のＧａ
Ａｓ基板１上に、ＭＯＣＶＤ(メタル・オーガナイズド
・ケミカル・ベイパー・ディポジション)法で１μｍ厚
のｎ型のＧａＡｓバッファー層２を積層する。次いで、
ｎ型のＡｌ0.5Ｉｎ0.5Ｐとｎ型の(Ａｌ0.4Ｇａ0.6)0.5
Ｉｎ0.5Ｐの１０ペアのＤＢＲ(分布反射型)層３と、１
μｍ厚のｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層４と、
０．５μｍ厚のｐ型の(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活
性層５と、１μｍ厚のＰ型のＡｌ0.5Ｉｎ0.5Ｐ第２クラ
ッド層６と、０．１５μｍ厚のｐ型のＡｌＧａＩｎＰ中
間層７と、１μｍ厚のｐ型のＧａＰ第１電流拡散層８
と、０．３μｍ厚のｎ型のＧａＰ電流阻止層９をＭＯＣ
ＶＤ法により順次積層する。
【００３７】その後、フォトリソグラフィー、および硫
酸／過酸化水素系エッチャントにより、ｎ型のＧａＰ電
流阻止層９を直径１４０μｍの電流阻止層部９Ａを残し
て、ｐ型のＧａＰ第１電流拡散層８に達するまでエッチ
ングして除去する。なお、このエッチング時に、電流阻
止層部９Ａだけでなく、図３(ｃ)に示す十字形状の第１
アライメント部９１も形成しておく。
【００３８】図６(ａ)に、上記電流阻止層９を除去する
除去パターン１０１を示す。この除去パターン１０１
は、上記十字形状の第１アライメント用パターン１０２
と、この第１アライメント用パターン１０２を囲むよう
に配列された円形パターン１０３とを有している。この
円形パターン１０３が上記電流阻止層部９Ａに対応し、
上記十字形状のパターン１０２が第１アライメント部９
１に対応している。
【００３９】次いで、図４に示すように、７μｍ厚のｐ
型ＧａＰ第２電流拡散層１０を、ｎ型のＧａＰ電流阻止
層９、およびｐ型のＧａＰ第１電流拡散層８上に再成長
させる。上記拡散層１０は、上記電流阻止層部９Ａの形
状を反映して突出した表面形状部１０Ａを有している。
【００４０】その後、図５に示すように、ｐ型ＧａＰ第
２電流拡散層１０上にＡｕＢｅ／Ａｕを蒸着し、フォト
リソグラフィー、およびＡｕエッチャントによるエッチ
ングにより直径１１０μｍの表面電極１１ａを形成す
る。
【００４１】図６(ｂ)に、このエッチング時に用いる表
面電極形成フォトマスクパターン２０１を示す。この表
面電極形成フォトマスクパターン２０１は、図６(ａ)の
上記除去パターン１０１における８つの円形パターン１
０３に対応した位置に形成されている電極用パターン２
０２と、第２アライメント用パターン２０３を有してい
る。この第２アライメント用パターン２０３は、第１ア
ライメントパターン１０２と同様に十字形状であり、上
記円形パターン１０３に対する第１アライメント用パタ
ーン１０２の位置から、２６μｍ≒(７μｍ/tan１５゜)
だけ位置ずれしている。また、この位置ずれ方向は、
［０１１］方向からＧａＡｓ基板１に平行になるように
所定角度θ＝１５゜だけ回転させた方向(図５（ｂ）に
おいてＤ１の方向)に設定している。
【００４２】そして、この第２アライメント用パターン
２０３を、上記第１アライメント部９１の形状を反映し
た拡散層１０のアライメント用表面形状部１０Ｂに位置
合わせして、上述のエッチングを行うことによって、電
流阻止層部９Ａの直上に表面電極１１ａを形成できる。
【００４３】その後、熱処理することによりｐ型オーミ
ックコンタクト電極１１が得られる。そして、ＧａＡｓ
基板１を約２８０μｍまで研磨し、この研磨した面にＡ
ｕＧｅ／Ａｕを蒸着し、熱処理することによりｎ型オー
ミックコンタクト電極１２を形成する。
【００４４】この実施形態の製造方法によれば、図５
(ｂ)に示すように、表面電極である電極１１を、電流拡
散層１０のうち電流阻止層９の形状を反映した表面形状
部１０ａが上記電流阻止層９から位置ずれしている方向
Ｅ１と逆の方向Ｆ１に位置ずれさせて形成できる。ま
た、上記逆方向Ｆ１への位置ずれ寸法は、上記表面形状
部１０ａが方向Ｅ１に位置ずれした寸法Ｈ１と略同じで
ある。
【００４５】したがって、この実施形態によれば、表面
電極１１ａを電流阻止層９の直上に精度よく形成でき
る。したがって、表面電極１１ａ直下での無効発光を抑
制するという電流阻止層９の役目を確実に果たさせるこ
とができる。
【００４６】この実施形態の製造方法で作製した発光ダ
イオードは、１０ロットの抜き取り検査を行った結果、
合計１００チップ(各ロット１０チップ)の輝度の平均値
が、従来の製造方法のものの輝度が８０ｍｃｄであった
のに対し、９０ｍｃｄに向上した。
【００４７】〔第２の実施の形態〕図７(ａ)は、この発
明の第２の実施の形態の発光ダイオードの製造方法で作
製したＡｌＧａＩｎＰ系の発光ダイオードの表面図であ
り、図７(ｂ)は、図７(ａ）のＸ−Ｙラインでの断面図
である。
【００４８】まず、この第２の実施の形態の発光ダイオ
ードの製造工程を説明する。図８（ｂ)に示すように、
(１００)面から［０１１］方向にθ＝１５°だけ傾斜し
たｎ型のＧａＡｓ基板２１上に、ＭＯＣＶＤ法で１μｍ
厚のｎ型のＧａＡｓバッファー層２２を積層する。次い
で、ｎ型のＡｌ0.5Ｉｎ0.5Ｐとｎ型の(Ａｌ0.4Ｇａ0.6)
0.5Ｉｎ0.5Ｐの１０ペアのＤＢＲ層２３と、１μｍ厚の
ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１ク ラッド層２４と、０．
５μｍ厚のｐ型の(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層
２５と、１μｍ厚のＰ型のＡｌ0.5Ｉｎ0.5Ｐ第２クラッ
ド層２６と、０．１５μｍ厚のｐ型のＡｌＧａＩｎＰ中
間層２７と、１μｍ厚のｐ型のＧａＰ第１電流拡散層２
８と、０．３μｍ厚のｎ型のＧａＰ電流阻止層２９をＭ
ＯＣＶＤ法により順次積層する。その後、フォトリソグ
ラフィー、および硫酸／過酸化水素系エッチャントによ
り、ｎ型のＧａＰ電流阻止層２９を１４０μｍ×１４０
μｍの正方形の部分２９Ａを残して、ｐ型のＧａＰ第１
電流拡散層２８に達するまでエッチングして除去する。
【００４９】次いで、図９に示すように、４μｍ厚のｐ
型ＧａＰ第２電流拡散層３０を、ｎ型のＧａＰ電流阻止
層２９Ａ、およびｐ型のＧａＰ第１電流拡散層２８上に
再成長させる。この第２電流拡散層３０は電流阻止層２
９の形状を反映した表面形状部３０Ａを有している。こ
の表面形状部３０Ａは、ＧａＡｓ基板２１が(１００)面
からθ＝１５゜だけ傾斜していることに起因して、上記
電流阻止層２９から方向Ｅ２に寸法Ｈ２だけ位置ずれし
ている。この寸法Ｈ２は、電流拡散層３の厚さｄが４μ
ｍであるから、１４．９μｍ(＝４μｍ÷tan１５゜)に
なる。
【００５０】その後、図１０に示すように、ｐ型ＧａＰ
第２電流拡散層３０上にＡｕＢｅ／Ａｕを蒸着し、フォ
トリソグラフィー、およびＡｕエッチャントによるエッ
チングにより１１０μｍ×１１０μｍの正方形の表面電
極３１ａを形成する。この表面電極３１ａを形成すると
きに、図１０(ａ)に示すように、表面形状部３０ａの位
置ずれ方向Ｅ２と逆方向Ｆ２の端にある表面電極３１Ａ
の１辺３１Ａ−１の中心を、表面形状部３０Ａの逆方向
Ｆ２の端にある１辺３０Ａ−１の中心に略一致させる。
【００５１】言い換えれば、電流阻止層２９Ａの中心か
ら見て［０１１］方向を、基板に垂直な面内で基板に平
行になるように１５゜回転した方向と逆方向Ｆ２にある
辺３０Ａ−１と、電極形成用パターンにおいて上記逆方
向Ｆ２の端にある辺とをそれぞれの中心が一致するよう
に重ね合わせてアライメントする。
【００５２】図７(ｂ)に示すように、その後、熱処理す
ることによりｐ型オーミックコンタクト電極３１が得ら
れる。そして、ＧａＡｓ基板２１を約２８０μｍまで研
磨し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処
理することによりｎ型オーミックコンタクト電極３２を
形成する。
【００５３】この第２の実施の形態によれば、電流阻止
層２９の１辺の寸法(＝１４０μｍ)を、表面電極３１ａ
の１辺の寸法(＝１１０μｍ)よりもＬ＝３０μｍだけ長
くした。この寸法Ｌ(＝３０μｍ)は、上記表面形状部３
０ａの位置ずれ寸法Ｈ２(＝１４．９μｍ)の略２倍であ
る。
【００５４】したがって、上記表面形状部３０Ａの逆方
向Ｆ２の端の辺３０Ａ−１に表面電極３１ａの１辺３１
ａ−１を合わせることによって、上記表面電極３１ａの
両端の辺３１ａ−１および３１ａ−２を両方とも、電流
阻止層２９の両辺２９Ａ−１，２９Ａ−２の内側に位置
させることができる。
【００５５】したがって、この実施形態によれば、上記
表面形状部３０ａの１辺３０ａ−１自体にアライメント
用パターンの役割をさせることができ、アライメント用
のパターンがなくても、表面電極３１ａを電流阻止層２
９の直上に位置合わせできる。したがって、表面電極３
１ａ直下での無効発光を抑制するという電流阻止層２９
の役目を確実に果たさせることができる。
【００５６】さらに、アライメント用パターンが不要と
なることによって、歩留り向上を達成できる。具体的に
は、第１の実施形態の製造方法では、チップの１００分
の１の部分をアライメント用パターンにしたが、このア
ライメント用パターンが不要となるので、歩留りを１％
向上できる。
【００５７】〔第３の実施の形態〕図１１(ａ)は、この
発明の第３の実施の形態の発光ダイオードの製造方法で
作製したＡｓＧａＩｎＰ系の発光ダイオードの表面図で
あり、図１１(ｂ)は図１１(ａ)のＸ−Ｙラインでの断面
図である。
【００５８】まず、この実施の形態の発光ダイオードの
製造工程を説明する。図１２(ｂ)に示すように、(１０
０)面から［０１１］方向に１５°だけ傾斜したｎ型の
ＧａＡｓ基板４１上に、ＭＯＣＶＤ法で１μｍ厚のｎ型
のＧａＡｓバッファー層４２を積層する。次いで、ｎ型
のＡｌ0.5Ｉｎ0.5Ｐとｎ型の(Ａｌ0.4Ｇａ0.6)0.5Ｉｎ
0.5Ｐからなる１０ペアのＤＢＲ層４３と、１μｍ厚の
ｎ型のＡｌ0.5Ｉｎ0.5Ｐからなる第１クラッド層４４
と、０．５μｍ厚のｐ型の(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5
Ｐからなる活性層４５と、１μｍ厚のＰ型のＡｌ0.5Ｉ
ｎ0.5Ｐからなる第２クラッド層４６と、０．１５μｍ
厚のｐ型のＡｌＧａＩｎＰからなる中間層４７と、１μ
ｍ厚のｐ型のＧａＰからなる第１電流拡散層４８と、
０．５μｍ厚のｎ型のＧａＰからなる電流阻止層４９
と、４μｍ厚のｐ型のＧａＰからなる第２電流拡散層５
３をＭＯＣＶＤ法により順次積層する。
【００５９】その後、フォトリソグラフィー、および硫
酸／過酸化水素系エッチャントにより、ｐ型のＧａＰか
らなる第２電流拡散層５３とｎ型のＧａＰからなる電流
阻止層４９をｐ型のＧａＰからなる第１電流拡散層４８
に達するまでエッチングして除去する。
【００６０】このエッチング時に、図１２(ａ)に示すよ
うに、Ｍ２×Ｌ２(１０μｍ×７０μｍ)の長方形をその
短手方向にＰ１＝４０μｍピッチ、かつ長手方向にＰ２
＝２５０μｍピッチでエッチングパターンを形成する。
このエッチングの深さは約５μｍにしたから、第２電流
拡散層５３の天面におけるエッチング形状は上記長方形
から縦横１０μｍずつ拡大してＭ１×Ｌ１(２０μｍ×
８０μｍ)となる。
【００６１】次いで、図１３(ｂ)に示すように、５．５
μｍ厚のｐ型ＧａＰからなる第２電流拡散層５０を、ｎ
型のＧａＰ電流阻止層４９およびｐ型のＧａＰ第１電流
拡散層４８、ｐ型のＧａＰ第２電流拡散層５３上に再成
長させる。その後、図１４(ｂ)に示すように、ｐ型Ｇａ
Ｐ第２電流拡散層５０上にＡｕＢｅ／Ａｕを蒸着し、フ
ォトリソグラフィー、およびＡｕエッチャントによるエ
ッチングにより表面電極５１ａを形成する。
【００６２】このエッチング時に用いる表面電極用マス
クパターンは、直径１２０μｍのボンディングパッド５
４と、４０μｍ幅の第１枝電極５５と、１０μｍ幅の第
２枝電極５６とを形成するようなパターンになってい
る。
【００６３】また、このエッチング時に、第２枝電極５
６が電流阻止層４９間のチャネル３０２に起因して形成
されたチャンネル形成痕３０３上に位置するようにアラ
イメントする。また、ボンディングパッド５４が電流阻
止層４９のチャンネル形成痕列３０６と３０７の間に位
置するようにアライメントする。
【００６４】その後、熱処理することにより、図１１
(ｂ)に示すｐ型オーミックコンタクト電極５１が得られ
る。そして、ＧａＡｓ基板４１を約２８０μｍまで研磨
し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理
することによって図１１(ｂ)に示すｎ型オーミックコン
タクト電極５２を形成する。
【００６５】このようにして得られた発光ダイオード
は、図１４(ｂ)に示すように、電流阻止層４９にＡ＝４
０μｍピッチでチャンネル３０２が形成され、その上に
５．５μｍの第２電流拡散層５０を再成長させている。
したがって、上記チャンネル形成痕３０３のチャネル３
０２からチャネル列方向３０５への位置ずれの寸法Ｈ３
＝約２０μｍとなる。なぜならば、Ｈ３＝５．５μｍ÷
tan１５゜≒２０μｍだからである。したがって、チャ
ネル形成痕３０３がちょうど電流阻止層４９の直上に位
置するようになる。したがって、この幅２０μｍのチャ
ンネル形成痕３０３の中心に幅１０μｍの第２枝電極５
６の中心をアライメントすればよい。したがって、表面
電極５１ａ形成のためのアライメントが容易になり、ア
ライメント専用のパターンを用意しなくても、電流阻止
層４９上に確実に表面電極５１ａを形成でき、表面電極
５１ａ直下での無効発光を抑制するという電流阻止層４
９の役目を確実に果たさせることができる。
【００６６】その上、チャンネル３０２上の第２電流拡
散層５０の形状が凸状のメサ形状となるから、チップ表
面で全反射される発光光が減少する。
【００６７】したがって、第１の実施の形態で作成した
発光ダイオードのチップ光度が約９０ｍｃｄであったの
に対し、この第３実施形態によって作製した発光ダイオ
ードのチップ光度は１１０ｍｃｄに向上した。
【００６８】さらに、この第３の実施の形態によって作
製した発光ダイオードは、電流阻止層４９へのエッチン
グで形成したチャネル形状を、第２電流拡散層５０に反
映させることで、第２電流拡散層５０のメサ形状部３０
８を形成できる。したがって、図１６や図１７に示すよ
うな、従来の発光ダイオードに比べて製造工程を簡略化
することができる。
【００６９】なお、上述の第１〜第３実施形態では、半
導体基板として結晶面が(１００)面から［０１１］方向
に１５°だけ傾斜したｎ型のＧａＡｓ基板を使用し、発
光層がｎ型のＡｌ0.5Ｉｎ0.5Ｐとｎ型の(Ａｌ0.4Ｇａ
0.6)0.5Ｉｎ0.5Ｐの１０ペアのＤＢＲ層、電流拡散層が
ｐ型のＧａＰとした発光ダイオードの製造方法の実施の
形態について説明した。
【００７０】しかし、この発明の発光ダイオードの製造
方法は、(１００)面から所定の角度θだけ傾斜した半導
体基板上にＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ
≦１)を電流拡散層として層厚ｄで形成した場合に、表
面電極を、０．５×ｄ／ｔａｎθ〜１．５×ｄ／ｔａｎ
θだけずらせて、電流阻止層の上に形成するものであれ
ば適用できる。また、構成材料も上記実施の形態の材質
に限定されず、種々の材料が選択できるのは言うまでも
ない。
【００７１】
【発明の効果】以上より明らかなように、請求項１の発
明の発光ダイオードの製造方法では、上記半導体基板が
(１００)面から所定角度θだけ傾斜している場合に、表
面電極を、層厚ｄで形成した電流拡散層を反映した表面
形状部の位置から、上記表面形状部が上記電流阻止層か
ら位置ずれしている方向と逆の方向に、０．５×(ｄ/ｔ
ａｎθ)乃至１．５×(ｄ/ｔａｎθ)だけ位置ずれさせて
形成する。
【００７２】このことによって、半導体基板が(１００)
面から傾斜していても、電流阻止層の直上に正確に表面
電極を形成することができ、表面電極直下での無効発光
を抑制するという電流阻止層の効果を安定して得ること
ができる。
【００７３】また、請求項２の発明の発光ダイオードの
製造方法は、電流阻止層除去工程で、発光層上に電流阻
止層だけでなく第１アライメント部を残す。そして、表
面電極形成工程で、上記第１アライメント部を反映した
アライメント用表面形状部に、表面電極形成パターンの
第２アライメント用パターンを合わせて、表面電極を形
成する。
【００７４】この第２アライメント用パターンは、表面
電極形成パターンにおいて、上記除去パターンの第１ア
ライメント用パターンに対応する位置から、上記アライ
メント用表面形状が上記第１アライメント部から位置ず
れしている分だけ位置ずれした位置に形成されている。
【００７５】したがって、上記第２アライメント用パタ
ーンを上記アライメント用表面形状部に位置合わせする
ことによって、上記表面電極形成パターンの電極用パタ
ーンを上記電流阻止層の直上に位置させることができ
る。
【００７６】このことによって、半導体基板が(１００)
面から傾斜していても、電流阻止層の直上に正確に表面
電極を形成することができ、表面電極直下での無効発光
を抑制するという電流阻止層の効果を安定して得ること
ができる。
【００７７】また、請求項３の発明の発光ダイオードの
製造方法は、表面電極の内、位置ずれ方向と逆の方向の
端を表面形状部の逆方向の端に合わせるように形成す
る。さらに、電流阻止層を、表面電極に比べて電流阻止
層に対して表面形状部が位置ずれする方向に向かって、
電流阻止層に対する表面形状部の位置ずれ量(ｄ/ｔａｎ
θ)だけ拡大させている。
【００７８】これにより、アライメント用のパターンが
なくても、表面電極の端を電流阻止層の端に合わせるだ
けで、電流阻止層への表面電極の投影像が電流阻止層か
らはみ出ないようにすることができる。したがって、こ
の発明によれば、容易に、かつ精度よく電流阻止層の直
上に表面電極を形成することができる上に、アライメン
ト用パターンを別途設ける必要がなくなるので、歩留り
の向上を実現できる。
【００７９】また、請求項４の発明の発光ダイオードの
製造方法は、(１００)面から所定角度だけ傾斜した半導
体基板上に形成した電流阻止層を所定ピッチで部分的に
除去し、この電流阻止層上に層厚ｄで電流拡散層を形成
する。この電流拡散層には、電流阻止層の除去痕を反映
する除去痕反映部が形成され、この除去痕反映部は上記
除去痕からｄ／ｔａｎθだけ位置ずれしている。この発
明では、上記位置ずれ量ｄ／ｔａｎθが上記ピッチＡの
ほぼ（自然数−１／２）倍になるように設定すること
で、上記除去痕反映部を上記電流阻止層の略直上に位置
させ、この除去痕反映部上に表面電極を形成する。これ
により、この発明によれば、アライメント用のパターン
がなくても、除去痕反映部上に表面電極を形成するだけ
で、電流阻止層への表面電極の投影像が電流阻止層から
はみ出ないようにすることができる。したがって、容易
に、かつ精度よく電流阻止層の直上に表面電極を形成す
ることができて表面電極直下での無効発光を抑制できる
上に、アライメント用パターンを別途設ける必要がなく
なるので、歩留りの向上を実現できる。さらに、この発
明によれば、電流阻止層のエッチング以外に別途エッチ
ングすることなく、上記電流阻止層の除去痕つまり発光
部上に、除去痕反映部に挟まれた電流拡散層のメサ形状
部を形成できる。したがって、製造工程を繁雑にするこ
となく、電流拡散層の表面で全反射される発光光を減少
させることができる。
【００８０】また、請求項５の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、第１導電型の半導体
基板がＧａＡｓ基板である。
【００８１】この請求項５の発明の発光ダイオードの製
造方法では、(１００)面から所定角度θだけ傾斜した第
１導電型の半導体基板がＧａＡｓ基板であるので、Ｇａ
Ａｓ基板に格子整合する材料を容易に発光層として採用
できる。
【００８２】また、請求項６の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、 (１００)面から所
定角度θだけ傾斜した第１導電型の半導体基板上に単層
あるいは複数層からなる発光層がＡｌxＧａyＩｎ1-x-y
Ｐ(０≦ｘ≦１、０≦ｙ≦１)によって構成されているこ
とにより、赤色から緑色までの高効率の発光ダイオード
を実現できる。
【００８３】また、請求項７の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、第１導電型の半導体
基板の(１００)面から傾斜した方向が［０１１］あるい
は［０ /1 /1］である。このことにより、ＡｌxＧａyＩ
ｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)系の発光ダイオー
ドでは高い発光効率が得られる。
【００８４】また、請求項８の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、第１導電型の半導体
基板が(１００)面から［０１１］あるいは［０ /1 /1］
方向に傾斜している角度が５゜〜２５゜である。
【００８５】この請求項８の発明の発光ダイオードの製
造方法では、第１導電型の半導体基板の(１００)面から
傾斜した方向が［０１１］あるいは［０ /1 /1］である
ことにより、ＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦
ｙ≦１)系の発光ダイオードでは高い発光効率が得られ
る。
【００８６】また、請求項９の発明の発光ダイオードの
製造方法は、請求項１乃至４のいずれか１つに記載の発
光ダイオードの製造方法において、第２導電型のＡｌx
ＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)電流拡散層
がＧａＰであることにより、耐湿性の高い、かつ低抵抗
の発光ダイオードを実現できる。
【図面の簡単な説明】
【図１】 図１(ａ)はこの発明の発光ダイオードの製造
方法の第１の実施の形態で作製した発光ダイオードの表
面図であり、図１(ｂ)は図１(ａ)のＸ−Ｙライン断面図
である。
【図２】 図２(ａ)は上記第１実施形態の製造工程の前
半の作製過程の発光ダイオードの表面図であり、図２
(ｂ)は図２(ａ)のＸ−Ｙ断面図である。
【図３】 図３は上記第１実施形態で用いられる第１ア
ライメントパターンを示す表面図である。
【図４】 図４(ａ)は上記第１実施形態の製造工程の後
半の作製過程の発光ダイオードの表面図であり、図４
(ｂ)は図４(ａ)のＸ−Ｙ断面図である。
【図５】 図５(ａ)は上記第１実施形態の製造工程の最
終作製過程の発光ダイオードの表面図であり、図５(ｂ)
は図５(ａ)のＸ−Ｙ断面図である。
【図６】 図６(ａ)は上記第１実施形態で使用する電流
阻止層除去パターンの形状を示す平面図であり、図６
(ｂ)は上記第１実施形態で使用する表面電極形成パター
ンの形状を示す平面図である。
【図７】 図７(ａ)はこの発明の発光ダイオードの製造
方法の第２の実施の形態で作製した発光ダイオードの表
面図であり、図７(ｂ)は図７(ａ)のＸ−Ｙライン断面図
である。
【図８】 図８(ａ)は上記第２実施形態の製造工程の前
半の作製過程の発光ダイオードの表面図であり、図８
(ｂ)は図８(ａ)のＸ−Ｙ断面図である。
【図９】 図９(ａ)は上記第２実施形態の製造工程の後
半の作製過程の発光ダイオードの表面図であり、図９
(ｂ)は図９(ａ)のＸ−Ｙ断面図である。
【図１０】 図１０(ａ)は上記第２実施形態の製造工程
の最終作製過程の発光ダイオードの表面図であり、図１
０(ｂ)は図１０(ａ)のＸ−Ｙ断面図である。
【図１１】 図１１(ａ)はこの発明の発光ダイオードの
製造方法の第３の実施の形態で作製した発光ダイオード
の表面図であり、図１１(ｂ)は図１１(ａ)のＸ−Ｙライ
ン断面図である。
【図１２】 図１２(ａ)は上記第３実施形態の製造工程
の前半の作製過程の発光ダイオードの表面図であり、図
１２(ｂ)は図１２(ａ)のＸ−Ｙ断面図である。
【図１３】 図１３(ａ)は上記第３実施形態の製造工程
の後半の作製過程の発光ダイオードの表面図であり、図
１３(ｂ)は図１３(ａ)のＸ−Ｙ断面図である。
【図１４】 図１４(ａ)は上記第３実施形態の製造工程
の最終作製過程の発光ダイオードの表面図であり、図１
４(ｂ)は図１４(ａ)のＸ−Ｙ断面図である。
【図１５】 従来の発光ダイオードの断面図である。
【図１６】 従来の別の発光ダイオードの断面図であ
る。
【図１７】 従来のさらに別の発光ダイオードの断面図
である。
【符号の説明】
１，２１，４１…ｎ型ＧａＡｓ基板、２，２２，４２…
ｎ型ＧａＡｓバッファー層、３，２３，４３…ｎ型Ａｌ
0.5Ｉｎ0.5Ｐ／ｎ型(Ａｌ0.4Ｇａ0.6)0.5Ｉｎ0.5Ｐから
なるＤＢＲ層、４，２４，４４…ｎ型Ａｌ0.5Ｉｎ0.5Ｐ
クラッド層、５，２５ ，４５…ｐ型(Ａｌ0.3Ｇａ0.7)
0.5Ｉｎ0.5Ｐ活性層、６，２６，４６…ｐ型Ａｌ0.5Ｉ
ｎ0.5Ｐクラッド層、７，２７，４７…ｐ型ＡｌＩｎＰ
中間層、８，２８，４８…ｐ型ＧａＰ第１電流拡散層、
９，２９，４９…ｎ型ＧａＰ電流阻止層、１０，３０，
５３…ｐ型ＧａＰ第２電流拡散層、１１，３１，５１…
ｐ型オーミックコンタクト電極、１２，３２，５２…ｎ
型オーミックコンタクト電極、５０…ｐ型ＧａＰ第３電
流拡散層、５４…ボンディングパッド、５５…第１枝電
極、５６…第２枝電極、９１…第１アライメント用パタ
ーン、Ｅ１，Ｅ２…位置ずれ方向、Ｆ１，Ｆ２…逆方
向、Ｈ１，Ｈ２…位置ずれ寸法、３０２…チャネル、３
０３…チャネル形成痕、３０６，３０７…チャネル形成
痕列、３０８…メサ形状部。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 (１００)面から所定角度θだけ傾斜した
    第１導電型の半導体基板上に、単層あるいは複数層から
    なる発光層を形成し、この発光層の上に第１導電型の電
    流阻止層を形成する電流阻止層形成工程と、 上記電流阻止層の一部を除去する電流阻止層除去工程
    と、 上記電流阻止層および発光層の上に、第２導電型のＡｌ
    xＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)電流拡散
    層を所定の層厚ｄで形成する電流拡散層形成工程と、 表面電極を、上記電流拡散層のうち上記発光層上の上記
    電流阻止層の形状を反映した表面形状部の位置から、上
    記半導体基板に垂直な面内で、基板表面の法線ベクトル
    が［１００］方向から傾斜した方向から上記半導体基板
    表面に平行になる方向に所定角度θだけ回転させた方向
    と逆の方向に、０．５×(ｄ/ｔａｎθ)乃至１．５×(ｄ
    /ｔａｎθ)だけ位置ずれさせて、上記電流拡散層上に形
    成する表面電極形成工程とを備えたことを特徴とする発
    光ダイオードの製造方法。
  2. 【請求項２】 請求項１に記載の発光ダイオードの製造
    方法において、 上記電流阻止層除去工程は、上記電流阻止層を除去する
    除去パターンが阻止層用パターンと第１アライメント用
    パターンを有し、上記発光層上に第１アライメント部を
    残す工程を有し、 上記表面電極形成工程は、 上記除去パターンにおける電流阻止層形成パターンに対
    応した位置に形成されている電極用パターンと、この電
    極用パターンに対する位置が、上記阻止層用パターンに
    対する上記第１アライメント用パターンの位置から、上
    記半導体基板に垂直な面内で、基板表面の法線ベクトル
    が［１００］方向から傾斜した方向から上記半導体基板
    表面に平行になる方向に所定角度θだけ回転させた方向
    に、０．５×(ｄ/ｔａｎθ)乃至１．５×(ｄ/ｔａｎθ)
    だけずらした位置になっている第２アライメント用パタ
    ーンとを有する表面電極形成パターンを用い、この第２
    アライメント用パターンを上記第１アライメントパター
    ンの形状を反映したアライメント用表面形状部に合わせ
    て、上記表面電極を形成することを特徴とする発光ダイ
    オードの製造方法。
  3. 【請求項３】 (１００)面から所定角度θだけ傾斜した
    第１導電型の半導体基板上に、単層あるいは複数層から
    なる発光層を形成し、この発光層の上に第１導電型の電
    流阻止層を形成する電流阻止層形成工程と、 表面電極形成工程で形成する表面電極に比べて、０．５
    ×(ｄ/ｔａｎθ)乃至１．５×(ｄ/ｔａｎθ)だけ、上記
    半導体基板表面に垂直かつ［１００］ベクトルを含む面
    内で(１００)面を経由して上記半導体基板表面に平行に
    なるまで回転させた上記半導体基板表面の法線ベクトル
    の方向と逆方向に寸法を拡大した拡大部分を有するよう
    に、上記電流阻止層の一部を除去する電流阻止層除去工
    程と、上記電流阻止層および発光層の上に、第２導電型
    のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦１)電
    流拡散層を所定の層厚ｄで形成する電流拡散層形成工程
    と、 表面電極を、上記電流阻止層の形状を反映した上記電流
    拡散層の表面形状部のうち上記拡大方向の端に、上記表
    面電極のうち上記拡大方向の端を合わせるように形成す
    る上記表面電極形成工程とを備えたことを特徴とする発
    光ダイオードの製造方法。
  4. 【請求項４】 (１００)面から所定角度θだけ傾斜した
    第１導電型の半導体基板上に、単層あるいは複数層から
    なる発光層を形成し、この発光層の上に第１導電型の電
    流阻止層を形成する電流阻止層形成工程と、 上記半導体基板に垂直かつ［１００］ベクトルを含む面
    内で上記半導体基板表面に平行になるまで回転させた上
    記半導体基板表面の法線ベクトルの方向に、所定ピッチ
    Ａで上記電流阻止層を部分的に除去する電流阻止層除去
    工程と、 ｎを自然数として、０．５×ｄ／ｔａｎθ＜Ａ(ｎ−１
    ／２)＜１．５×ｄ／ｔａｎθを満たすような層厚ｄ
    で、第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、
    ０≦ｙ≦１)電流拡散層を形成する電流拡散層形成工程
    と、 表面電極を、上記電流阻止層の上記除去痕を反映した上
    記電流拡散層の除去痕反映部上に形成する表面電極形成
    工程とを備えたことを特徴とする発光ダイオードの製造
    方法。
  5. 【請求項５】 請求項１乃至４のいずれか１つに記載の
    発光ダイオードの製造方法において、 第１導電型の半導体基板がＧａＡｓ基板であることを特
    徴とする発光ダイオードの製造方法。
  6. 【請求項６】 請求項１乃至４のいずれか１つに記載の
    発光ダイオードの製造方法において、 (１００)面から所定角度θだけ傾斜した第１導電型の半
    導体基板上に形成する単層あるいは複数層からなる発光
    層が、ＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、０≦ｙ≦
    １)によって構成されていることを特徴とする発光ダイ
    オードの製造方法。
  7. 【請求項７】 請求項１乃至４のいずれか１つに記載の
    発光ダイオードの製造方法において、 上記第１導電型の半導体基板が上記(１００)面から傾斜
    している方向が［０１１］あるいは［０ /1 /1］である
    ことを特徴とする発光ダイオードの製造方法。
  8. 【請求項８】 請求項１乃至４のいずれか１つに記載の
    発光ダイオードの製造方法において、 上記第１導電型の半導体基板が上記(１００)面から［０
    １１］あるいは［０ /1 /1］方向に傾斜している角度が
    ５゜〜２５゜であることを特徴とする発光ダイオードの
    製造方法。
  9. 【請求項９】 請求項１乃至４のいずれか１つに記載の
    発光ダイオードの製造方法において、 上記第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１、
    ０≦ｙ≦１)電流拡散層がＧａＰであることを特徴とす
    る発光ダイオードの製造方法。
JP2878498A 1998-02-10 1998-02-10 発光ダイオードの製造方法 Expired - Fee Related JP3653384B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2878498A JP3653384B2 (ja) 1998-02-10 1998-02-10 発光ダイオードの製造方法
US09/241,476 US6165809A (en) 1998-02-10 1999-02-02 Method of fabricating light emitting diodes
TW088101703A TW456056B (en) 1998-02-10 1999-02-04 Method of fabricating light emitting diodes
KR1019990004362A KR100315140B1 (ko) 1998-02-10 1999-02-09 발광다이오드의 제조방법
CN99105516.0A CN1126182C (zh) 1998-02-10 1999-02-10 发光二极管的制造方法
DE19905526A DE19905526C2 (de) 1998-02-10 1999-02-10 LED-Herstellverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2878498A JP3653384B2 (ja) 1998-02-10 1998-02-10 発光ダイオードの製造方法

Publications (2)

Publication Number Publication Date
JPH11233820A true JPH11233820A (ja) 1999-08-27
JP3653384B2 JP3653384B2 (ja) 2005-05-25

Family

ID=12258058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2878498A Expired - Fee Related JP3653384B2 (ja) 1998-02-10 1998-02-10 発光ダイオードの製造方法

Country Status (6)

Country Link
US (1) US6165809A (ja)
JP (1) JP3653384B2 (ja)
KR (1) KR100315140B1 (ja)
CN (1) CN1126182C (ja)
DE (1) DE19905526C2 (ja)
TW (1) TW456056B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183605A (ja) * 2006-01-05 2007-07-19 Samsung Electro Mech Co Ltd 半導体発光素子を利用したフレキシブルディスプレイ及びその製造方法
US7528417B2 (en) 2003-02-10 2009-05-05 Showa Denko K.K. Light-emitting diode device and production method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923937B1 (ko) * 2000-03-14 2009-10-29 크리, 인코포레이티드 전기 전도도가 제어되는 반도체 재료 및 소자의 제조 방법
US7078319B2 (en) * 2000-11-17 2006-07-18 Gelcore Llc Laser separated die with tapered sidewalls for improved light extraction
JP4255710B2 (ja) * 2003-02-10 2009-04-15 昭和電工株式会社 半導体発光素子
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US20060002442A1 (en) * 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7335920B2 (en) * 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
CN100411206C (zh) * 2005-06-21 2008-08-13 新世纪光电股份有限公司 发光二极管的制法
TW201017863A (en) * 2008-10-03 2010-05-01 Versitech Ltd Semiconductor color-tunable broadband light sources and full-color microdisplays
CN112133804B (zh) * 2020-08-04 2022-03-18 华灿光电(苏州）有限公司 发光二极管芯片及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479282A (ja) * 1990-07-20 1992-03-12 Hikari Keisoku Gijutsu Kaihatsu Kk 埋め込み型半導体レーザおよびその製造方法
JPH04101468A (ja) * 1990-08-21 1992-04-02 Toshiba Corp 半導体発光装置
JPH07321417A (ja) * 1994-05-24 1995-12-08 Sony Corp 発光素子及びその作製方法、並びに光集積素子
JPH07335989A (ja) * 1994-06-03 1995-12-22 Sony Corp 化合物半導体素子及びその作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900863A (en) * 1974-05-13 1975-08-19 Westinghouse Electric Corp Light-emitting diode which generates light in three dimensions
JPH0770757B2 (ja) * 1989-10-17 1995-07-31 株式会社東芝 半導体発光素子
JP2901823B2 (ja) * 1992-12-08 1999-06-07 シャープ株式会社 発光ダイオード
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
JPH0794781A (ja) * 1993-09-24 1995-04-07 Toshiba Corp 面発光型半導体発光ダイオード
JP3203128B2 (ja) * 1994-05-31 2001-08-27 三洋電機株式会社 半導体レーザ素子
US5565694A (en) * 1995-07-10 1996-10-15 Huang; Kuo-Hsin Light emitting diode with current blocking layer
JP3625088B2 (ja) * 1995-09-05 2005-03-02 シャープ株式会社 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479282A (ja) * 1990-07-20 1992-03-12 Hikari Keisoku Gijutsu Kaihatsu Kk 埋め込み型半導体レーザおよびその製造方法
JPH04101468A (ja) * 1990-08-21 1992-04-02 Toshiba Corp 半導体発光装置
JPH07321417A (ja) * 1994-05-24 1995-12-08 Sony Corp 発光素子及びその作製方法、並びに光集積素子
JPH07335989A (ja) * 1994-06-03 1995-12-22 Sony Corp 化合物半導体素子及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528417B2 (en) 2003-02-10 2009-05-05 Showa Denko K.K. Light-emitting diode device and production method thereof
JP2007183605A (ja) * 2006-01-05 2007-07-19 Samsung Electro Mech Co Ltd 半導体発光素子を利用したフレキシブルディスプレイ及びその製造方法

Also Published As

Publication number Publication date
KR100315140B1 (ko) 2001-11-24
JP3653384B2 (ja) 2005-05-25
DE19905526C2 (de) 2001-05-23
KR19990072502A (ko) 1999-09-27
US6165809A (en) 2000-12-26
CN1231519A (zh) 1999-10-13
CN1126182C (zh) 2003-10-29
DE19905526A1 (de) 1999-08-19
TW456056B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
JP3724620B2 (ja) 発光ダイオードの製造方法
US8546819B2 (en) Light emitting device and fabrication method thereof
JP3540605B2 (ja) 発光素子
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
US7683385B2 (en) Facet extraction LED and method for manufacturing the same
CN111477647B (zh) 发光元件及其制造方法
JP2003086838A (ja) 発光素子
JP2001217456A (ja) 窒化ガリウム系化合物半導体発光素子
KR101445451B1 (ko) 발광 다이오드 및 그의 제조 방법
KR20080075368A (ko) 질화물 반도체 발광소자 및 제조방법
CN113871520B (zh) 一种半导体发光元件及制作方法
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
US20240429348A1 (en) Light Emitting Diode and Fabrication Method Thereof
JP3653384B2 (ja) 発光ダイオードの製造方法
JPH10209496A (ja) 半導体発光素子
CN113903845A (zh) 微型发光二极管芯片及其制备方法
CN117913195A (zh) 一种反极性红光led芯片及其制作方法
JP2006128659A (ja) 窒化物系半導体発光素子及びその製造方法
KR101032987B1 (ko) 반도체 발광소자
US20130248907A1 (en) Semiconductor light-emitting device and manufacturing method of the same
JP2010258230A (ja) 半導体発光素子およびその製造方法
JPH07263743A (ja) 発光ダイオード
KR101814283B1 (ko) 복수 n 콘택 구조가 구비된 발광 다이오드 소자
CN117012870A (zh) 改善电极断裂的发光二极管及其制备方法
JPH0697498A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees