JPH11234049A - 容量性負荷の駆動回路 - Google Patents

容量性負荷の駆動回路

Info

Publication number
JPH11234049A
JPH11234049A JP10035150A JP3515098A JPH11234049A JP H11234049 A JPH11234049 A JP H11234049A JP 10035150 A JP10035150 A JP 10035150A JP 3515098 A JP3515098 A JP 3515098A JP H11234049 A JPH11234049 A JP H11234049A
Authority
JP
Japan
Prior art keywords
capacitive load
voltage
circuit
power supply
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10035150A
Other languages
English (en)
Other versions
JP3894523B2 (ja
Inventor
Takatsugu Kurata
隆次 倉田
Kiyoshi Hamada
潔 濱田
Makoto Kawachi
誠 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP03515098A priority Critical patent/JP3894523B2/ja
Priority to US09/248,475 priority patent/US6043570A/en
Priority to EP99103061A priority patent/EP0936595A1/en
Publication of JPH11234049A publication Critical patent/JPH11234049A/ja
Application granted granted Critical
Publication of JP3894523B2 publication Critical patent/JP3894523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/20—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using multi-beam tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Scanning (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 容量性負荷に大きい振幅の電圧信号を印加す
るための増幅回路を備えた駆動回路において、増幅回路
の消費電力を低減する。 【解決手段】 第１及び第２の増幅回路Ｑ２，Ｑ３；Ｑ
２′，Ｑ３′で増幅された互いに逆位相で変化する電圧
波形Ｖout，Ｖout′を第１及び第２の容量性負荷Ｃ，
Ｃ′に印加する。駆動回路の電源から供給される電圧Ｖ
ccを第１及び第２の増幅回路の出力電圧Ｖout，Ｖout′
より所定電圧Ｅ１，Ｅ１′だけ高い電圧に変換する第１
及び第２のエミッタフォロア回路Ｑ１，Ｑ１′と、第１
（第２）の増幅回路の電力供給端を、エミッタフォロア
回路Ｑ１（Ｑ１′）の出力及び第２（第１）の容量性負
荷Ｃ（Ｃ′）のいずれかに自動的に切替接続するダイオ
ードＤ１，Ｄ２（Ｄ１′，Ｄ２′）を用いたスイッチ回
路が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示装置の複数の
電極に駆動信号を印加する場合のように、複数の容量性
負荷に個別に変化する電圧信号を印加するための複数の
増幅回路を備えた駆動回路に関する。
【０００２】
【従来の技術】このような駆動回路が使用される表示装
置の一例として、平面型陰極線管表示装置がある。この
表示装置は図５に示す如く、層を成すように配置された
複数の電極が図示しない真空容器中に収納された構造を
有する。図５において、表示装置の後方から手前の表示
面に向かって順に、背面電極１、電子ビーム源である線
陰極２、電子ビーム引き出し電極３、電子ビーム流制御
電極４、水平偏向電極５、垂直偏向電極６、そしてスク
リーン板７が配置されている。
【０００３】電子ビーム源である線陰極２は水平方向に
張られ、垂直方向に所定の間隔（例えば４．４ｍｍ）で
複数本（例えば１９本）設けられている。なお、図５で
は簡単のために７本の線陰極２ａ〜２ｇを図示してい
る。それぞれの線陰極２は、水平方向に線状に分布する
電子ビームを発生する。図６に示すように、上端の線陰
極２ａから下へ向かって順番に一定時間（８Ｈ）ずつ電
子ビームを放出させるダイナミック駆動が行われる。図
６において、線陰極駆動パルスがＬレベルである期間が
電子ビーム放出期間となる。
【０００４】背面電極１は、負の直流電圧が印加される
ことにより、線陰極から放出された電子ビームをアノー
ド側（手前側）へ向かわせると共に、駆動中の線陰極以
外の線陰極からの電子ビームの発生を抑制する。
【０００５】電子ビーム引き出し電極３の線陰極２ａ〜
２ｇに対向する位置には、水平方向に所定のピッチで貫
通孔１０が形成されている。そして、電子ビーム引き出
し電極３に正の直流電圧が印加されることにより、線陰
極２から放出された電子ビームが加速され、貫通孔１０
を通して電子ビームが引き出される。
【０００６】電子ビーム流制御電極４は、垂直方向に細
長く水平方向に所定ピッチで配置された複数（例えば１
１４本）の導電板１３で構成されている。なお、図５で
は簡単のために導電板１３を８本のみ図示している。電
子ビーム引き出し電極３の貫通孔１０に対応するよう
に、電子ビーム流制御電極４の導電板１３にも貫通孔１
２が形成されている。電子ビーム流制御電極４は、映像
信号に対応する電圧が印加されることにより、電子ビー
ム引き出し電極３に設けられた貫通孔１０を通して引き
出された電子ビームの通過量を映像信号に応じて制御す
る。
【０００７】水平偏向電極５は、電子ビーム流制御電極
４の貫通孔１２を通過した電子ビームを水平方向両側か
ら挟むように設けた垂直方向に延びる複数の導電板から
なる。一対の導電板１４，１４′が電子ビーム流制御電
極４の貫通孔１２の水平方向のピッチに合わせて複数対
配置されている。一対の導電板１４，１４′には図６に
示すような互いに逆位相で電圧が階段状に変化する水平
偏向電圧ｈ，ｈ′（約１００Ｖpp）が印加されている。
これによって各画素に対応する電子ビームは、水平方向
に走査され、スクリーン７に形成された蛍光体層のＲ，
Ｇ，Ｂ３色の蛍光体を順次照射して発光させる。例え
ば、１本の電子ビームが水平方向の走査によって２トリ
オ分の蛍光体を発光させる。
【０００８】垂直偏向電極６は、ビーム流制御電極４に
設けられた複数の貫通孔１２の垂直方向の並びの中間位
置に沿って水平方向に延びる導電板を垂直方向に所定ピ
ッチで複数配置したものである。隣接する導電板１５、
１５′には、図６に示すような互いに逆位相で電圧が階
段状に変化する垂直偏向電圧ｖ、ｖ′（約３５０Ｖpp）
が印加され、これによって電子ビームが垂直方向に偏向
（走査）される。例えば、垂直方向の走査によって、１
本の電子ビームが１２ライン分の蛍光体を発光させる。
そして２０本の導電板によって１９本の線陰極に対応す
る１９対の導電板対を構成することにより、スクリーン
７上に２２８本の水平走査ラインを描くことができる。
【０００９】スクリーン７は、ガラス板の裏面に蛍光体
を塗布したものである。Ｒ，Ｇ，Ｂ３色の蛍光体が垂直
方向に細長いストライプとして水平方向に順番に塗布さ
れている。スクリーン７には約１０ｋＶの高電圧が印加
される。図５において、スクリーン７に描かれた水平方
向の破線は複数の線陰極２に対応する垂直方向の区分を
示し、垂直方向の破線は複数のビーム流制御電極４に対
応する水平方向の区分を示している。
【００１０】上記のような表示装置において、水平偏向
電極を構成する一対の導電板１４，１４′及び垂直偏向
電極を構成する導電板１５，１５′に印加される水平偏
向電圧ｈ，ｈ′及び垂直偏向電圧ｖ，ｖ′（図６に示し
た階段状に変化する電圧信号）は、例えば図７に示すよ
うなトランジスタ増幅回路を用いて小電圧信号Ｖinを必
要な電圧Ｖoutまで増幅することにより得ていた。
【００１１】
【発明が解決しようとする課題】上記のような構造の表
示装置を構成する水平偏向電極及び垂直偏向電極は構造
上、電極の静電容量を小さくすることが難しい。このよ
うな容量性負荷に大きい振幅で変化する電圧信号を印加
するために、上述のような増幅回路で電圧信号を増幅し
ているが、そのための電力消費が大きい。例えば携帯用
機器等の表示装置をバッテリー駆動する場合はこの消費
電力が問題になる。
【００１２】そこで本発明は、上記のような従来の問題
点を解決し、容量性負荷に大きい振幅の電圧信号を印加
するための消費電力を抑えた駆動回路を提供することを
目的とする。
【００１３】
【課題を解決するための手段】本発明による容量性負荷
の駆動回路は、複数の容量性負荷に個別に変化する電圧
信号を印加するために、電圧信号を個別に増幅する複数
の増幅回路を備えた駆動回路であって、一の容量性負荷
に電圧波形を印加するための増幅回路の電力供給源とし
て、他の容量性負荷に蓄積された電荷が用いられること
を特徴とする。このような構成によれば、容量性負荷に
蓄積された電荷の放電と他の容量性負荷の充電とが相補
的に行われることになり、複数の容量性負荷の駆動に必
要な全体の電力を低減することができる。
【００１４】好ましくは、電力供給源を切り替える切替
手段を備え、所定の期間は他の容量性負荷に蓄積された
電荷を電力供給源として使用し、他の期間は駆動回路の
電源を電力供給源として使用する。
【００１５】具体的な実施形態として、第１及び第２の
増幅回路で増幅された互いに逆位相で変化する電圧波形
を第１及び第２の容量性負荷に印加する際に、第１の容
量性負荷の電圧が第２の容量性負荷の電圧より低く、し
かも、第１の容量性負荷の電圧が上昇中で第２の容量性
負荷の電圧が下降中である期間は第１の増幅回路の電力
供給源として第２の容量性負荷に蓄積された電荷を使用
し、他の期間は第１の増幅回路の電力供給源として前記
駆動回路の電源を使用する構成が好ましい。
【００１６】更に具体的な回路構成として、駆動回路の
電源から供給される電圧を第１及び第２の増幅回路の出
力電圧より所定電圧だけ高い電圧に変換する第１及び第
２のエミッタフォロア回路が設けられ、第１の増幅回路
の電力供給端が、ダイオードを用いたスイッチ回路によ
り、エミッタフォロア回路の出力及び第２の容量性負荷
のいずれかに自動的に切替接続される構成が好ましい。
【００１７】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （実施形態１）図１は、本発明の第１の実施形態に係る
容量性負荷の駆動回路を示している。図１において、
Ｃ，Ｃ′は第１及び第２の容量性負荷であり、具体的に
は従来技術の説明で述べた表示装置の垂直偏向電極を構
成する一対の導電板（図５の１５，１５′）の静電容量
に相当する。Ａ，Ａ′は第１及び第２の増幅回路であ
り、第１及び第２の入力信号Ｖin及びＶin′を個別に増
幅して容量性負荷Ｃ，Ｃ′に印加する出力信号Ｖout及
びＶout′を出力する。
【００１８】Ｓ，Ｓ′は第１及び第２の増幅回路Ａ，
Ａ′の電力供給源を切り替えるための第１及び第２の切
替スイッチである。第１の切替スイッチＳの第１の接点
イは駆動回路の電源Ｖccに接続され、第２の接点ロは第
２の容量性負荷Ｃ′に、つまり第２の増幅回路Ａ′の出
力に接続されている。第２の切替スイッチＳ′の第１の
接点ハは第１の容量性負荷Ｃに、つまり第１の増幅回路
Ａの出力に接続され、第２の接点ニは駆動回路の電源Ｖ
ccに接続されている。
【００１９】第１及び第２のスイッチＳ，Ｓ′は、制御
回路Ｘ１からの制御信号によって、それぞれの接点が切
り替えられる。接点の切り替えは、つぎのように行われ
る。図２に、第１及び第２の容量性負荷Ｃ，Ｃ′にそれ
ぞれ印加される電圧ｖ，ｖ′の変化を示す。電圧ｖは図
１における第１の増幅回路Ａの出力電圧Ｖoutに等し
く、電圧ｖ′は第２の増幅回路Ａ′の出力電圧Ｖout′
に等しい。図２では説明を簡略化するために単調に変化
する三角波の電圧信号ｖ，ｖ′としているが、実際には
図６に示したように階段状に変化する三角波電圧が垂直
偏向電極を構成する導電板に印加される。
【００２０】図２において、期間Ｔ１は、第１の容量性
負荷Ｃの電圧ｖが第２の容量性負荷Ｃ′の電圧ｖ′より
高い。また、電圧ｖは下降し、電圧ｖ′は上昇してい
る。この期間は、図１に示すように、第１のスイッチＳ
は第１の接点イが選択される。つまり、第１の増幅回路
Ａの電力供給源として駆動回路の電源Ｖccが接続され
る。また、第２のスイッチＳ′は第１の接点ハが選択さ
れ、第２の増幅回路Ａ′の電力供給源として第１の容量
性負荷Ｃが接続される。この結果、第１の容量性負荷Ｃ
の電荷は第２の増幅回路Ａ′の電源ラインから出力端子
を経て第２の容量性負荷Ｃ′へ移動する。これにより、
上記のように、第１の容量性負荷Ｃの電圧ｖが下降する
と共に第２の容量性負荷Ｃ′の電圧ｖ′が上昇する。
【００２１】つぎに、図２の期間Ｔ２では、第１の容量
性負荷Ｃの電圧ｖが第２の容量性負荷Ｃ′の電圧ｖ′よ
り低くなっている。この期間は、第２のスイッチＳ′が
第２の接点ニ側に切り替えられ、第２の増幅回路Ａ′の
電力供給源として駆動回路の電源Ｖccが接続される。こ
れにより、第２の容量性負荷Ｃ′の電圧ｖ′は更に上昇
を続けることができる。一方、第１の容量性負荷Ｃの電
圧ｖは更に下降を続ける。
【００２２】つぎに、図２の期間Ｔ３になると、第１の
容量性負荷Ｃの電圧ｖが最低値を過ぎて上昇に転ずる。
また、第２の容量性負荷Ｃ′の電圧ｖ′が最大値を過ぎ
て下降に転ずる。この期間は、第１のスイッチＳが第２
の接点ロ側に切り替えられ、第１の増幅回路Ａの電力供
給源として第２の容量性負荷Ｃ′が接続される。この結
果、第２の容量性負荷Ｃ′の電荷は第１の増幅回路Ａの
電源ラインから出力端子を経て第１の容量性負荷Ｃへ移
動する。これにより、上記のように、第２の容量性負荷
Ｃ′の電圧が下降すると共に第１の容量性負荷Ｃの電圧
が上昇する。
【００２３】つぎに、図２の期間Ｔ４になると、上昇中
の第１の容量性負荷Ｃの電圧ｖが下降中の第２の容量性
負荷Ｃ′の電圧ｖ′より高くなるので、第１のスイッチ
Ｓを第１の接点イに切り替える。これにより、第１の増
幅回路Ａの電力供給源として駆動回路の電源Ｖccが接続
され、第１の容量性負荷Ｃの電圧ｖは更に上昇を続ける
ことができる。一方、第２の容量性負荷Ｃ′の電圧ｖ′
は更に下降を続ける。
【００２４】以上のように、期間Ｔ１〜Ｔ４における第
１及び第２のスイッチの切替制御を制御回路Ｘ１が繰り
返し行う。期間Ｔ１及びＴ３は上記のように電圧上昇中
の容量性負荷に接続された増幅回路の電力が他方の電圧
下降中の容量性負荷の電荷によって供給されるので、消
費電力を大幅に削減することができる。
【００２５】（実施形態２）つぎに、本発明の第２の実
施形態に係る容量性負荷の駆動回路を図３に示す。この
実施形態の駆動回路は、図１に示した第１の実施形態と
同様に、一対の容量性負荷Ｃ，Ｃ′に互いに逆位相で変
化する電圧信号を印加するためのものである。図３にお
いて、図１と同じ構成要素には同じ符号を付している。
Ｑ１〜Ｑ３及びＱ１′〜Ｑ３′はトランジスタであり、
Ｄ１，Ｄ２，Ｄ１′，Ｄ２′はダイオードである。Ｅ
１，Ｅ１′はバイアス電圧源である。
【００２６】トランジスタＱ２及びＱ３（Ｑ２′及びＱ
３′）は入力信号Ｖin（Ｖin′）を電流増幅する電流増
幅回路を構成している。バイアス電圧源Ｅ１（Ｅ１′）
は、入力信号電圧Ｖin（Ｖin′）より常にＥ１（Ｅ
１′）ボルトだけ高い電位を電力供給用トランジスタＱ
１（Ｑ１′）のベースに与える。なお、トランジスタＱ
１（Ｑ１′）のエミッタ電位は入力信号電圧Ｖin′（Ｖ
in）に応じて、つまり出力電圧Ｖout′（Ｖout）に応じ
て変化する。
【００２７】ダイオードＤ１及びＤ２（Ｄ１′及びＤ
２′）は、トランジスタＱ２及びＱ３（Ｑ２′及びＱ
３′）で構成された電流増幅回路の電源供給源を切り替
えるためのスイッチとして機能する。その機能の詳細を
以下に説明する。
【００２８】図４に、第１及び第２の容量性負荷Ｃ，
Ｃ′にそれぞれ印加される電圧ｖ，ｖ′の変化を示す。
電圧ｖは図２におけるトランジスタＱ２及びＱ３で構成
された第１の増幅回路の出力電圧Ｖoutに等しく、電圧
ｖ′はトランジスタＱ２′及びＱ３′で構成された第２
の増幅回路の出力電圧Ｖout′に等しい。図２では説明
を簡略化するために単調に変化する三角波の電圧信号
ｖ，ｖ′としているが、実際には図６に示したように階
段状に変化する三角波電圧が垂直偏向電極を構成する導
電板に印加される。また、図４中の一点鎖線ｖｅは図３
における電力供給用トランジスタＱ１′のエミッタ電位
の変化を示している。
【００２９】図４の期間Ｔ１において、ダイオードＤ
２′が導通し、第１の容量性負荷Ｃの電荷がダイオード
Ｄ２′及びトランジスタＱ２′を経て第２の容量性負荷
Ｃ′に移動する。つまり、トランジスタＱ２′及びＱ
３′で構成された第２の増幅回路の電力供給源として、
第１の容量性負荷Ｃが接続される。このとき、ダイオー
ドＤ１′は逆バイアスのためカットオフ状態となり、駆
動回路の電源Ｖccから第２の増幅回路への電力供給は遮
断される。
【００３０】図４の期間Ｔ２では、ダイオードＤ１′が
オンに転じ、ダイオードＤ２′がオフになる。この結
果、トランジスタＱ２′及びＱ３′で構成された第２の
増幅回路の電力供給源として駆動回路の電源Ｖccが接続
され、ＶccからトランジスタＱ１′，ダイオードＤ
１′、及びトランジスタＱ２′を経て第２の容量性負荷
Ｃ′へ電力が供給される。
【００３１】この後、第１の容量性負荷Ｃへの電圧印加
を担当するトランジスタＱ２及びＱ３で構成された第１
の増幅回路の電力供給源についても上記と同様に切り替
えられる。つまり、期間Ｔ３は第２の容量性負荷Ｃ′か
ら電力が供給され、期間Ｔ４になって駆動回路の電源Ｖ
ccから電力が供給される。
【００３２】このように、ダイオードＤ１及びＤ２（Ｄ
１′及びＤ２′）のスイッチング動作により、トランジ
スタＱ２及びＱ３（Ｑ２′及びＱ３′）で構成された電
流増幅回路の電源供給源が自動的に順次切り替えられ
る。この実施形態でも、第１の実施形態と同様に、電圧
上昇中の容量性負荷に接続された増幅回路の電力が他方
の電圧下降中の容量性負荷の電荷によって供給されるの
で、消費電力を大幅に削減することができる。なお、バ
イアス電圧源Ｅ１及びＥ１′の設定電圧が高すぎるとＴ
１の期間が短くなり、電力低減効果が小さくなるが、数
ボルト程度に設定すれば実用上問題はない。
【００３３】
【発明の効果】以上説明したように、本発明の容量性負
荷の駆動回路は、容量性負荷に蓄積された電荷を他の容
量性負荷の駆動に活用することにより、消費電力を大幅
に低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る容量性負荷の駆
動回路の回路図
【図２】図１の駆動回路における容量性負荷に印加され
る電圧の変化を示す図
【図３】本発明の第２の実施形態に係る容量性負荷の駆
動回路の回路図
【図４】図３の駆動回路における容量性負荷に印加され
る電圧の変化を示す図
【図５】従来の容量性負荷の駆動回路が用いられる表示
装置の内部電極構造を示す分解図
【図６】図５の表示装置の各電極に印加される電圧波形
を示す図
【図７】従来の容量性負荷の駆動回路を示す回路図
【符号の説明】
Ａ，Ａ′ 増幅回路 Ｃ，Ｃ′ 容量性負荷 Ｄ１，Ｄ２，Ｄ１′，Ｄ２′ スイッチ回路を構成する
トランジスタ Ｑ１，Ｑ１′ エミッタフォロア回路 Ｑ２，Ｑ３，Ｑ２′，Ｑ３′ 増幅回路を構成するトラ
ンジスタ Ｓ，Ｓ′ 切替スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｎ 5/68 Ｈ０４Ｎ 5/68 Ａ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の容量性負荷に個別に変化する電圧
    信号を印加するために、前記電圧信号を個別に増幅する
    複数の増幅回路を備えた駆動回路であって、一の容量性
    負荷に電圧波形を印加するための増幅回路の電力供給源
    として、他の容量性負荷に蓄積された電荷が用いられる
    ことを特徴とする容量性負荷の駆動回路。
  2. 【請求項２】 前記電力供給源を切り替える切替手段を
    備え、所定の期間は他の容量性負荷に蓄積された電荷を
    前記電力供給源として使用し、他の期間は前記駆動回路
    の電源を前記電力供給源として使用する請求項１記載の
    容量性負荷の駆動回路。
  3. 【請求項３】 第１及び第２の増幅回路で増幅された互
    いに逆位相で変化する電圧波形を第１及び第２の容量性
    負荷に印加する際に、第１の容量性負荷の電圧が第２の
    容量性負荷の電圧より低く、しかも、第１の容量性負荷
    の電圧が上昇中で第２の容量性負荷の電圧が下降中であ
    る期間は第１の増幅回路の電力供給源として第２の容量
    性負荷に蓄積された電荷を使用し、他の期間は第１の増
    幅回路の電力供給源として前記駆動回路の電源を使用す
    る請求項２記載の容量性負荷の駆動回路。
  4. 【請求項４】 前記駆動回路の電源から供給される電圧
    を前記第１及び第２の増幅回路の出力電圧より所定電圧
    だけ高い電圧に変換する第１及び第２のエミッタフォロ
    ア回路が設けられ、第１の増幅回路の電力供給端が、ダ
    イオードを用いたスイッチ回路により、前記エミッタフ
    ォロア回路の出力及び第２の容量性負荷のいずれかに接
    続されるように構成されている請求項３記載の容量性負
    荷の駆動回路。
JP03515098A 1998-02-17 1998-02-17 容量性負荷の駆動回路 Expired - Fee Related JP3894523B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03515098A JP3894523B2 (ja) 1998-02-17 1998-02-17 容量性負荷の駆動回路
US09/248,475 US6043570A (en) 1998-02-17 1999-02-11 Driving circuit for capacitive load
EP99103061A EP0936595A1 (en) 1998-02-17 1999-02-16 Driving circuit for capacitive load and driving circuit for display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03515098A JP3894523B2 (ja) 1998-02-17 1998-02-17 容量性負荷の駆動回路

Publications (2)

Publication Number Publication Date
JPH11234049A true JPH11234049A (ja) 1999-08-27
JP3894523B2 JP3894523B2 (ja) 2007-03-22

Family

ID=12433881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03515098A Expired - Fee Related JP3894523B2 (ja) 1998-02-17 1998-02-17 容量性負荷の駆動回路

Country Status (3)

Country Link
US (1) US6043570A (ja)
EP (1) EP0936595A1 (ja)
JP (1) JP3894523B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486715B2 (en) 2001-04-02 2002-11-26 Sandisk Corporation System and method for achieving fast switching of analog voltages on large capacitive load
US7002401B2 (en) * 2003-01-30 2006-02-21 Sandisk Corporation Voltage buffer for capacitive loads
US8761237B2 (en) * 2011-11-03 2014-06-24 Lsi Corporation Low nonlinear distortion variable gain amplifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656004A (en) * 1970-09-28 1972-04-11 Ibm Bipolar capacitor driver
JPS6372381A (ja) * 1986-09-17 1988-04-02 株式会社日本自動車部品総合研究所 容量性負荷の駆動方法
US5006739A (en) * 1987-06-15 1991-04-09 Hitachi, Ltd. Capacitive load drive circuit
JPH01296543A (ja) * 1988-05-23 1989-11-29 Matsushita Electric Ind Co Ltd 画像表示装置
US5061880A (en) * 1989-03-22 1991-10-29 Matsushita Electric Industrial Co., Ltd. Method of driving image display device
JP3482006B2 (ja) * 1994-07-28 2003-12-22 株式会社東芝 容量性負荷の駆動装置
US5528256A (en) * 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display
EP0756190B1 (en) * 1995-01-13 2004-06-23 Seiko Epson Corporation Power supply circuit, power supply for liquid crystal display, and liquid crystal display

Also Published As

Publication number Publication date
EP0936595A1 (en) 1999-08-18
US6043570A (en) 2000-03-28
JP3894523B2 (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US7109955B2 (en) Apparatus and method for driving multi-color light emitting display panel
KR960038719A (ko) 플라즈마 디스플레이 패널의 구동회로
JP3618064B2 (ja) 発光表示パネルの駆動装置及び駆動方法
US6020864A (en) Addressing device for microtip flat display screens
JPH06222735A (ja) 輝度変調ｆｅｄ表示装置
US3778673A (en) Low power display driver having brightness control
JP2736308B2 (ja) 電界放出ディスプレイ
JP3894523B2 (ja) 容量性負荷の駆動回路
US6882330B2 (en) Field emission displaying device and driving method thereof
JPH096279A (ja) エネルギー回復装置を含むスイッチトアノード電界放出ディスプレイ用電源装置および該装置におけるエネルギー保存方法
JPH0771193B2 (ja) スポットキラー回路
JPH0789661B2 (ja) 平板型陰極線管の駆動方法
JP2588525B2 (ja) カラ−表示装置
JP3671429B2 (ja) 画像表示装置および画像表示駆動方法
KR100531786B1 (ko) 평판 디스플레이 패널의 스캔구동장치
US4698559A (en) Power amplifiers for driving inductive loads
KR100489950B1 (ko) 평판형 디스플레이 소자의 편향 회로
JPWO2005034071A1 (ja) Ｆｅｄ制御回路
KR100531790B1 (ko) 평판 디스플레이 패널 구동 방법
US20030205768A1 (en) Active matrix current source controlled gray level tunable FED
GB2089613A (en) Scanning waveform generator for flat panel display devices
JP2001202059A (ja) 冷陰極発光素子の駆動方法、冷陰極発光素子の駆動回路およびディスプレイ装置
JP3018604B2 (ja) スポットキラー回路
KR100486501B1 (ko) 전계방출 디스플레이의 고전압 인가 장치 및 방법
KR100542759B1 (ko) 전계방출 표시소자 및 그의 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060831

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees