JPH11234694A - マルチフォーマットビデオエンコーダ - Google Patents
マルチフォーマットビデオエンコーダInfo
- Publication number
- JPH11234694A JPH11234694A JP10029419A JP2941998A JPH11234694A JP H11234694 A JPH11234694 A JP H11234694A JP 10029419 A JP10029419 A JP 10029419A JP 2941998 A JP2941998 A JP 2941998A JP H11234694 A JPH11234694 A JP H11234694A
- Authority
- JP
- Japan
- Prior art keywords
- value
- address
- format
- video encoder
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 19
- 230000006870 function Effects 0.000 claims abstract description 17
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 208000026097 Factitious disease Diseases 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/143—Encoding means therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
- H04N11/162—Encoding means therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/65—Circuits for processing colour signals for synchronous modulators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【課題】 必要なメモリ容量を縮小することによりコス
トの低減を図ったマルチフォーマットビデオエンコーダ
を提供する。 【解決手段】 マルチフォーマットビデオエンコーダ
は、デジタル化されたＲＧＢ信号を複数のビデオフォー
マットでエンコードするために、前記ＲＧＢ信号より色
差信号Ｂ−Ｙ、Ｒ−Ｙを出力する手段１と、三角関数値
を記憶するメモリ７と、前記ビデオフォーマットに基づ
いて所定の間隔を設ける演算により前記メモリ７へのア
ドレスを出力するアドレス演算回路６と、前記アドレス
によってメモリ７より取り出される三角関数値とで色差
信号Ｂ−Ｙ、Ｒ−Ｙの乗算をする乗算回路２、３とを備
えている。
トの低減を図ったマルチフォーマットビデオエンコーダ
を提供する。 【解決手段】 マルチフォーマットビデオエンコーダ
は、デジタル化されたＲＧＢ信号を複数のビデオフォー
マットでエンコードするために、前記ＲＧＢ信号より色
差信号Ｂ−Ｙ、Ｒ−Ｙを出力する手段１と、三角関数値
を記憶するメモリ７と、前記ビデオフォーマットに基づ
いて所定の間隔を設ける演算により前記メモリ７へのア
ドレスを出力するアドレス演算回路６と、前記アドレス
によってメモリ７より取り出される三角関数値とで色差
信号Ｂ−Ｙ、Ｒ−Ｙの乗算をする乗算回路２、３とを備
えている。
Description
【０００１】
【発明の属する技術分野】本発明はＲＧＢ信号をＮＴＳ
Ｃ（National Television System Committee）やＰＡＬ
（Phase Alternation by Line）等の種々のビデオフォ
ーマットでエンコードすることができるマルチフォーマ
ットビデオエンコーダに関する。
Ｃ（National Television System Committee）やＰＡＬ
（Phase Alternation by Line）等の種々のビデオフォ
ーマットでエンコードすることができるマルチフォーマ
ットビデオエンコーダに関する。
【０００２】
【従来の技術】エンコーダはＲＧＢ信号より色差信号を
生成し、その色差信号をＮＴＳＣ方式等のビデオフォー
マットに基づいて色副搬送波で変調して搬送色信号等を
生成する機器である。デジタル化されたＲＧＢ信号をデ
ジタル回路によってエンコードするエンコーダでは、次
に述べるように三角関数値を記憶するＲＯＭ（リード・
オンリ・メモリ）が設けられていた。例えば１３．５Ｍ
ＨｚでＲＧＢ信号が入力されるＮＴＳＣ方式のエンコー
ダでは、次式で示されるようにして輝度信号Ｙ及び搬送
色信号Ｃが作成される。
生成し、その色差信号をＮＴＳＣ方式等のビデオフォー
マットに基づいて色副搬送波で変調して搬送色信号等を
生成する機器である。デジタル化されたＲＧＢ信号をデ
ジタル回路によってエンコードするエンコーダでは、次
に述べるように三角関数値を記憶するＲＯＭ（リード・
オンリ・メモリ）が設けられていた。例えば１３．５Ｍ
ＨｚでＲＧＢ信号が入力されるＮＴＳＣ方式のエンコー
ダでは、次式で示されるようにして輝度信号Ｙ及び搬送
色信号Ｃが作成される。
【０００３】 Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ Ｃ＝｛（Ｂ−Ｙ）／２．０８｝・ｓｉｎ（ωｔ）＋
｛（Ｒ−Ｙ）／１．１４｝・ｃｏｓ（ωｔ） ただし、ωは色副搬送波の周波数をｆSCとすると２πｆ
SCであり、ＮＴＳＣ方式ではｆSCは３．５７９５４５Ｍ
Ｈｚである。
｛（Ｒ−Ｙ）／１．１４｝・ｃｏｓ（ωｔ） ただし、ωは色副搬送波の周波数をｆSCとすると２πｆ
SCであり、ＮＴＳＣ方式ではｆSCは３．５７９５４５Ｍ
Ｈｚである。
【０００４】上記条件のように、ＲＧＢ信号が１３．５
ＭＨｚでエンコーダに入力される場合には、ｓｉｎ（ω
ｔ）とｃｏｓ（ωｔ）については１３．５ＭＨｚより導
き出される周期での値を前記ＲＯＭに記憶しておいて、
エンコーダは前記ＲＯＭよりｓｉｎ（ωｔ）とｃｏｓ
（ωｔ）の値を１３．５ＭＨｚのクロックで順番に取り
出すことにより、上述の式に基づいて搬送色信号Ｃを作
成していた。
ＭＨｚでエンコーダに入力される場合には、ｓｉｎ（ω
ｔ）とｃｏｓ（ωｔ）については１３．５ＭＨｚより導
き出される周期での値を前記ＲＯＭに記憶しておいて、
エンコーダは前記ＲＯＭよりｓｉｎ（ωｔ）とｃｏｓ
（ωｔ）の値を１３．５ＭＨｚのクロックで順番に取り
出すことにより、上述の式に基づいて搬送色信号Ｃを作
成していた。
【０００５】つまり、上記条件では図６に示すように、
エンコーダの１３．５ＭＨｚの１クロックあたりの色副
搬送波の位相Ｐｈは３６０・３．５／１３２＝９５．４
５ｄｅｇとなる。したがって、前記ＲＯＭにはｓｉｎ
（ωｔ）の値としてＳ０、Ｓ１、・・・の値を記憶して
おけばよい。ｃｏｓ（ωｔ）についても図６におけるｓ
ｉｎ（ωｔ）とは位相がずれているだけで同様にして値
を求めて前記ＲＯＭに記憶しておけばよい。そして、ク
ロックごとにＳ０、Ｓ１、・・・の順番で値を取り出し
て搬送色信号Ｃを求めていく。
エンコーダの１３．５ＭＨｚの１クロックあたりの色副
搬送波の位相Ｐｈは３６０・３．５／１３２＝９５．４
５ｄｅｇとなる。したがって、前記ＲＯＭにはｓｉｎ
（ωｔ）の値としてＳ０、Ｓ１、・・・の値を記憶して
おけばよい。ｃｏｓ（ωｔ）についても図６におけるｓ
ｉｎ（ωｔ）とは位相がずれているだけで同様にして値
を求めて前記ＲＯＭに記憶しておけばよい。そして、ク
ロックごとにＳ０、Ｓ１、・・・の順番で値を取り出し
て搬送色信号Ｃを求めていく。
【０００６】色副搬送波の周波数とクロック周波数１
３．５ＭＨｚとの比ｆSC／１３．５ＭＨｚは、３５／１
３２に一致する。そのため、前記ＲＯＭにはｓｉｎ値と
して１３２個のデータＳ０、Ｓ１、・・・、Ｓ１３１を
記憶し、Ｓ１３１の次の値には再びＳ０に戻って取り出
していた。このように、前記ＲＯＭには色副搬送波の３
５周期分のデータが記憶されることになる。
３．５ＭＨｚとの比ｆSC／１３．５ＭＨｚは、３５／１
３２に一致する。そのため、前記ＲＯＭにはｓｉｎ値と
して１３２個のデータＳ０、Ｓ１、・・・、Ｓ１３１を
記憶し、Ｓ１３１の次の値には再びＳ０に戻って取り出
していた。このように、前記ＲＯＭには色副搬送波の３
５周期分のデータが記憶されることになる。
【０００７】ＮＴＳＣ方式での以上の関係を図７の左欄
に示す。ここで、ワード数とはｓｉｎ又はｃｏｓのいず
れか一方について前記ＲＯＭに必要な記憶容量であり、
１ワードあたりに１個のｓｉｎ値又はｃｏｓ値が記憶さ
れている。
に示す。ここで、ワード数とはｓｉｎ又はｃｏｓのいず
れか一方について前記ＲＯＭに必要な記憶容量であり、
１ワードあたりに１個のｓｉｎ値又はｃｏｓ値が記憶さ
れている。
【０００８】また、世界のビデオフォーマットには、Ｎ
ＴＳＣ、ＰＡＬ、ＰＡＬ−Ｍ、ＰＡＬ−Ｎ等の種々のフ
ォーマットがあり、搬送色信号を作り出すための色副搬
送波の周波数は各方式によって異なっている。そのた
め、デジタル回路で構成されるとともに各種ビデオフォ
ーマットでエンコードすることができる従来のマルチフ
ォーマットビデオエンコーダでは、各方式で別個にｓｉ
ｎ値及びｃｏｓ値を記憶するＲＯＭが必要となってい
た。
ＴＳＣ、ＰＡＬ、ＰＡＬ−Ｍ、ＰＡＬ−Ｎ等の種々のフ
ォーマットがあり、搬送色信号を作り出すための色副搬
送波の周波数は各方式によって異なっている。そのた
め、デジタル回路で構成されるとともに各種ビデオフォ
ーマットでエンコードすることができる従来のマルチフ
ォーマットビデオエンコーダでは、各方式で別個にｓｉ
ｎ値及びｃｏｓ値を記憶するＲＯＭが必要となってい
た。
【０００９】例えば、ＰＡＬ方式では、図７のＰＡＬ欄
にあるように、色副搬送波の周波数ｆSCが４．４３３６
１８７５ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚで
エンコーダに入力される場合には、周波数の比ｆSC／１
３．５ＭＨｚは、ほぼ４２３／１２８８に一致する。そ
のため、１クロックあたりの位相は、３６０・４２３／
１２８８＝１１８．２３ｄｅｇとなり、ｓｉｎ値又はｃ
ｏｓ値のいずれか一方についてＲＯＭに必要なワード数
は１２８８となる。
にあるように、色副搬送波の周波数ｆSCが４．４３３６
１８７５ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚで
エンコーダに入力される場合には、周波数の比ｆSC／１
３．５ＭＨｚは、ほぼ４２３／１２８８に一致する。そ
のため、１クロックあたりの位相は、３６０・４２３／
１２８８＝１１８．２３ｄｅｇとなり、ｓｉｎ値又はｃ
ｏｓ値のいずれか一方についてＲＯＭに必要なワード数
は１２８８となる。
【００１０】また、ＰＡＬ−Ｍ方式では、色副搬送波の
周波数ｆSCは、３．５７５６１１４９ＭＨｚであり、Ｒ
ＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場
合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ３０
３／１１４４に一致する。そのため、１クロックあたり
の位相は９５．３５ｄｅｇとなり、ＲＯＭに必要なワー
ド数は１１４４となる。
周波数ｆSCは、３．５７５６１１４９ＭＨｚであり、Ｒ
ＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場
合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ３０
３／１１４４に一致する。そのため、１クロックあたり
の位相は９５．３５ｄｅｇとなり、ＲＯＭに必要なワー
ド数は１１４４となる。
【００１１】また、ＰＡＬ−Ｎ方式では、色副搬送波の
周波数ｆSCは、３．５８２０５６２５ＭＨｚであり、Ｒ
ＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場
合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ１７
３／６５２に一致する。そのため、１クロックあたりの
位相は９５．５２ｄｅｇとなり、ＲＯＭに必要なワード
数は６５２となる。
周波数ｆSCは、３．５８２０５６２５ＭＨｚであり、Ｒ
ＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場
合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ１７
３／６５２に一致する。そのため、１クロックあたりの
位相は９５．５２ｄｅｇとなり、ＲＯＭに必要なワード
数は６５２となる。
【００１２】
【発明が解決しようとする課題】したがって、従来のマ
ルチフォーマットビデオエンコーダでは、ＮＴＳＣ、Ｐ
ＡＬ、ＰＡＬ−Ｍ及びＰＡＬ−Ｎに対応するだけでも、
各方式によって色副搬送波の周波数ｆSCが異なっている
ために、それぞれについて別々にＲＯＭを設ける必要が
あり、合計するとこれらのＲＯＭには１３２＋１２８８
＋１１４４＋６５２＝３２１６ワードをｓｉｎ値として
記憶する必要があった。このように、上記従来のマルチ
フォーマットビデオエンコーダでは、ＲＯＭに必要な記
憶容量が増大しているためにコストが上昇するという問
題があった。
ルチフォーマットビデオエンコーダでは、ＮＴＳＣ、Ｐ
ＡＬ、ＰＡＬ−Ｍ及びＰＡＬ−Ｎに対応するだけでも、
各方式によって色副搬送波の周波数ｆSCが異なっている
ために、それぞれについて別々にＲＯＭを設ける必要が
あり、合計するとこれらのＲＯＭには１３２＋１２８８
＋１１４４＋６５２＝３２１６ワードをｓｉｎ値として
記憶する必要があった。このように、上記従来のマルチ
フォーマットビデオエンコーダでは、ＲＯＭに必要な記
憶容量が増大しているためにコストが上昇するという問
題があった。
【００１３】また、従来ではエンコードを行うビデオフ
ォーマットに応じてＲＯＭにおけるアドレスを分割して
それぞれに三角関数値を記憶するようにしていたが、ビ
デオフォーマットが異なる領域とは互いに関連がなく、
別々のメモリが設けられていると考えることができる。
ォーマットに応じてＲＯＭにおけるアドレスを分割して
それぞれに三角関数値を記憶するようにしていたが、ビ
デオフォーマットが異なる領域とは互いに関連がなく、
別々のメモリが設けられていると考えることができる。
【００１４】本発明は上記課題を解決するものであり、
必要なメモリ容量を縮小したマルチフォーマットビデオ
エンコーダを提供することを目的とする。また、エンコ
ードする方式の変更等にも簡単に対応することができる
ようにすることも目的とする。
必要なメモリ容量を縮小したマルチフォーマットビデオ
エンコーダを提供することを目的とする。また、エンコ
ードする方式の変更等にも簡単に対応することができる
ようにすることも目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に本発明では、ＲＧＢ信号を複数のビデオフォーマット
でエンコードすることができるマルチフォーマットビデ
オエンコーダにおいて、前記ＲＧＢ信号より色差信号を
出力する手段と、三角関数値を記憶するメモリと、前記
ビデオフォーマットに基づいて所定の間隔を設ける演算
により前記メモリへのアドレスを出力するアドレス演算
回路と、前記メモリより取り出される三角関数値と前記
色差信号の乗算をする乗算回路とを備えるようにしてい
る。
に本発明では、ＲＧＢ信号を複数のビデオフォーマット
でエンコードすることができるマルチフォーマットビデ
オエンコーダにおいて、前記ＲＧＢ信号より色差信号を
出力する手段と、三角関数値を記憶するメモリと、前記
ビデオフォーマットに基づいて所定の間隔を設ける演算
により前記メモリへのアドレスを出力するアドレス演算
回路と、前記メモリより取り出される三角関数値と前記
色差信号の乗算をする乗算回路とを備えるようにしてい
る。
【００１６】このような構成によると、マルチフォーマ
ットビデオエンコーダはメモリに例えば各々１０２４ワ
ードのｓｉｎ値とｃｏｓ値の三角関数値を記憶してい
る。アドレス演算回路ではビデオフォーマットに基づい
て所定の間隔を設けるようにしたアドレスを生成してお
り、このアドレス演算回路によって生成されたアドレス
でｓｉｎ値及びｃｏｓ値を前記メモリより取り出す。そ
して、マルチフォーマットビデオエンコーダは色差信号
を出力する手段より出力される色差信号と前記メモリで
得られた三角関数値の乗算を乗算回路で行う。これによ
り、マルチフォーマットビデオエンコーダはビデオフォ
ーマットに基づく色副搬送波の各周波数でエンコードす
ることができる。本構成では各ビデオフォーマットに対
してＲＯＭに記憶されている三角関数値を共通にして使
用しているので、ビデオフォーマット及びその組合わせ
に応じてＲＯＭの容量を増大する必要がない。
ットビデオエンコーダはメモリに例えば各々１０２４ワ
ードのｓｉｎ値とｃｏｓ値の三角関数値を記憶してい
る。アドレス演算回路ではビデオフォーマットに基づい
て所定の間隔を設けるようにしたアドレスを生成してお
り、このアドレス演算回路によって生成されたアドレス
でｓｉｎ値及びｃｏｓ値を前記メモリより取り出す。そ
して、マルチフォーマットビデオエンコーダは色差信号
を出力する手段より出力される色差信号と前記メモリで
得られた三角関数値の乗算を乗算回路で行う。これによ
り、マルチフォーマットビデオエンコーダはビデオフォ
ーマットに基づく色副搬送波の各周波数でエンコードす
ることができる。本構成では各ビデオフォーマットに対
してＲＯＭに記憶されている三角関数値を共通にして使
用しているので、ビデオフォーマット及びその組合わせ
に応じてＲＯＭの容量を増大する必要がない。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照して説明する。図１は本実施形態のマルチ
フォーマットビデオエンコーダのブロック図である。マ
ルチフォーマットビデオエンコーダにはデジタル化され
たそれぞれ８ビットのＲＧＢ信号及びＮＴＳＣやＰＡＬ
等のビデオフォーマットを設定する信号Ｓｅが入力され
る。本実施形態では前記ＲＧＢ信号は周波数が１３．５
ＭＨｚで入力されるものとする。そのため、マルチフォ
ーマットビデオエンコーダは１３．５ＭＨｚのクロック
で動作する。
て図面を参照して説明する。図１は本実施形態のマルチ
フォーマットビデオエンコーダのブロック図である。マ
ルチフォーマットビデオエンコーダにはデジタル化され
たそれぞれ８ビットのＲＧＢ信号及びＮＴＳＣやＰＡＬ
等のビデオフォーマットを設定する信号Ｓｅが入力され
る。本実施形態では前記ＲＧＢ信号は周波数が１３．５
ＭＨｚで入力されるものとする。そのため、マルチフォ
ーマットビデオエンコーダは１３．５ＭＨｚのクロック
で動作する。
【００１８】輝度・色差信号生成回路１は前記ＲＧＢ信
号を入力し、輝度信号Ｙと色差信号Ｂ−Ｙ、Ｒ−Ｙを生
成する手段である。なお、輝度信号Ｙについては上述の
式に基づいて生成している。色差信号Ｂ−Ｙ、Ｒ−Ｙに
ついては上述の式におけるように、すでに色差信号Ｂ−
Ｙでは１／２．０８に、色差信号Ｒ−Ｙでは１／１．１
４に振幅を制限している。
号を入力し、輝度信号Ｙと色差信号Ｂ−Ｙ、Ｒ−Ｙを生
成する手段である。なお、輝度信号Ｙについては上述の
式に基づいて生成している。色差信号Ｂ−Ｙ、Ｒ−Ｙに
ついては上述の式におけるように、すでに色差信号Ｂ−
Ｙでは１／２．０８に、色差信号Ｒ−Ｙでは１／１．１
４に振幅を制限している。
【００１９】一方、アドレス演算回路６は信号Ｓｅを入
力し、後述するように信号Ｓｅで特定されるビデオフォ
ーマットに基づいてＲＯＭ７へのアドレスについて所定
の間隔を設ける演算をする。ＲＯＭ７はアドレス演算回
路６より出力されるアドレスの三角関数値を出力する。
このとき、ＲＯＭ７からはｓｉｎ値とｃｏｓ値の各三角
関数値が取り出される。
力し、後述するように信号Ｓｅで特定されるビデオフォ
ーマットに基づいてＲＯＭ７へのアドレスについて所定
の間隔を設ける演算をする。ＲＯＭ７はアドレス演算回
路６より出力されるアドレスの三角関数値を出力する。
このとき、ＲＯＭ７からはｓｉｎ値とｃｏｓ値の各三角
関数値が取り出される。
【００２０】乗算回路２は、輝度・色差信号生成回路１
より出力される色差信号Ｂ−Ｙと、ＲＯＭ７より取り出
されるｓｉｎ値の乗算をする。また、乗算回路３は、輝
度・色差信号生成回路１より出力される色差信号Ｒ−Ｙ
と、ＲＯＭ７より取り出されるｃｏｓ値に基づく値の乗
算をする。
より出力される色差信号Ｂ−Ｙと、ＲＯＭ７より取り出
されるｓｉｎ値の乗算をする。また、乗算回路３は、輝
度・色差信号生成回路１より出力される色差信号Ｒ−Ｙ
と、ＲＯＭ７より取り出されるｃｏｓ値に基づく値の乗
算をする。
【００２１】ただし、ビデオフォーマットがＮＴＳＣ方
式である場合にはスイッチ９が端子ａ側に固定され、Ｒ
ＯＭ７より出力されるｃｏｓ値が直接乗算回路３に送ら
れる。これに対して、ビデオフォーマットがＰＡＬ方式
である場合には、１走査線ごとにスイッチ９が端子ａ側
とｂ側に切り換わり、端子ｂ側では反転回路８を経由す
るようにする。これによって、色差信号Ｒ−Ｙについて
は１走査線ごとに色副搬送波の極性が反転する。
式である場合にはスイッチ９が端子ａ側に固定され、Ｒ
ＯＭ７より出力されるｃｏｓ値が直接乗算回路３に送ら
れる。これに対して、ビデオフォーマットがＰＡＬ方式
である場合には、１走査線ごとにスイッチ９が端子ａ側
とｂ側に切り換わり、端子ｂ側では反転回路８を経由す
るようにする。これによって、色差信号Ｒ−Ｙについて
は１走査線ごとに色副搬送波の極性が反転する。
【００２２】加算回路４は乗算回路２、３のそれぞれの
乗算結果を加算し、搬送色信号Ｃを生成する。また、加
算回路５は輝度信号Ｙと搬送色信号Ｃとを加算して映像
信号Ｖを生成する。したがって、本実施形態のマルチフ
ォーマットビデオエンコーダは、入力されるＲＧＢ信号
を信号Ｓｅによって特定されるビデオフォーマットでエ
ンコードし、輝度信号Ｙ、搬送色信号Ｃ及び映像信号Ｖ
を出力する。
乗算結果を加算し、搬送色信号Ｃを生成する。また、加
算回路５は輝度信号Ｙと搬送色信号Ｃとを加算して映像
信号Ｖを生成する。したがって、本実施形態のマルチフ
ォーマットビデオエンコーダは、入力されるＲＧＢ信号
を信号Ｓｅによって特定されるビデオフォーマットでエ
ンコードし、輝度信号Ｙ、搬送色信号Ｃ及び映像信号Ｖ
を出力する。
【００２３】ＲＯＭ７では図２に示すように、ｓｉｎ
値、ｃｏｓ値についてそれぞれ１０２４ワードの三角関
数値が記憶されている。ｓｉｎ値については、図３にお
いて曲線Ａに示すように、１周期分のｓｉｎ関数を１０
２４等分し、始点のアドレスを０としてｓｉｎ値として
０を記憶し、順番にアドレスに対応してｓｉｎ値をＲＯ
Ｍ７（図１参照）に記憶している。
値、ｃｏｓ値についてそれぞれ１０２４ワードの三角関
数値が記憶されている。ｓｉｎ値については、図３にお
いて曲線Ａに示すように、１周期分のｓｉｎ関数を１０
２４等分し、始点のアドレスを０としてｓｉｎ値として
０を記憶し、順番にアドレスに対応してｓｉｎ値をＲＯ
Ｍ７（図１参照）に記憶している。
【００２４】これにより、図２及び図３に示すように、
特にアドレスが２５６での値は１となり、アドレスが５
１２での値は０となり、アドレスが７６８での値は−１
となる。また、最終のアドレスである１０２３では、き
わめて０に近い値となっている。
特にアドレスが２５６での値は１となり、アドレスが５
１２での値は０となり、アドレスが７６８での値は−１
となる。また、最終のアドレスである１０２３では、き
わめて０に近い値となっている。
【００２５】ｃｏｓ値については、図３において曲線Ｂ
に示すように曲線Ａに対して９０ｄｅｇの位相差が設け
られた波形となっており、アドレスが０での値が１とな
る。また、アドレスが２５６での値は０となり、アドレ
スが５１２での値は−１となり、アドレスが７６８での
値は０となり、最終のアドレスである１０２３では、き
わめて１に近い値となっている。なお、図３においてア
ドレスが１０２４に対応するｓｉｎ値とｃｏｓ値につい
てはアドレスが０でのそれぞれの値と等しくなってい
る。
に示すように曲線Ａに対して９０ｄｅｇの位相差が設け
られた波形となっており、アドレスが０での値が１とな
る。また、アドレスが２５６での値は０となり、アドレ
スが５１２での値は−１となり、アドレスが７６８での
値は０となり、最終のアドレスである１０２３では、き
わめて１に近い値となっている。なお、図３においてア
ドレスが１０２４に対応するｓｉｎ値とｃｏｓ値につい
てはアドレスが０でのそれぞれの値と等しくなってい
る。
【００２６】アドレス演算回路６（図１参照）でのアド
レスの演算の原理は次のようになっている。上述のよう
にマルチフォーマットビデオエンコーダが１３．５ＭＨ
ｚで動作する場合、ビデオフォーマットがＮＴＳＣ方式
であるときには色副搬送波の周波数ｆSCが３．５７９５
４５ＭＨｚであり、１０２４×３．５７９５４５／１
３．５＝２７１．５２となり、小数点以下を四捨五入し
て得られる２７２を加算値としてクロックごとにアドレ
スに加えることによってＲＯＭ７（図１参照）より前述
した１クロックあたりの色副搬送波の位相９５．４５ｄ
ｅｇでのｓｉｎ値及びｃｏｓ値に近似した値を得ること
ができる。このように、アドレス演算回路６では、前記
加算値によってアドレスに所定の間隔が設けられる。
レスの演算の原理は次のようになっている。上述のよう
にマルチフォーマットビデオエンコーダが１３．５ＭＨ
ｚで動作する場合、ビデオフォーマットがＮＴＳＣ方式
であるときには色副搬送波の周波数ｆSCが３．５７９５
４５ＭＨｚであり、１０２４×３．５７９５４５／１
３．５＝２７１．５２となり、小数点以下を四捨五入し
て得られる２７２を加算値としてクロックごとにアドレ
スに加えることによってＲＯＭ７（図１参照）より前述
した１クロックあたりの色副搬送波の位相９５．４５ｄ
ｅｇでのｓｉｎ値及びｃｏｓ値に近似した値を得ること
ができる。このように、アドレス演算回路６では、前記
加算値によってアドレスに所定の間隔が設けられる。
【００２７】そして、加算を繰り返すことによりアドレ
スが１０２４以上となれば１０２４を０としてアドレス
を求めることによりＲＯＭ７（図１参照）でｓｉｎ値及
びｃｏｓ値を取り出すことができる。ＰＡＬ、ＰＡＬ−
Ｍ、ＰＡＬ−Ｎでは色副搬送波の周波数ｆSCが異なるの
で、前記加算値を変更することにより種々のビデオフォ
ーマットでエンコードすることができるマルチフォーマ
ットビデオエンコーダを実現することができる。
スが１０２４以上となれば１０２４を０としてアドレス
を求めることによりＲＯＭ７（図１参照）でｓｉｎ値及
びｃｏｓ値を取り出すことができる。ＰＡＬ、ＰＡＬ−
Ｍ、ＰＡＬ−Ｎでは色副搬送波の周波数ｆSCが異なるの
で、前記加算値を変更することにより種々のビデオフォ
ーマットでエンコードすることができるマルチフォーマ
ットビデオエンコーダを実現することができる。
【００２８】しかし、上述のようにアドレスの加算値を
ＲＯＭ７（図１参照）と同様に１０ビットで設定する
と、演算結果に四捨五入にともなう誤差が生じ、加算を
繰り返すことにより誤差が蓄積される結果となる。その
ため、実際にエンコーダで処理される色副搬送波の周波
数ＥＦSCは色副搬送波の周波数ｆSCと微妙にずれてしま
う。
ＲＯＭ７（図１参照）と同様に１０ビットで設定する
と、演算結果に四捨五入にともなう誤差が生じ、加算を
繰り返すことにより誤差が蓄積される結果となる。その
ため、実際にエンコーダで処理される色副搬送波の周波
数ＥＦSCは色副搬送波の周波数ｆSCと微妙にずれてしま
う。
【００２９】そこで、このようなずれを小さくするため
に、本実施形態ではアドレス演算回路６（図１参照）の
内部では多ビットで（ここでは一例として２０ビット
で）アドレスの演算を行い、最終的にこの演算結果を１
０ビットのアドレスに変更してＲＯＭ７（図１参照）に
供給するようにしている。
に、本実施形態ではアドレス演算回路６（図１参照）の
内部では多ビットで（ここでは一例として２０ビット
で）アドレスの演算を行い、最終的にこの演算結果を１
０ビットのアドレスに変更してＲＯＭ７（図１参照）に
供給するようにしている。
【００３０】図４はアドレス演算回路６の内部構成を示
すブロック図である。マルチフォーマットビデオエンコ
ーダの外部より入力されるＮＴＳＣ方式やＰＡＬ方式等
のビデオフォーマットを選択する信号Ｓｅに基づいて加
算値設定回路１１は２０ビットの加算値ｎを出力する。
ＮＴＳＣ方式が設定されている場合には、加算値として
３．５７９５４５×２20／１３．５＝２７８０３２を出
力する。
すブロック図である。マルチフォーマットビデオエンコ
ーダの外部より入力されるＮＴＳＣ方式やＰＡＬ方式等
のビデオフォーマットを選択する信号Ｓｅに基づいて加
算値設定回路１１は２０ビットの加算値ｎを出力する。
ＮＴＳＣ方式が設定されている場合には、加算値として
３．５７９５４５×２20／１３．５＝２７８０３２を出
力する。
【００３１】２０ビットの加算器１２は２０ビットのア
ドレスに加算値ｎを加算する。そして、フリップフロッ
プ回路（ＦＦ）１３は加算器１２の加算結果を入力し、
１３．５ＭＨｚのクロックＣＬＫに同期して出力する。
フリップフロップ回路１３の出力は加算器１２の一方の
入力となる。また、フリップフロップ回路１３の出力は
２０ビットのアドレスであるので、シフト回路１４でシ
フト演算により値を１／１０２４して１０ビットのアド
レスに変更してからＲＯＭ７に供給する。
ドレスに加算値ｎを加算する。そして、フリップフロッ
プ回路（ＦＦ）１３は加算器１２の加算結果を入力し、
１３．５ＭＨｚのクロックＣＬＫに同期して出力する。
フリップフロップ回路１３の出力は加算器１２の一方の
入力となる。また、フリップフロップ回路１３の出力は
２０ビットのアドレスであるので、シフト回路１４でシ
フト演算により値を１／１０２４して１０ビットのアド
レスに変更してからＲＯＭ７に供給する。
【００３２】加算器１２は前回のアドレスに加算値ｎを
加えていくが、２20＝１０４８５７６で０となるように
出力する。したがって、加算結果が例えば１０４８５７
７となる場合には加算器１２の出力を１とする。２０ビ
ットの加算器１２はこのような動作をするためには、単
に桁あふれを無視して２０ビットでの加算を行うだけで
よい。
加えていくが、２20＝１０４８５７６で０となるように
出力する。したがって、加算結果が例えば１０４８５７
７となる場合には加算器１２の出力を１とする。２０ビ
ットの加算器１２はこのような動作をするためには、単
に桁あふれを無視して２０ビットでの加算を行うだけで
よい。
【００３３】ＮＴＳＣ方式での以上の関係を図５の左欄
に示す。ＮＴＳＣ方式では、色副搬送波の周波数ｆSCは
３．５７９５４５ＭＨｚであり、マルチフォーマットビ
デオエンコーダが１３．５ＭＨｚのクロックで動作する
とき、１クロックあたりの色副搬送波の位相は３６０・
３．５７９５４５／１３．５＝９５．４５４５ｄｅｇで
ある。ＲＯＭ７（図１参照）と同様の１０ビットでアド
レスの演算をする場合には、クロックごとの加算値は上
述のように２７２となるが、本実施形態のように２０ビ
ットで演算をする場合には加算値は２７８０３２とな
る。
に示す。ＮＴＳＣ方式では、色副搬送波の周波数ｆSCは
３．５７９５４５ＭＨｚであり、マルチフォーマットビ
デオエンコーダが１３．５ＭＨｚのクロックで動作する
とき、１クロックあたりの色副搬送波の位相は３６０・
３．５７９５４５／１３．５＝９５．４５４５ｄｅｇで
ある。ＲＯＭ７（図１参照）と同様の１０ビットでアド
レスの演算をする場合には、クロックごとの加算値は上
述のように２７２となるが、本実施形態のように２０ビ
ットで演算をする場合には加算値は２７８０３２とな
る。
【００３４】次に、ビデオフォーマットがＰＡＬ方式で
は、色副搬送波の周波数ｆSCは４．４３３６１８７５Ｍ
Ｈｚであり、１クロックあたりの色副搬送波の位相は１
１８．２２９８ｄｅｇとなる。このとき、１０ビットで
の加算値は１０２４×４．４３３６１８７５／１３．５
＝３３６．３０より小数点以下を四捨五入して３３６で
あり、２０ビットでの加算値は１０４８５７６×４．４
３３６１８７５／１３．５＝３４４３６９．３５より、
小数点以下を四捨五入して３４４３６９である。
は、色副搬送波の周波数ｆSCは４．４３３６１８７５Ｍ
Ｈｚであり、１クロックあたりの色副搬送波の位相は１
１８．２２９８ｄｅｇとなる。このとき、１０ビットで
の加算値は１０２４×４．４３３６１８７５／１３．５
＝３３６．３０より小数点以下を四捨五入して３３６で
あり、２０ビットでの加算値は１０４８５７６×４．４
３３６１８７５／１３．５＝３４４３６９．３５より、
小数点以下を四捨五入して３４４３６９である。
【００３５】ビデオフォーマットがＰＡＬ−Ｍ方式で
は、色副搬送波の周波数ｆSCは３．５７５６１１４９Ｍ
Ｈｚであり、１クロックあたりの色副搬送波の位相は９
５．３４９６ｄｅｇとなる。このとき、１０ビットでの
加算値は同様の計算により２７１であり、２０ビットで
の加算値は２７７７２６である。
は、色副搬送波の周波数ｆSCは３．５７５６１１４９Ｍ
Ｈｚであり、１クロックあたりの色副搬送波の位相は９
５．３４９６ｄｅｇとなる。このとき、１０ビットでの
加算値は同様の計算により２７１であり、２０ビットで
の加算値は２７７７２６である。
【００３６】ビデオフォーマットがＰＡＬ−Ｎ方式で
は、色副搬送波の周波数ｆSCは３．５８２０５６２５Ｍ
Ｈｚであり、１クロックあたりの色副搬送波の位相は９
５．５２１５ｄｅｇとなる。このとき、１０ビットでの
加算値は２７２であり、２０ビットでの加算値は２７８
２２７である。
は、色副搬送波の周波数ｆSCは３．５８２０５６２５Ｍ
Ｈｚであり、１クロックあたりの色副搬送波の位相は９
５．５２１５ｄｅｇとなる。このとき、１０ビットでの
加算値は２７２であり、２０ビットでの加算値は２７８
２２７である。
【００３７】このように、本実施形態のようにアドレス
演算回路６（図４）を多ビット（例えば２０ビット）で
アドレス演算を行うようにしているので、１０ビットで
演算する場合に比べてエンコードの精度が高くなってい
る。
演算回路６（図４）を多ビット（例えば２０ビット）で
アドレス演算を行うようにしているので、１０ビットで
演算する場合に比べてエンコードの精度が高くなってい
る。
【００３８】実際の設計にあたってはビデオフォーマッ
トごとに、１０ビットより順に各ビットでアドレスの加
算値を求め、その加算値によって規定されるマルチフォ
ーマットビデオエンコーダにおける実際の色副搬送波の
周波数ＥＦSCを求め、ＥＦSCとｆSCとのずれをｄｅｌｔ
ａ＝（ＥＦSC−ｆSC）／ｆSCで評価した結果に応じて列
記し、必要な精度が得られるようなビット数の設定を行
う。
トごとに、１０ビットより順に各ビットでアドレスの加
算値を求め、その加算値によって規定されるマルチフォ
ーマットビデオエンコーダにおける実際の色副搬送波の
周波数ＥＦSCを求め、ＥＦSCとｆSCとのずれをｄｅｌｔ
ａ＝（ＥＦSC−ｆSC）／ｆSCで評価した結果に応じて列
記し、必要な精度が得られるようなビット数の設定を行
う。
【００３９】本実施形態のように２０ビットを採用する
と、ビデオフォーマットがいずれの方式であっても、ず
れｄｅｌｔａは１ｐｐｍ程度となり十分な演算精度が得
られる。もちろん、２５ビット、３０ビットとビット数
をさらに上げることにより演算精度の向上を図ることが
できる。
と、ビデオフォーマットがいずれの方式であっても、ず
れｄｅｌｔａは１ｐｐｍ程度となり十分な演算精度が得
られる。もちろん、２５ビット、３０ビットとビット数
をさらに上げることにより演算精度の向上を図ることが
できる。
【００４０】以上説明したように本実施形態によれば、
ＲＯＭ７（図１参照）にそれぞれ１０２４ワードのｓｉ
ｎ値とｃｏｓ値を記憶しており、ＮＴＳＣやＰＡＬ等の
各種のビデオフォーマットに対しても共通してこれらの
三角関数値を利用することができるので、上記従来のマ
ルチフォーマットビデオエンコーダと比較してｓｉｎ値
とｃｏｓ値のいずれか一方について、必要な記憶容量が
３２１６ワードから１０２４ワードへと飛躍的に小さく
することができる。そのため、本実施形態ではアドレス
を演算するためのアドレス演算回路６が付加されている
が、ＲＯＭ７の記憶容量が小さいのでマルチフォーマッ
トビデオエンコーダを小さくすることができ、コスト低
減が可能となる。
ＲＯＭ７（図１参照）にそれぞれ１０２４ワードのｓｉ
ｎ値とｃｏｓ値を記憶しており、ＮＴＳＣやＰＡＬ等の
各種のビデオフォーマットに対しても共通してこれらの
三角関数値を利用することができるので、上記従来のマ
ルチフォーマットビデオエンコーダと比較してｓｉｎ値
とｃｏｓ値のいずれか一方について、必要な記憶容量が
３２１６ワードから１０２４ワードへと飛躍的に小さく
することができる。そのため、本実施形態ではアドレス
を演算するためのアドレス演算回路６が付加されている
が、ＲＯＭ７の記憶容量が小さいのでマルチフォーマッ
トビデオエンコーダを小さくすることができ、コスト低
減が可能となる。
【００４１】また、アドレス演算回路６の内部では２０
ビットでアドレスの演算を行い、その結果得られるアド
レスを１／１０２４してＲＯＭ７への実際の１０ビット
のアドレスとしている。これにより、アドレス演算時に
生じる色副搬送波の周波数のずれが小さくなり、マルチ
フォーマットビデオエンコーダは高精度でエンコードを
行うことができる。
ビットでアドレスの演算を行い、その結果得られるアド
レスを１／１０２４してＲＯＭ７への実際の１０ビット
のアドレスとしている。これにより、アドレス演算時に
生じる色副搬送波の周波数のずれが小さくなり、マルチ
フォーマットビデオエンコーダは高精度でエンコードを
行うことができる。
【００４２】また、マルチフォーマットビデオエンコー
ダでエンコードを行うビデオフォーマットの追加や変更
を行うには、基本的に加算値ｎ（図４参照）の追加や変
更等により可能となるので簡単に対処できる。また、特
にエンコードを行う変調方式が多い場合でも、ＲＯＭ７
（図１参照）の記憶容量の増大をともなわないので効果
的である。なお、入力されるＲＧＢ信号が１３．５ＭＨ
ｚ以外である場合には、上述の手法により加算値を決定
すれば、マルチフォーマットビデオエンコーダはそのＲ
ＧＢ信号の入力に同期してエンコードをすることができ
る。
ダでエンコードを行うビデオフォーマットの追加や変更
を行うには、基本的に加算値ｎ（図４参照）の追加や変
更等により可能となるので簡単に対処できる。また、特
にエンコードを行う変調方式が多い場合でも、ＲＯＭ７
（図１参照）の記憶容量の増大をともなわないので効果
的である。なお、入力されるＲＧＢ信号が１３．５ＭＨ
ｚ以外である場合には、上述の手法により加算値を決定
すれば、マルチフォーマットビデオエンコーダはそのＲ
ＧＢ信号の入力に同期してエンコードをすることができ
る。
【００４３】
【発明の効果】以上説明したように本発明によれば、マ
ルチフォーマットビデオエンコーダは各種ビデオフォー
マットに対してもアドレス演算回路でアドレスの演算を
しているため、メモリに記憶されている三角関数値を共
通で使用できる。そのため、メモリの容量を小さくする
ことが可能となっている。例えば、マルチフォーマット
ビデオエンコーダの集積化した回路ではチップサイズが
小さくなり、コストの低減を図ることができる。
ルチフォーマットビデオエンコーダは各種ビデオフォー
マットに対してもアドレス演算回路でアドレスの演算を
しているため、メモリに記憶されている三角関数値を共
通で使用できる。そのため、メモリの容量を小さくする
ことが可能となっている。例えば、マルチフォーマット
ビデオエンコーダの集積化した回路ではチップサイズが
小さくなり、コストの低減を図ることができる。
【図１】 本発明の一実施形態のマルチフォーマットビ
デオエンコーダのブロック図。
デオエンコーダのブロック図。
【図２】 そのマルチフォーマットビデオエンコーダの
ＲＯＭのアドレス構成を示す図。
ＲＯＭのアドレス構成を示す図。
【図３】 そのＲＯＭに記憶されている三角関数値をグ
ラフ表示した図。
ラフ表示した図。
【図４】 そのマルチフォーマットビデオエンコーダの
アドレス演算回路の内部構成を示すブロック図。
アドレス演算回路の内部構成を示すブロック図。
【図５】 そのアドレス演算回路での各種ビデオフォー
マットと加算値等との関係を示す図。
マットと加算値等との関係を示す図。
【図６】 従来のマルチフォーマットビデオエンコーダ
でのＲＯＭに記憶されるデータの一例を示す図。
でのＲＯＭに記憶されるデータの一例を示す図。
【図７】 その従来のマルチフォーマットビデオエンコ
ーダでの各種ビデオフォーマットに対して必要な記憶容
量等との関係を示す図。
ーダでの各種ビデオフォーマットに対して必要な記憶容
量等との関係を示す図。
１ 輝度・色差信号生成回路 ２、３ 乗算回路 ４、５ 加算回路 ６ アドレス演算回路 ７ ＲＯＭ（リード・オンリ・メモリ） ８ 反転回路 ９ スイッチ １１ 加算値設定回路 １２ 加算器 １３ ＦＦ（フリップフロップ回路） １４ シフト回路 Ｃ 搬送色信号 Ｖ 映像信号 Ｙ 輝度信号
Claims (1)
- 【請求項１】 ＲＧＢ信号を複数のビデオフォーマット
でエンコードすることができるマルチフォーマットビデ
オエンコーダにおいて、 前記ＲＧＢ信号より色差信号を出力する手段と、三角関
数値を記憶するメモリと、前記ビデオフォーマットに基
づいて所定の間隔を設ける演算により前記メモリへのア
ドレスを出力するアドレス演算回路と、前記メモリより
取り出される三角関数値と前記色差信号の乗算をする乗
算回路とを備えたことを特徴とするマルチフォーマット
ビデオエンコーダ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02941998A JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
| US09/247,549 US7034894B1 (en) | 1998-02-12 | 1999-02-10 | Digital-to-analog conversion multiple-format video encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02941998A JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234694A true JPH11234694A (ja) | 1999-08-27 |
| JP4086354B2 JP4086354B2 (ja) | 2008-05-14 |
Family
ID=12275622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02941998A Expired - Fee Related JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7034894B1 (ja) |
| JP (1) | JP4086354B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001346221A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | ビデオエンコーダ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8284322B2 (en) * | 2006-04-18 | 2012-10-09 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
| US8264610B2 (en) * | 2006-04-18 | 2012-09-11 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
| US8218091B2 (en) | 2006-04-18 | 2012-07-10 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
| US20070242160A1 (en) * | 2006-04-18 | 2007-10-18 | Marvell International Ltd. | Shared memory multi video channel display apparatus and methods |
| KR101427552B1 (ko) * | 2014-03-31 | 2014-08-07 | (주) 넥스트칩 | 영상 신호 전송 방법 및 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4686520A (en) * | 1983-12-06 | 1987-08-11 | Nippon Gakki Seizo Kabushiki Kaisha | Digital color encoder |
| JPH0657066B2 (ja) * | 1984-12-20 | 1994-07-27 | キヤノン株式会社 | カラ−調整装置 |
| US4788586A (en) * | 1987-09-24 | 1988-11-29 | Eastman Kodak Company | Controller for adjusting color hue and saturation of images generated from signals in a non-broadcasting video system |
| JP2539024B2 (ja) * | 1988-06-30 | 1996-10-02 | 富士通株式会社 | 複合映像信号生成方法 |
| US5119176A (en) * | 1990-03-28 | 1992-06-02 | Matsushita Electric Industrial Co., Ltd. | System and method for direct digital conversion of digital component video signals to NTSC signal |
| EP0720389B1 (en) * | 1990-10-31 | 2001-04-04 | Hitachi, Ltd. | Prevention of jitter on the output image of a video camera |
| JP2563692B2 (ja) * | 1991-06-28 | 1996-12-11 | 松下電器産業株式会社 | ディジタル処理によるｐａｌ方式映像信号発生装置 |
| US5379077A (en) * | 1991-12-12 | 1995-01-03 | Brooktree Corporation | System for and method of, operating upon NTSC and PAL signals |
| KR930015760A (ko) * | 1991-12-31 | 1993-07-24 | 강진구 | 텔레비젼모드 자동변환장치 |
| JP3033352B2 (ja) * | 1992-08-10 | 2000-04-17 | 日本電気株式会社 | Ｐａｌエンコーダ |
| US5579056A (en) * | 1994-05-03 | 1996-11-26 | Syntek Design Technology Limited | Digital multi-standard TV composite video encoder for high color resolution TV game |
| US5638135A (en) * | 1995-04-06 | 1997-06-10 | Ricoh Company, Ltd. | Digital color encoder with improved circuitry |
| US5710593A (en) * | 1996-01-22 | 1998-01-20 | Tektronix, Inc. | SCH phase adjustment for digitally synthesized video test signals |
| JP3609524B2 (ja) * | 1996-02-29 | 2005-01-12 | 株式会社リコー | デジタルカラーエンコーダ |
| JP3953124B2 (ja) * | 1996-05-13 | 2007-08-08 | ローム株式会社 | デジタルカラーエンコーダ |
| US5844629A (en) * | 1996-05-30 | 1998-12-01 | Analog Devices, Inc. | Digital-to-analog video encoder with novel equalization |
| US6124899A (en) * | 1996-12-06 | 2000-09-26 | Ati International | Method and apparatus for encoding video color information |
-
1998
- 1998-02-12 JP JP02941998A patent/JP4086354B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-10 US US09/247,549 patent/US7034894B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001346221A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | ビデオエンコーダ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7034894B1 (en) | 2006-04-25 |
| JP4086354B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169371B1 (ko) | 사인/코사인 파형 발생기 | |
| JPH11234694A (ja) | マルチフォーマットビデオエンコーダ | |
| JPH0681322B2 (ja) | テレビジヨン信号の記憶装置 | |
| US4727361A (en) | Digital video encoder circuit | |
| JPH0542200B2 (ja) | ||
| CN101552927B (zh) | 信号编码器及信号编码的方法 | |
| US6525781B1 (en) | SECAM video standard chroma modulation circuit | |
| KR950007928B1 (ko) | 색신호 디지탈 복조기용 데이타 셀렉터 | |
| JP2864512B2 (ja) | 位相振幅変換回路 | |
| JP3047249B2 (ja) | カラーエンコーダ | |
| JPH11122637A (ja) | 画像要素の補間処理装置 | |
| JPH06233314A (ja) | ディジタルビデオエンコーダ回路 | |
| KR960014237B1 (ko) | 디지탈 텔레비젼수상기의 색도변환 회로 | |
| JP3355556B2 (ja) | Ａ／ｄ変換回路 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JP2001346221A (ja) | ビデオエンコーダ | |
| JPH02301290A (ja) | 色信号処理装置 | |
| JP2641207B2 (ja) | カラー画像処理装置 | |
| JP2625684B2 (ja) | デジタル映像合成回路 | |
| JPH0682984B2 (ja) | 多相正弦関数発生器 | |
| JPH07274188A (ja) | 位相差検出回路 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ | |
| JPH06314929A (ja) | ダイレクトディジタル方式シンセサイザ | |
| JPH05137151A (ja) | 色信号復調装置 | |
| JPS5928788A (ja) | 色信号エンコ−ダ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |