JPH11235012A - 電力用半導体スイッチのゲート駆動方法 - Google Patents
電力用半導体スイッチのゲート駆動方法Info
- Publication number
- JPH11235012A JPH11235012A JP4899598A JP4899598A JPH11235012A JP H11235012 A JPH11235012 A JP H11235012A JP 4899598 A JP4899598 A JP 4899598A JP 4899598 A JP4899598 A JP 4899598A JP H11235012 A JPH11235012 A JP H11235012A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- envelope
- semiconductor switch
- cathode
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 外囲器の内外のゲートリードのインダクタン
スを大幅に低減することによりゲート電流の変化率を大
きく取れるようにし、ストレージ時間を短縮し、高周波
での動作を可能とし、さらにゲート駆動に要する電力も
低減するようにする。 【解決手段】 電力用半導体スイッチの外囲器内部に収
納される半導体ペレットのゲート部より複数のゲートリ
ードを放射状に外囲器の側壁を貫通して外部へ導出し、
これをゲート端子とする。この半導体スイッチのオン・
オフを行うゲート駆動回路を装備したディスクを外囲器
が貫通する形で近傍に配し、前記ゲート端子およびカソ
ードポストのカソードフランジを前記ディスクのゲート
駆動回路へ最短で接続する。
スを大幅に低減することによりゲート電流の変化率を大
きく取れるようにし、ストレージ時間を短縮し、高周波
での動作を可能とし、さらにゲート駆動に要する電力も
低減するようにする。 【解決手段】 電力用半導体スイッチの外囲器内部に収
納される半導体ペレットのゲート部より複数のゲートリ
ードを放射状に外囲器の側壁を貫通して外部へ導出し、
これをゲート端子とする。この半導体スイッチのオン・
オフを行うゲート駆動回路を装備したディスクを外囲器
が貫通する形で近傍に配し、前記ゲート端子およびカソ
ードポストのカソードフランジを前記ディスクのゲート
駆動回路へ最短で接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、電力用半導体スイ
ッチ、例えばＧＴＯ（ゲートターンオフサイリスタ）、
ＳＩサイリスタ（静電誘導サイリスタ）等の電力用半導
体スイッチのゲート駆動方法に関するものである。
ッチ、例えばＧＴＯ（ゲートターンオフサイリスタ）、
ＳＩサイリスタ（静電誘導サイリスタ）等の電力用半導
体スイッチのゲート駆動方法に関するものである。
【０００２】
【従来の技術】従来の電力用半導体スイッチのゲート駆
動方法として、例えばセンターゲート形のものを例とし
て示せば図４のようになる。図４（ａ）はアノード側お
よび半導体ペレットを取り除いた状態を示し、図４
（ｂ）は断面図を示す。センターゲート部よりゲートリ
ードを１本取り出し、カソードポストに掘った溝にカソ
ードとは絶縁して通し、さらに外囲器の側壁を貫通して
外部に導出し、これをゲート端子とする。またカソード
ポストの周囲に一体に設けられているカソードフランジ
のゲート端子に近い箇所にカソード端子を設け、このゲ
ート端子およびカソード端子に同軸あるいはツイストペ
ア線による所定の長さのゲートリードを配線し、その先
端をゲート駆動回路を装備した例えばプリント板等に接
続する方法が通常用いられていた。
動方法として、例えばセンターゲート形のものを例とし
て示せば図４のようになる。図４（ａ）はアノード側お
よび半導体ペレットを取り除いた状態を示し、図４
（ｂ）は断面図を示す。センターゲート部よりゲートリ
ードを１本取り出し、カソードポストに掘った溝にカソ
ードとは絶縁して通し、さらに外囲器の側壁を貫通して
外部に導出し、これをゲート端子とする。またカソード
ポストの周囲に一体に設けられているカソードフランジ
のゲート端子に近い箇所にカソード端子を設け、このゲ
ート端子およびカソード端子に同軸あるいはツイストペ
ア線による所定の長さのゲートリードを配線し、その先
端をゲート駆動回路を装備した例えばプリント板等に接
続する方法が通常用いられていた。
【０００３】この方法においては、外囲器外部ゲートリ
ードは機構的制約から１０数センチ以上となり、この部
分の配線インダクタンスを少なくするには限度があり、
また外囲器内部のゲートリードにもインダクタンスが少
なからず存在する。図３は、半導体スイッチをターンオ
フさせる場合の各部の波形を示し、ｉａ、ｉ’ａは半導
体スイッチのアノード電流、Ｖａｋ、Ｖ’ａｋはアノー
ド−カソード間電圧、ｉｇ，ｉ’ｇはゲート電流、ｖ
ｇ，ｖ’ｇはゲート電圧を示す。なお、’を付して示す
波形は従来技術により、ゲートリードのインダクタンス
が大きい場合である。ｔｏｎにおいて外囲器外部のゲー
ト駆動回路によりカソードがプラス、ゲートがマイナス
となるようにゲート逆電圧を印加するとゲートまわりに
蓄積された電荷を引き抜くようにｉ’ｇで示す電流が流
れ、半導体スイッチをターンオフさせるが、この時この
引き抜き電流の変化率（ｄｉ／ｄｔ）が大きい程、オフ
状態に移行する時間（ストレージ時間）が短くなり、電
流のピーク値が大きくなるが、引き抜き電流の時間積分
値、すなわち電荷量は少なくなり、ゲートターンオフに
要する電力は少なくて済む。
ードは機構的制約から１０数センチ以上となり、この部
分の配線インダクタンスを少なくするには限度があり、
また外囲器内部のゲートリードにもインダクタンスが少
なからず存在する。図３は、半導体スイッチをターンオ
フさせる場合の各部の波形を示し、ｉａ、ｉ’ａは半導
体スイッチのアノード電流、Ｖａｋ、Ｖ’ａｋはアノー
ド−カソード間電圧、ｉｇ，ｉ’ｇはゲート電流、ｖ
ｇ，ｖ’ｇはゲート電圧を示す。なお、’を付して示す
波形は従来技術により、ゲートリードのインダクタンス
が大きい場合である。ｔｏｎにおいて外囲器外部のゲー
ト駆動回路によりカソードがプラス、ゲートがマイナス
となるようにゲート逆電圧を印加するとゲートまわりに
蓄積された電荷を引き抜くようにｉ’ｇで示す電流が流
れ、半導体スイッチをターンオフさせるが、この時この
引き抜き電流の変化率（ｄｉ／ｄｔ）が大きい程、オフ
状態に移行する時間（ストレージ時間）が短くなり、電
流のピーク値が大きくなるが、引き抜き電流の時間積分
値、すなわち電荷量は少なくなり、ゲートターンオフに
要する電力は少なくて済む。
【０００４】しかしながら従来例においては、外囲器の
内外のゲートリードのインダクタンスの影響により電流
の変化率（ｄｉ／ｄｔ）を大きくするのには限界があっ
た。特にＧＴＯのようにゲートに印加できる電圧が１０
数ボルトと低い場合はｄｉ／ｄｔを大きくすることはさ
らに困難となり、図３に示すようにオフ状態になるまで
の時間（ストレージ時間ｔ’１−ｔ０）が長くなる。以
上ターンオフの場合について説明したが、ターンオンに
ついても電流の変化率を大きくすることにより、ターン
オン時間（ターンオンディレイ時間＋ライズ時間）を短
縮できることも言うまでもない。
内外のゲートリードのインダクタンスの影響により電流
の変化率（ｄｉ／ｄｔ）を大きくするのには限界があっ
た。特にＧＴＯのようにゲートに印加できる電圧が１０
数ボルトと低い場合はｄｉ／ｄｔを大きくすることはさ
らに困難となり、図３に示すようにオフ状態になるまで
の時間（ストレージ時間ｔ’１−ｔ０）が長くなる。以
上ターンオフの場合について説明したが、ターンオンに
ついても電流の変化率を大きくすることにより、ターン
オン時間（ターンオンディレイ時間＋ライズ時間）を短
縮できることも言うまでもない。
【０００５】
【発明が解決しようとする課題】ゲート電流の変化率を
大きく取れるようにし、ストレージ時間を短縮し、高周
波での動作を可能にするために、外囲器の内外のゲート
リードのインダクタンスを大幅に低減する。この課題が
解決できると、結果としてゲート駆動に要する電力も低
減可能になる。
大きく取れるようにし、ストレージ時間を短縮し、高周
波での動作を可能にするために、外囲器の内外のゲート
リードのインダクタンスを大幅に低減する。この課題が
解決できると、結果としてゲート駆動に要する電力も低
減可能になる。
【０００６】
【課題を解決するための手段】以上に述べた課題を解決
するために、本発明では電力用半導体スイッチの外囲器
内部に収納される半導体ペレットのゲート部より複数の
ゲートリードを、放射状に外囲器の側壁を貫通して外部
へ導出してゲート端子とし、前記電力用半導体スイッチ
のオン・オフを行うゲート駆動回路実装装置を外囲器が
貫通する形状とし、前記電力用半導体スイッチを構成す
るカソードポストのカソードフランジおよび前記ゲート
端子を前記ゲート駆動回路実装装置のゲート駆動回路へ
接近して接続する。
するために、本発明では電力用半導体スイッチの外囲器
内部に収納される半導体ペレットのゲート部より複数の
ゲートリードを、放射状に外囲器の側壁を貫通して外部
へ導出してゲート端子とし、前記電力用半導体スイッチ
のオン・オフを行うゲート駆動回路実装装置を外囲器が
貫通する形状とし、前記電力用半導体スイッチを構成す
るカソードポストのカソードフランジおよび前記ゲート
端子を前記ゲート駆動回路実装装置のゲート駆動回路へ
接近して接続する。
【０００７】本発明によれば、外囲器内部のゲートリー
ドを２本以上の複数のｎ本とし、ゲート電流をｎ等分す
ることにより見かけの外囲器内部のインダクタンスをｎ
分の１とするとともに、ゲート駆動回路を外囲器の外周
の近傍に設け、外囲器外部のゲートリードを省略するよ
うにした。以上述べた如く、外囲器の内外のゲートリー
ドのインダクタンスを極力低減することにより、ゲート
電流の変化率（ｄｉ／ｄｔ）を大きく取れるようにし、
ターンオフ時にはアノードからカソードに流れていた主
電流をアノード→ゲート→ゲート駆動回路→カソードの
ルートに転流する、いわゆるターンオフゲインが１の状
態が実現出来るようにする。これによりストレージ時間
が大幅に短縮され、ゲート電流のピーク値は大きくなる
が、電荷量は減少する効果も得られる。
ドを２本以上の複数のｎ本とし、ゲート電流をｎ等分す
ることにより見かけの外囲器内部のインダクタンスをｎ
分の１とするとともに、ゲート駆動回路を外囲器の外周
の近傍に設け、外囲器外部のゲートリードを省略するよ
うにした。以上述べた如く、外囲器の内外のゲートリー
ドのインダクタンスを極力低減することにより、ゲート
電流の変化率（ｄｉ／ｄｔ）を大きく取れるようにし、
ターンオフ時にはアノードからカソードに流れていた主
電流をアノード→ゲート→ゲート駆動回路→カソードの
ルートに転流する、いわゆるターンオフゲインが１の状
態が実現出来るようにする。これによりストレージ時間
が大幅に短縮され、ゲート電流のピーク値は大きくなる
が、電荷量は減少する効果も得られる。
【０００８】
【発明の実施の形態】以下、図にしたがって本発明の実
施例を説明する。本発明の実施例として、半導体スイッ
チのペレットがセンターゲート方式の場合について適用
したものを図１（ａ）、図１（ｂ）に示す。図１（ａ）
はアノードポストおよび半導体ペレットを除いたものを
アノード側から見た図で、図１（ｂ）は断面図を示す。
図に示すようにカソードポストの中心にゲート電極があ
りこの部分が半導体ペレットのセンターゲート部分に接
触する。接触圧力を得るためにバネ座金を設けている。
このセンターゲート電極から複数（図の例では６本）の
ゲートリードをカソードポストに放射状に掘られた溝を
カソードポストからは絶縁して通し、さらに外囲器の側
壁を貫通するようにして外部に導出し、外囲器が貫通す
る形で外囲器の周囲に沿って極近傍に設けられたゲート
駆動回路を搭載したプリント板等のゲート駆動回路実装
装置に直接接続する。またカソード電極の周囲に取り付
けられたカソードフランジの前記各ゲートリード導出箇
所に近い所からカソードリードを設け最短距離で前記プ
リント板等に接続する。
施例を説明する。本発明の実施例として、半導体スイッ
チのペレットがセンターゲート方式の場合について適用
したものを図１（ａ）、図１（ｂ）に示す。図１（ａ）
はアノードポストおよび半導体ペレットを除いたものを
アノード側から見た図で、図１（ｂ）は断面図を示す。
図に示すようにカソードポストの中心にゲート電極があ
りこの部分が半導体ペレットのセンターゲート部分に接
触する。接触圧力を得るためにバネ座金を設けている。
このセンターゲート電極から複数（図の例では６本）の
ゲートリードをカソードポストに放射状に掘られた溝を
カソードポストからは絶縁して通し、さらに外囲器の側
壁を貫通するようにして外部に導出し、外囲器が貫通す
る形で外囲器の周囲に沿って極近傍に設けられたゲート
駆動回路を搭載したプリント板等のゲート駆動回路実装
装置に直接接続する。またカソード電極の周囲に取り付
けられたカソードフランジの前記各ゲートリード導出箇
所に近い所からカソードリードを設け最短距離で前記プ
リント板等に接続する。
【０００９】次に前記プリント板等に搭載されるゲート
駆動回路について説明する。図２はゲート駆動回路の概
念を説明する基本的なものである。Ｅ１はオンゲート駆
動用直流電源、Ｅ２はオフゲート駆動用直流電源で外部
から供給される。ＳＯＮはオンゲート駆動用スイッチで
図ではＰチャンネルＭＯＳＦＥＴで示し、ＳＯＦＦはオ
フゲート駆動用スイッチで図ではＮチャンネルＭＯＳＦ
ＥＴで示す。ＣＯＮはオンゲート電流供給用、ＣＯＦＦ
はオフゲート電流供給用のコンデンサで充分周波数特性
の良いものを使用する。ここでＣＯＮ、ＳＯＮ、電力用
半導体スイッチＱ１のゲートＧおよびカソードＫのルー
プとＣＯＦＦ、Ｑ１のカソードＫ、ゲートＧおよびＳＯ
ＦＦのループで形成されるそれぞれの窓面積を最少とす
るとともに、相互の接続を最短で行なうようにする。ま
たＱ１がＧＴＯのように電流駆動形のスイッチ素子では
オン電流抑制用の抵抗ＲＯＮを挿入する。
駆動回路について説明する。図２はゲート駆動回路の概
念を説明する基本的なものである。Ｅ１はオンゲート駆
動用直流電源、Ｅ２はオフゲート駆動用直流電源で外部
から供給される。ＳＯＮはオンゲート駆動用スイッチで
図ではＰチャンネルＭＯＳＦＥＴで示し、ＳＯＦＦはオ
フゲート駆動用スイッチで図ではＮチャンネルＭＯＳＦ
ＥＴで示す。ＣＯＮはオンゲート電流供給用、ＣＯＦＦ
はオフゲート電流供給用のコンデンサで充分周波数特性
の良いものを使用する。ここでＣＯＮ、ＳＯＮ、電力用
半導体スイッチＱ１のゲートＧおよびカソードＫのルー
プとＣＯＦＦ、Ｑ１のカソードＫ、ゲートＧおよびＳＯ
ＦＦのループで形成されるそれぞれの窓面積を最少とす
るとともに、相互の接続を最短で行なうようにする。ま
たＱ１がＧＴＯのように電流駆動形のスイッチ素子では
オン電流抑制用の抵抗ＲＯＮを挿入する。
【００１０】この回路の動作を図３を用いて簡単に説明
すると、ゲート制御信号が”Ｌ”でＳＯＮはオン、ＳＯ
ＦＦはオフしており、Ｑ１がオンしている状態から時間
ｔ０でゲート制御信号を”Ｌ”から”Ｈ”にすると、ほ
ぼ同時にＳＯＮはオフ、ＳＯＦＦはオンする。ＣＯＦＦ
はＥ２に充電されているのでこの電圧がＱ１のカソード
ＫとゲートＧにゲート逆電圧として印加され、ゲートま
わりに蓄積されていた電荷を引き抜く用に電流が流れる
が、上述したようにこの電流が流れる経路のインダクタ
ンスを極小としているため、この電流の増大する変化率
（ｄｉ／ｄｔ）が図３のｉｇに示すように非常に大きく
なり、カソード部のピンチオフが起こり、アノード電流
が全てゲートに流れるようになることにより、オフ状態
に移行する時間（ストレージ時間ｔ１−ｔ０）が大幅に
短縮される。
すると、ゲート制御信号が”Ｌ”でＳＯＮはオン、ＳＯ
ＦＦはオフしており、Ｑ１がオンしている状態から時間
ｔ０でゲート制御信号を”Ｌ”から”Ｈ”にすると、ほ
ぼ同時にＳＯＮはオフ、ＳＯＦＦはオンする。ＣＯＦＦ
はＥ２に充電されているのでこの電圧がＱ１のカソード
ＫとゲートＧにゲート逆電圧として印加され、ゲートま
わりに蓄積されていた電荷を引き抜く用に電流が流れる
が、上述したようにこの電流が流れる経路のインダクタ
ンスを極小としているため、この電流の増大する変化率
（ｄｉ／ｄｔ）が図３のｉｇに示すように非常に大きく
なり、カソード部のピンチオフが起こり、アノード電流
が全てゲートに流れるようになることにより、オフ状態
に移行する時間（ストレージ時間ｔ１−ｔ０）が大幅に
短縮される。
【００１１】次にゲート制御信号を”Ｈ”から”Ｌ”に
変化させると、ＳＯＦＦのオフとＳＯＮのオンがほぼ同
時に行われ、Ｅ１の電圧に充電されていたＣＯＮがＳＯ
Ｎを経てＱ１のゲートとカソードの間に印加され、オン
ゲート電流が流れＱ１をターンオンさせる。この経路の
インダクタンスが小さいとターンオン遅れ時間を短縮
し、ターンオン損失を低減する等の利点が出てくる。以
上の説明では電力用半導体スイッチとしてセンターゲー
トのものを使用したが、リングゲート等ゲートリードの
出す方式にはとらわれない。また外囲器の形状も円形と
したが円形に限ることはない。したがって外囲器の側壁
の極近傍に設けられるゲート駆動回路を搭載したプリン
ト板等のゲート駆動回路実装装置の形状も本発明の効果
を損なわないものであればどのようなものでも良く、さ
らにオン・オフゲート駆動用スイッチとしてＭＯＳＦＥ
Ｔを使用して説明したが、トランジスタ等のスイッチン
グ可能なものであればどのようなものでも良いことは言
うまでもない。
変化させると、ＳＯＦＦのオフとＳＯＮのオンがほぼ同
時に行われ、Ｅ１の電圧に充電されていたＣＯＮがＳＯ
Ｎを経てＱ１のゲートとカソードの間に印加され、オン
ゲート電流が流れＱ１をターンオンさせる。この経路の
インダクタンスが小さいとターンオン遅れ時間を短縮
し、ターンオン損失を低減する等の利点が出てくる。以
上の説明では電力用半導体スイッチとしてセンターゲー
トのものを使用したが、リングゲート等ゲートリードの
出す方式にはとらわれない。また外囲器の形状も円形と
したが円形に限ることはない。したがって外囲器の側壁
の極近傍に設けられるゲート駆動回路を搭載したプリン
ト板等のゲート駆動回路実装装置の形状も本発明の効果
を損なわないものであればどのようなものでも良く、さ
らにオン・オフゲート駆動用スイッチとしてＭＯＳＦＥ
Ｔを使用して説明したが、トランジスタ等のスイッチン
グ可能なものであればどのようなものでも良いことは言
うまでもない。
【００１２】
【発明の効果】以上説明したように本発明によれば、電
力用半導体スイッチの外囲器の内外のゲートリードを極
小とすることにより、ゲート電流の変化率（ｄｉ／ｄ
ｔ）を大きく取れるようにしたため、ターンオフ時のス
トレージ時間の大幅短縮、ターンオン時のターオン遅れ
時間の短縮が行われる。これにより高周波での動作を可
能にしたり、スイッチング時のサージ電圧抑制用のスナ
バ回路を小さく、あるいはスナバ回路を不要とすること
も可能である。さらにゲート駆動に要する電力も低減出
来ることも大きな効果である。
力用半導体スイッチの外囲器の内外のゲートリードを極
小とすることにより、ゲート電流の変化率（ｄｉ／ｄ
ｔ）を大きく取れるようにしたため、ターンオフ時のス
トレージ時間の大幅短縮、ターンオン時のターオン遅れ
時間の短縮が行われる。これにより高周波での動作を可
能にしたり、スイッチング時のサージ電圧抑制用のスナ
バ回路を小さく、あるいはスナバ回路を不要とすること
も可能である。さらにゲート駆動に要する電力も低減出
来ることも大きな効果である。
【図１】本発明の実施例の構造を示す。
【図２】基本的なゲート駆動回路例を示す。
【図３】図３は電力用半導体スイッチの動作説明図であ
る。
る。
【図４】図４は従来のゲート駆動方法による構造図であ
る。 Ｅ１，Ｅ２・・・・・直流電源 ＣＯＮ，ＣＯＦＦ・・ゲート電流供給用コンデンサ ＳＯＮ・・・・・・・オンゲート駆動用スイッチ ＳＯＦＦ・・・・・・オフゲート駆動用スイッチ Ｑ１・・・・・・・・電力用半導体スイッチ
る。 Ｅ１，Ｅ２・・・・・直流電源 ＣＯＮ，ＣＯＦＦ・・ゲート電流供給用コンデンサ ＳＯＮ・・・・・・・オンゲート駆動用スイッチ ＳＯＦＦ・・・・・・オフゲート駆動用スイッチ Ｑ１・・・・・・・・電力用半導体スイッチ
Claims (1)
- 【請求項１】 電力用半導体スイッチの外囲器内部に収
納される半導体ペレットのゲート部より複数のゲートリ
ードを、放射状に外囲器の側壁を貫通して外部へ導出し
てゲート端子とし、前記電力用半導体スイッチのオン・
オフを行うゲート駆動回路実装装置を外囲器が貫通する
形状とし、前記電力用半導体スイッチを構成するカソー
ドポストのカソードフランジおよび前記ゲート端子を前
記ゲート駆動回路実装装置のゲート駆動回路へ接近して
接続したことを特徴とする電力用半導体スイッチのゲー
ト駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04899598A JP4052715B2 (ja) | 1998-02-13 | 1998-02-13 | 電力用半導体スイッチのゲート駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04899598A JP4052715B2 (ja) | 1998-02-13 | 1998-02-13 | 電力用半導体スイッチのゲート駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11235012A true JPH11235012A (ja) | 1999-08-27 |
| JP4052715B2 JP4052715B2 (ja) | 2008-02-27 |
Family
ID=12818802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04899598A Expired - Lifetime JP4052715B2 (ja) | 1998-02-13 | 1998-02-13 | 電力用半導体スイッチのゲート駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4052715B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042462A (ja) * | 2004-07-26 | 2006-02-09 | Matsushita Electric Ind Co Ltd | パワースイッチとこれを用いたスイッチング電源 |
| WO2007054368A3 (de) * | 2005-11-14 | 2007-07-26 | Peter Koellensperger | Halbleitervorrichtung mit einem eine ansteuereinheit enthaltenden gehäuse |
| CN111524861A (zh) * | 2020-02-28 | 2020-08-11 | 清华大学 | 一种功率半导体器件管壳 |
-
1998
- 1998-02-13 JP JP04899598A patent/JP4052715B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042462A (ja) * | 2004-07-26 | 2006-02-09 | Matsushita Electric Ind Co Ltd | パワースイッチとこれを用いたスイッチング電源 |
| WO2007054368A3 (de) * | 2005-11-14 | 2007-07-26 | Peter Koellensperger | Halbleitervorrichtung mit einem eine ansteuereinheit enthaltenden gehäuse |
| US7943956B2 (en) | 2005-11-14 | 2011-05-17 | De Doncker Rik W | Semiconductor device comprising a housing containing a triggering unit |
| CN111524861A (zh) * | 2020-02-28 | 2020-08-11 | 清华大学 | 一种功率半导体器件管壳 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4052715B2 (ja) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041456B2 (en) | Power semiconductor device | |
| US5818281A (en) | Semiconductor circuit having turn-on prevention capability of switching semiconductor device during off cycle thereof by undesired transient voltages | |
| CN113497610B (zh) | 可降低功率半导体传导损耗的栅极驱动电路 | |
| EP0181148B1 (en) | Semiconductor device | |
| CN111030431B (zh) | 半导体装置 | |
| JP3696833B2 (ja) | 電力用半導体装置 | |
| JP2002095240A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路およびそれを用いた電力変換装置 | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| JP4052715B2 (ja) | 電力用半導体スイッチのゲート駆動方法 | |
| WO2020186737A1 (zh) | 功率器件和电器 | |
| JP3602011B2 (ja) | 制御回路 | |
| JP4458569B2 (ja) | 平形電力用半導体素子のゲート駆動装置 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| EP0920114B1 (en) | Power converter wherein mos gate semiconductor device is used | |
| KR20040010128A (ko) | 파워모듈의 게이트 구동회로 | |
| Bayerer et al. | Low impedance gate drive for full control of voltage controlled power devices | |
| CN107395178B (zh) | 半导体功率开关器件和电子设备 | |
| JPH07177727A (ja) | 電圧駆動型スイッチング素子のゲート駆動回路および電圧駆動型スイッチング素子のゲート駆動方法 | |
| JPH098620A (ja) | 絶縁ゲート型バイポーラトランジスタの過電流保護回路 | |
| WO2023162032A1 (ja) | ゲート駆動回路およびこれを用いた電力変換装置 | |
| CN111082788B (zh) | 栅极驱动装置及电子设备 | |
| JPH0738080A (ja) | 複合型半導体装置 | |
| JPH08293593A (ja) | Ｍｏｓゲート型サイリスタおよびその駆動方法 | |
| JPWO2023162032A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |