JPH1123660A

JPH1123660A - 集積回路のテスト容易化回路

Info

Publication number: JPH1123660A
Application number: JP9180882A
Authority: JP
Inventors: Taku Mizokawa; 卓溝川; Katsuhiro Hirayama; 勝啓平山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-07-07
Filing date: 1997-07-07
Publication date: 1999-01-29

Abstract

(57)【要約】【課題】スキャン設計された集積回路において、組み
合わせ回路に対し、テストパターンを作成することな
く、そのタイミング検証を行う。【解決手段】スキャンライン１１０を経て各スキャン
フリップフロップ１０３に対し、組み合わせ回路１０２
のテスト信号値を設定する。次に、スイッチ１０７を切
り替え、各フリップフロップ１０３の反転出力端子ＮＱ
の出力を自己のフリップフロップ１０３の端子ＤＴに入
力することを２回繰り返して、テスト信号値の伝搬開始
タイミングを設定する。前記伝搬開始タイミングの所定
時間後に、端子１０４の切り替え信号により、組み合わ
せ回路１０２の出力を各スキャンフリップフロップ１０
３のＤ端子に取り込み、スキャンライン１１０を経て外
部出力する。以上の動作を、前記所定時間を異ならせて
繰り返す。外部出力された各値を所望値と比較しすれ
ば、組み合わせ回路のトータル遅延値を把握できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スキャン設計又は
バウンダリースキャン設計した集積回路のＡＣタイミン
グ検証やアナログ特性の評価を容易に行う集積回路のテ
スト容易化回路に関する。

【０００２】

【従来の技術】一般に、スキャン設計された集積回路
は、順序回路のフリップフロップをスキャン可能な構成
にし、且つ各フリップフロップ間をスキャンラインで接
続して、これ等を外部入力端子及び外部出力端子と接続
することにより、各スキャンフリップフロップの値を任
意の値に設定したり、各スキャンフリップフロップの値
を外部に出力して、容易な検査を可能としたものであ
る。

【０００３】このような検査容易化設計を行えば、集積
回路の機能検証用のパターン作成が容易になり、ＤＡ(D
esign Automation) ツール（ＡＴＰＧ(Automatic TestP
attern Generator)等）により、高い検出率のテストパ
ターンを自動生成することが可能である。

【０００４】

【発明が解決しようとする課題】ところで、近年では、
半導体集積回路の高機能化、高速化に伴い論理回路は複
雑化している。従って、スキャン設計等を用いてテスト
容易化を実現して機能検証を十分行っていても、信号の
送受タイミングに起因して、集積回路が所望の動作スピ
ードで正しく動作しない場合が発生する。その原因の１
つは、２個のフリップフロップ間、又は入出力端子とフ
リップフロップとの間に位置する組み合わせ回路の論理
が複雑なこと、また、ゲート及び配線の遅延時間が大き
いことが挙げられる。従って、組み合わせ回路のタイミ
ング検証を行って、集積回路が所望の動作スピードで正
しく動作することを確認することが重要である。

【０００５】しかしながら、前記のようにスキャン設計
された集積回路では、機能検証のテストパターン作成は
比較的容易であるが、タイミング検証のテストパターン
はその作成が困難である。その結果、従来では、別途、
スキャン機能を使わずに、順序回路に対するテストパタ
ーンを作成して、タイミング検証する必要がある課題が
あった。

【０００６】また、半導体集積回路では、ＤＡコンバー
タやＡＤコンバータ等のアナログブロックを含む場合
に、そのアナログブロック単体でその特性を評価するこ
とが必要となる場合がある。

【０００７】しかしながら、ＤＡコンバータ等の特性評
価のためには、同時に複数の信号値を変更する必要があ
るものの、スキャン設計された集積回路では、同時に複
数の信号値を変更して設定できないため、アナログ特性
を評価することが困難である課題があった。

【０００８】本発明は、前記課題に着目し、その目的
は、スキャン設計された集積回路にタイミング検証用の
テスト回路を組み込み、このテスト回路を用いて、任意
のスピードで、２個のスキャンフリップフロップ間及び
入出力端子とフリップフロップとの間に位置する組み合
わせ回路、又はＤＡコンバータ等のアナログブロックに
対し、そのタイミング検証を行うことにより、順序回路
に対するテストパターンを作成することなく、半導体集
積回路のタイミング検証を容易に実現することにある。

【０００９】

【課題を解決するための手段】前記の目的を達成するた
め、本発明では、所望のテスト値を組み合わせ回路に伝
搬させる開始タイミングを設定可能な構成を採用する。

【００１０】すなわち、請求項１記載の発明の集積回路
のテスト容易化回路は、スキャン設計され、内部にスキ
ャンフリップフロップを有する集積回路のテスト容易化
回路であって、前記スキャンフリップフロップの状態値
を、外部から入力される制御信号に基いて反転させる反
転回路を備えることを特徴とする。

【００１１】また、請求項２記載の発明は、前記請求項
１記載の集積回路のテスト容易化回路において、前記反
転回路は、スキャンフリップフロップの反転出力端子の
出力信号と、スキャン信号とを入力し、この両信号のう
ち何れか一方を、前記外部から入力される制御信号とし
ての切り替え信号により選択して前記スキャンフリップ
フロップに入力するスイッチより成ることを特徴とす
る。

【００１２】更に、請求項３記載の発明は、前記請求項
２記載の集積回路のテスト容易化回路において、２個の
スキャンフリップフロップの間又はスキャンフリップフ
ロップと入出力端子との間に組み合わせ回路又はアナロ
グブロックが配置され、前記反転回路は、前記切り替え
信号により、スキャン信号を選択して前記スキャンフリ
ップフロップにテスト信号値を設定した後、前記切り替
え信号により、スキャンフリップフロップの反転出力端
子の出力信号を選択して前記スキャンフリップフロップ
の状態値を反転し、その後、更に、前記スキャンフリッ
プフロップの反転出力端子の出力信号を選択して前記ス
キャンフリップフロップの状態値を反転させて、前記テ
スト信号値を前記組み合わせ回路又はアナログブロック
に伝搬させる開始タイミングを設定することを特徴とす
る。

【００１３】加えて、請求項４記載の発明は、前記請求
項３記載の集積回路のテスト容易化回路において、前記
スキャンフリップフロップは、前記反転回路によるテス
ト値の伝搬開始タイミングから所定時間の経過後、組み
合わせ回路又はアナログブロックからの出力値を取り込
むことを特徴とする。

【００１４】更に加えて、請求項５記載の発明は、前記
請求項４記載の集積回路のテスト容易化回路において、
前記テスト値の伝搬開始タイミングからの所定時間は、
微少時間づつ異なる複数の時間用意されることを特徴と
する。

【００１５】また、請求項６記載の発明は、前記請求項
５記載の集積回路のテスト容易化回路において、スキャ
ンフリップフロップに取り込まれた組み合わせ回路又は
アナログブロックからの出力値は、スキャンラインを経
て外部に出力されることを特徴としている。

【００１６】更に、請求項７記載の発明の集積回路のテ
スト容易化回路は、バウンダリースキャン設計され、コ
ア回路の外周囲に配置されたアップデート用フリップフ
ロップを備えた集積回路のテスト容易化回路であって、
前記アップデート用フリップフロップの状態値を、外部
から入力される制御信号に基いて反転させる反転回路を
備えることを特徴とする。

【００１７】加えて、請求項８記載の発明は、前記請求
項７記載の集積回路のテスト容易化回路において、前記
コア回路は、スキャン設計され、内部にスキャンフリッ
プフロップを有する請求項１、請求項２、請求項３、請
求項４又は請求項５記載の集積回路のテスト容易化回路
として構成されることを特徴とする。

【００１８】更に加えて、請求項９記載の発明は、前記
請求項７又は請求項８記載の集積回路のテスト容易化回
路において、前記反転回路は、アップデート用フリップ
フロップの反転出力端子の出力信号と、スキャン信号と
を入力し、この両信号のうち何れか一方を、前記外部か
ら入力される制御信号としての切り替え信号により選択
して前記アップデート用フリップフロップに入力するス
イッチより成ることを特徴とする。

【００１９】また、請求項１０記載の発明は、前記請求
項７又は請求項８記載の集積回路のテスト容易化回路に
おいて、組み合わせ回路又はアナログブロックを有する
コア回路の外周囲にバウンダリースキャンセルが配置さ
れ、前記バウンダリースキャンセルは、シフト用フリッ
プフロップと、前記アップデート用フリップフロップと
を有し、前記反転回路は、前記切り替え信号により、前
記シフト用フリップフロップを経たスキャン信号を選択
して前記アップデート用フリップフロップにテスト信号
値を設定した後、前記切り替え信号により、前記アップ
デート用フリップフロップの反転出力端子の出力信号を
選択して前記アップデート用フリップフロップの状態値
を反転し、その後、更に、前記アップデート用フリップ
フロップの反転出力端子の出力信号を選択して前記アッ
プデート用フリップフロップの状態値を反転させて、前
記テスト信号値を前記組み合わせ回路又はアナログブロ
ックに伝搬させる開始タイミングを設定することを特徴
とする。

【００２０】更に、請求項１１記載の発明は、前記請求
項１０記載の集積回路のテスト容易化回路において、前
記シフト用フリップフロップは、前記反転回路によるテ
スト値の伝搬開始タイミングから所定時間の経過後、組
み合わせ回路又はアナログブロックからの出力値を取り
込むことを特徴とする。

【００２１】加えて、請求項１２記載の発明は、前記請
求項１１記載の集積回路のテスト容易化回路において、
前記テスト値の伝搬開始タイミングからの所定時間は、
微少時間づつ異なる複数の時間用意されることを特徴と
する。

【００２２】以上の構成により、本発明では、複数のフ
リップフロップに対して組み合わせ回路等のテスト値を
与えた後は、反転回路により、その各フリップフロップ
の状態値の反転値（反転テスト値）が自己のフリップフ
ロップに与えられる。更に、前記反転回路により、再
度、各フリップフロップの状態値の反転値（テスト値）
が自己のフリップフロップに与えられ、これにより、各
フリップフロップから各テスト値をその次段の組み合わ
せ回路又はアナログブロックに伝搬させる開始タイミン
グが同時に設定される。

【００２３】その後は、前記伝搬開始タイミングから所
定時間経過時に、前記各組み合わせ回路等からの出力値
を各フリップフロップに取り込み、この動作を前記所定
時間を異ならせて繰り返えし、その組み合わせ回路等か
らの各出力値を所望値と比較、チェックすれば、次段の
組み合わせ回路等のゲート入力から次段のフリップフロ
ップへの信号入力までの組み合わせ回路等のトータルの
遅延時間を把握できる。従って、スキャンフリップフロ
ップ間又はバウンダリースキャンセル間の組み合わせ回
路又はアナログブロックのタイミング検証を、タイミン
グ検証用のテストパターンを作成することなく、行うこ
とができる。

【００２４】

【発明の実施の形態】

（第１の実施の形態）以下、本発明の第１の実施の形態
について図１を参照しながら説明する。

【００２５】図１において、１０１は集積回路デバイス
であって、組み合わせ回路１０２と、３個のスキャンフ
リップフロップ１０３とを有する。各スキャンフリップ
フロップ１０３は、組み合わせ回路１０２の出力に接続
された通常入力端子Ｄと、スキャン端子ＤＴと、この通
常入力とスキャン信号との切り替え信号（モード切り替
え信号）１０４を受ける端子ＮＴと、出力端子Ｑと、反
転出力端子ＮＱと、クロック信号１０６を受けるクロッ
ク端子ＣＬＫとを有する。各フリップフロップ１０３
は、スキャン端子ＤＴにスキャンライン１１０を介して
前段のフリップフロップ１０３の出力端子Ｑが接続され
る。最前段のフリップフロップ１０３のスキャン端子Ｄ
Ｔにはスキャン入力端子１０５が接続され、最終段のフ
リップフロップ１０３の出力端子Ｑには、スキャン出力
端子１０９が接続される。これ等の構成は、図１０に示
す従来の集積回路デバイスと同様である。

【００２６】本実施の形態の集積回路デバイス１０１
は、更に、各スキャンフリップフロップ１０３に対応し
てスイッチ（反転回路）１０７を備える。各スイッチ１
０７は、スキャン入力端子１０５と、対応するスキャン
フリップフロップ１０３の反転出力端子ＮＱとの出力と
を受け、外部から入力される切り替え信号（制御信号）
１０８に応じて、その何れか一方の出力信号を選択し
て、その選択した信号を、対応するスキャンフリップフ
ロップ１０３のスキャン端子ＤＴに入力する。

【００２７】次に、本集積回路デバイスの動作を説明す
る。

【００２８】初めに、モード切り替え信号１０４によ
り、各スキャンフリップフロップ１０３をスキャン端子
ＤＴから信号を入力するようなシフトモードに設定する
と共に、切り替え信号１０８により、各スイッチ１０７
を、スキャン入力端子１０５側を選択するように切り替
える。これにより、スキャン入力端子１０５から、スキ
ャンライン１１０を経由して各スキャンフリップフロッ
プ１０３に対して、スキャンフリップフロップ間の組み
合わせ回路１０２のテスト信号値を設定する。

【００２９】次に、モード切り替え信号１０８を切り替
えることにより、各スイッチ１０７を、対応するスキャ
ンフリップフロップ１０３の反転出力端子ＮＱの出力を
選択するよう切り替えて、各スキャンフリップフロップ
１０３のスキャン端子ＤＴにその反転出力端子ＮＱの出
力（前記テスト信号の反転値）を入力するモードに設定
し、信号１０６を１クロック動作させて、各スキャンフ
リップフロップ１０３の内部状態値をトグルさせる。

【００３０】続いて、信号１０６を更に１クロック動作
させて、再度、各スキャンフリップフロップ１０３の内
部状態値をトグルさせる。これにより、前記所望のテス
ト信号を次段の組み合わせ回路１０２に伝搬させる開始
タイミングが設定される。この際、外部入力から直接組
み合わせ回路１０２に伝搬している信号も同期をとって
所望の信号値に確定させる。

【００３１】次に、モード切り替え信号１０４により、
スキャンフリップフロップ１０３を、端子Ｄから通常信
号を受けるようなキャプチャモードに設定する。その
後、前記テスト値の伝搬開始タイミングを設定した先の
クロックからの経過時間を適宜に設定して、信号１０６
を１クロック動作させ、組み合わせ回路１０２からの各
出力値を各スキャンフリップフロップ１０３に取り込
む。

【００３２】その後は、モード切り替え信号１０４によ
り、スキャンフリップフロップ１０３を、スキャン端子
ＤＴから信号を入力するシフトモードに設定すると共
に、モード切り替え信号１０８により、各スイッチ１０
７を、スキャン信号を選択するよう切り替えて、各スキ
ャンフリップフロップ１０３の値をスキャンライン１１
０を経てスキャン出力端子１０９から順次外部に取り出
す。

【００３３】前記キャプチャモードでのクロックのタイ
ミング（即ち、テスト値の伝搬開始タイミングからの経
過時間）を若干異なる値に変更して、以上の動作を繰り
返し、その各動作でキャプチャする値を所望値と比較、
チェックすれば、組み合わせ回路１０２のトータル遅延
値を正確に測定することができる。このことは、スキャ
ンフリップフロップ１０３が３個以上の場合も同様であ
るのは勿論である。

【００３４】図２は、図１の集積回路デバイスの以上の
動作のタイミングを示す。

【００３５】（変形例）図３は、内部状態値をトグルさ
せたくないスキャンフリップフロップ３０４を含む場合
の集積回路デバイスの構成を示す。同図では、内部状態
値をトグルさせたいスキャンフリップフロップ１０３が
反転出力端子ＮＱの出力を取り込む際に、内部状態値を
トグルさせたくないスキャンフリップフロップ３０４で
は、その出力端子Ｑの出力を取り込む構成として、内部
状態値を変化させない。即ち、スイッチ１０７´には、
内部状態値をトグルさせたくないスキャンフリップフロ
ップ３０４の出力端子Ｑの出力が入力される構成であ
る。その他の構成は図１と同様であるので、同一部分に
同一符号を付して、その説明を省略している。

【００３６】図４は、本変形例で示した図３の集積回路
デバイスの動作のタイミングを示したものである。

【００３７】図５は、２個のスキャンフリップフロップ
１０３、１０３間が組み合わせ回路１０２である場合の
動作タイミングの例を示す。同図（ｂ）において、５０
４は、スキャンフリップフロップ１０３とスイッチ１０
７とを合せた回路を示す。

【００３８】また、図６は、スキャンフリップフロップ
１０３と外部端子の間にアナログブロック６０４がある
場合の動作タイミングの例を示す。同図（ｂ）におい
て、６０５は、外部端子に接続された測定器であって、
アナログブロック６０４の出力を測定する。

【００３９】（第２の実施の形態）次に、本発明の第２
の実施の形態を説明する。

【００４０】図１１は、本実施の形態の集積回路デバイ
スの構成を示し、バウンダリスキャン設計された集積回
路である。

【００４１】同図において、１１０１はバウンダリスキ
ャン設計された集積回路デバイスであって、コア回路１
１０２と、このコア回路１１０２の周囲に配置された複
数個（図では８個）のバウンダリースキャンセル１１０
３と、これ等のスキャンセル１１０３に接続される入力
／出力バッファ１１０４と、複数個のバウンダリースキ
ャン用テスト端子１１０６を有するＴＡＰコントローラ
１１０５とを有する。前記各バウンダリースキャンセル
１１０３は、バウンダリースキャンライン１１２０で直
列に接続される。

【００４２】前記各バウンダリースキャンセル１１０３
は、同一構成であり、その内部構成を図７に示す。同図
のバウンダリースキャンセル７０１において、７０２は
シフト用フリップフロップ、７０３はアップデート用フ
リップフロップ、７０７はスイッチであって、通常信号
入力端子７０５の通常信号と、スキャン信号入力端子７
０６のスキャン信号とを、切り替え信号７０８に応じて
切り替え、選択して、その選択した信号を前記シフト用
フリップフロップ７０２の端子Ｄに入力する。シフト用
フリップフロップ７０２の出力端子Ｑは、スキャン信号
出力端子７１３と、前記アップデート用フリップフロッ
プ７０３の端子Ｄとに接続される。また、７０９は他の
スイッチであって、通常信号入力端子７０５の通常信号
と、前記アップデート用フリップフロップ７０３の出力
端子Ｑの出力とを、切り替え信号７１０に応じて切り替
え、選択して、その選択した信号をバウンダリースキャ
ンセル７０１の出力端子７１４から出力する。尚、７０
４はアップデート用フリップフロップ７０３のリセット
端子Ｒにリセット信号を入力する入力端子、７１１、７
１２は各々前記２個のフリップフロップ７０２、７０３
のクロック端子ＣＫへのクロック信号の入力端子であ
る。以上の構成は、図１２に示した従来のバウンダリー
スキャンセルの構成と同様である。

【００４３】本実施の形態のバウンダリースキャンセル
７０１には、更に、第３のスイッチ（反転回路）７１５
を有する。このスイッチ７１５は、シフト用フリップフ
ロップ７０２の出力端子Ｑの出力と、アップデート用フ
リップフロップ７０３の反転出力端子ＮＱの出力とを受
け、外部から入力される切り替え信号（制御信号）７１
６に応じてこの両出力信号のうち何れか一方を選択し、
その選択した信号をアップデート用フリップフロップ７
０３の端子Ｄに出力する。

【００４４】次に、図７に示したバウンダリースキャン
セル７０１の動作を説明する。

【００４５】初めに、モード切り替え信号７０８によ
り、スイッチ７０７を、スキャン信号入力端子７０６か
らのスキャン信号を選択するように切り替えて、シフト
用フリップフロップ７０２を、スキャン信号を入力する
モードに設定し、スキャン信号入力端子７０６からシフ
ト用フリップフロップ７０２に所望のテスト信号値を設
定する。

【００４６】次に、切り替え信号７１６により、スイッ
チ７１５を、シフト用フリップフロップ７０２の出力端
子Ｑの出力を選択するように切り替えて、その出力端子
Ｑの出力をアップデート用フリップフロップ７０３に取
り込む。

【００４７】続いて、切り替え信号７１６により、前記
スイッチ７１５を、アップデート用フリップフロップ７
０３の反転出力端子ＮＱの出力を選択するように切り替
えて、アップデート用フリップフロップ７０３がその反
転出力端子ＮＱの出力（所望のテスト値の反転値）を入
力するモードに切り換え、この状態で、信号７１２を１
クロック動作させて、アップデート用フリップフロップ
７０３の内部状態値をトグルさせる。

【００４８】その後、更に、再度、信号７１２を１クロ
ック動作させて、アップデート用フリップフロップ７０
３の内部状態値をトグルさせる。これにより、所望のテ
スト信号値を次段の組み合わせ回路に伝搬させる開始タ
イミングが設定される。

【００４９】次に、モード切り替え信号７０８により、
スイッチ７０７を、通常入力端子７０５からの通常信号
を選択するように切り替えて、その通常信号をシフト用
フリップフロップ７０２の端子Ｄに入力する通常動作モ
ードに設定する。そして、前記所望テスト値の伝搬開始
タイミングを設定した先のアップデート用フリップフロ
ップ７０３のクロックからの経過時間を適宜に設定し
て、信号７１１を１クロック動作させて、コア回路１１
０２内の組み合わせ回路（図示せず）からの出力値をシ
フト用フリップフロップ７０２に取り込む。

【００５０】更に、モード切り替え信号７０８により、
スイッチ７０７を、スキャン信号入力端子７０６からの
スキャン信号を選択するように切り替えて、そのスキャ
ン信号をシフト用フリップフロップ７０２の端子Ｄに入
力するスキャンモードに設定し、スキャンラインを活性
化させて、シフト用フリップフロップ７０２の出力端子
Ｑからの出力値をスキャン信号出力端子７１３から外部
に取り出す。

【００５１】前記通常動作モードでのクロックのタイミ
ング（即ち、所望テスト値の伝搬開始タイミングからの
経過時間）を若干異なる値に変更して、以上の動作を繰
り返し、その各動作でシフト用フリップフロップ７０２
が入力する値を所望値と比較、チェックすれば、組み合
わせ回路のトータル遅延値を正確に測定することができ
る。

【００５２】図８は、図７のバウンダリースキャンセル
７０１の以上の動作のタイミングを示す。

【００５３】（第３の実施の形態）次に、本発明の第３
の実施の形態を説明する。

【００５４】本実施の形態の集積回路デバイスは、前記
第１の実施の形態のスキャン設計された集積回路デバイ
スと、前記第２の実施の形態のバウンダリースキャン設
計された集積回路デバイスとを組合せた集積回路デバイ
スである。具体的には、図１１に示したバウンダリース
キャン設計された集積回路デバイス１１０１において、
コア回路１１０２の構成に、図３に示したスキャン設計
された集積回路デバイスを採用したものである。従っ
て、同一部分に同一符号を付して、その構成の説明を省
略する。

【００５５】以下、本実施の形態の集積回路デバイスの
動作を説明する。

【００５６】初めに、モード切り替え信号１０４によ
り、スキャンフリップフロップ１０３、３０４を、スキ
ャン端子ＤＴから信号を入力するシフトモードに設定す
ると共に、モード切り替え信号１０８により、スイッチ
１０７、１０７´を、スキャン信号を選択するように切
り替えて、スキャンフリップフロップ１０３、３０４の
端子ＤＴにスキャン信号を入力するシフトモードに設定
し、このシフトモードの下で、スキャン信号入力端子１
０５から、フリップフロップ間の組み合わせ回路のテス
ト信号値をスキャンライン１１０を経由して各スキャン
フリップフロップ１０３、３０４に設定する。同時に、
並行して、図７の内部構成を持つバウンダリースキャン
セル１１０３にも、ＴＡＰコントローラ１１０５によ
り、バウンダリースキャン用テスト端子１１０６からバ
ウンダリスキャンライン１１２０を通してキャプチャ動
作時のテスト信号値を設定する。

【００５７】次に、切り替え信号１０８、７１６（図７
参照）を使用して、コア回路１１０２のスキャンフリッ
プフロップ１０３及びバウンダリースキャンセル１１０
３を各々１クロック動作させて各内部状態値をトグルさ
せる。

【００５８】更に、再度、１クロック動作させて、コア
回路１１０２のスキャンフリップフロップ１０３及びバ
ウンダリースキャンセル１１０３の各内部状態値をトグ
ルさせる。これにより、所望のテスト信号値を次段の組
み合わせ回路に伝搬させる開始タイミングが設定され
る。

【００５９】次に、モード切り替え信号１０４及びＴＡ
Ｐコントローラ１１０５の制御により、コア回路１１０
２のスキャンフリップフロップ１０３、３０４及びバウ
ンダリースキャンセル１１０３を通常動作モードに設定
し、この通常動作モードの下で、前記テスト値の伝搬開
始タイミングを設定した先のクロックから適宜の経過時
間を置いて１クロック動作させ、組み合わせ回路１０２
からの出力値をコア回路１１０２のスキャンフリップフ
ロップ１０３、３０４及びバウンダリースキャンセル１
１０３に取り込む。

【００６０】更に、モード切り替え信号１０４により、
スキャンフリップフロップ１０３、３０４を、スキャン
端子ＤＴから信号を入力するシフトモードに設定すると
共に、切り替え信号１０８により、各スイッチ１０７、
１０７´を、スキャン信号を選択するよう切り替えて、
各スキャンフリップフロップ１０３、３０４の値をスキ
ャンライン１１０を経てバウンダリースキャンセル１１
０３に出力すると共に、このバウンダリースキャンセル
１１０３において、切り替え信号７１０により、スイッ
チ７０９を通常信号入力端子７０５の信号を選択するよ
う切り替えて、前記各スキャンフリップフロップ１０
３、３０４の値をスキャン出力端子１０９から順次外部
に取り出す。また、これと並行して、図７のモード切り
替え信号７０８により、スイッチ７０７を、スキャン信
号入力端子７０６からのスキャン信号を選択するよう切
り替えて、シフト用フリップフロップ７０２にスキャン
信号を入力するモードに設定し、このシフトモードの下
で、ＴＡＰコントローラ９０６の制御により、シフト用
フリップフロップ７０２の出力値をスキャン出力端子７
１３からバウンダリースキャン用テスト端子１１０６を
経て外部に取り出す。

【００６１】以上の動作で、組み合わせ回路１０２から
の出力値を取り込むクロックのタイミング（テスト値の
伝搬開始タイミングからの経過時間）を少しづつ変更し
て、その各動作に対する出力値を所望値と比較、チェッ
クすることにより、組み合わせ回路１０２のトータル遅
延値を正確に測定することができる。

【００６２】前記第１の実施の形態では、外部入力から
直接組み合わせ回路１０２に伝搬している信号も、テス
ト値の伝搬開始タイミングと同期をとって所望の信号値
に確定させる必要があるが、本実施の形態では、このよ
うな外部からの特別な制御を要することなく、組み合わ
せ回路のトータルの遅延時間をチェックすることが可能
である。

【００６３】

【発明の効果】以上説明したように、本発明の集積回路
のテスト容易化回路によれば、スキャンフリップフロッ
プ又はバウンダリースキャンセル間の組み合わせ回路又
はアナログブロックのタイミング検証を、テストパター
ンを作成することなく、簡易に実施することが可能な効
果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の集積回路のテスト
容易化回路の構成を示す図である。

【図２】同集積回路のテスト容易化回路の動作タイミン
グを示す図である。

【図３】第１の実施の形態の変形例である集積回路のテ
スト容易化回路の構成を示す図である。

【図４】同変形例の集積回路のテスト容易化回路の動作
タイミングを示す図である。

【図５】第１の実施の形態の集積回路のテスト容易化回
路において、２個のフリップフロップ間に組み合わせ回
路が位置する場合の動作例を示す図である。

【図６】同実施の形態の集積回路のテスト容易化回路に
おいて、入出力端子とフリップフロップとの間にアナロ
グブロックが位置する場合の動作例を示す図である。

【図７】本発明の第２の実施の形態の集積回路のテスト
容易化回路に備えるバウンダリースキャンセルの構成を
示す図である。

【図８】同バウンダリースキャンセルの動作タイミング
を示す図である。

【図９】本発明の第３の実施の形態の集積回路のテスト
容易化回路の構成を示す図である。

【図１０】従来のスキャン設計された集積回路の構成を
示す図である。

【図１１】本発明の第２の実施の形態のバウンダリスキ
ャン設計された集積回路の構成を示す図である。

【図１２】従来のバウンダリスキャンセルの構成を示す
図である。

【符号の説明】

１０２組み合わせ回路１０３、３０４スキャンフリップフロップ１０７スイッチ（反転回路）１０８切り替え信号（外部から入力さ
れる制御信号）１１０スキャンライン６０４ＤＡコンバータ６０５測定器７０１、１１０３バウンダリースキャンセル７０２シフト用フリップフロップ７０３アップデート用フリップフロッ
プ７１５スイッチ（反転回路）７１６切り替え信号（外部から入力さ
れる制御信号）１１０２コア回路１１０５ＴＡＰコントローラ

Claims

【特許請求の範囲】

【請求項１】スキャン設計され、内部にスキャンフリ
ップフロップを有する集積回路のテスト容易化回路であ
って、前記スキャンフリップフロップの状態値を、外部から入
力される制御信号に基いて反転させる反転回路を備える
ことを特徴とする集積回路のテスト容易化回路。
【請求項２】前記反転回路は、スキャンフリップフロップの反転出力端子の出力信号
と、スキャン信号とを入力し、この両信号のうち何れか
一方を、前記外部から入力される制御信号としての切り
替え信号により選択して前記スキャンフリップフロップ
に入力するスイッチより成ることを特徴とする請求項１
記載の集積回路のテスト容易化回路。
【請求項３】２個のスキャンフリップフロップの間又
はスキャンフリップフロップと入出力端子との間に組み
合わせ回路又はアナログブロックが配置され、前記反転回路は、前記切り替え信号により、スキャン信号を選択して前記
スキャンフリップフロップにテスト信号値を設定した
後、前記切り替え信号により、スキャンフリップフロッ
プの反転出力端子の出力信号を選択して前記スキャンフ
リップフロップの状態値を反転し、その後、更に、前記
スキャンフリップフロップの反転出力端子の出力信号を
選択して前記スキャンフリップフロップの状態値を反転
させて、前記テスト信号値を前記組み合わせ回路又はア
ナログブロックに伝搬させる開始タイミングを設定する
ことを特徴とする請求項２記載の集積回路のテスト容易
化回路。
【請求項４】前記スキャンフリップフロップは、前記反転回路によるテスト値の伝搬開始タイミングから
所定時間の経過後、組み合わせ回路又はアナログブロッ
クからの出力値を取り込むことを特徴とする請求項３記
載の集積回路のテスト容易化回路。
【請求項５】前記テスト値の伝搬開始タイミングから
の所定時間は、微少時間づつ異なる複数の時間用意され
ることを特徴とする請求項４記載の集積回路のテスト容
易化回路。
【請求項６】スキャンフリップフロップに取り込まれ
た組み合わせ回路又はアナログブロックからの出力値
は、スキャンラインを経て外部に出力されることを特徴
とする請求項５記載の集積回路のテスト容易化回路。
【請求項７】バウンダリースキャン設計され、コア回
路の外周囲に配置されたアップデート用フリップフロッ
プを備えた集積回路のテスト容易化回路であって、前記アップデート用フリップフロップの状態値を、外部
から入力される制御信号に基いて反転させる反転回路を
備えることを特徴とする集積回路のテスト容易化回路。
【請求項８】前記コア回路は、スキャン設計され、内部にスキャンフリップフロップを
有する請求項１、請求項２、請求項３、請求項４又は請
求項５記載の集積回路のテスト容易化回路として構成さ
れることを特徴とする請求項７記載の集積回路のテスト
容易化回路。
【請求項９】前記反転回路は、アップデート用フリップフロップの反転出力端子の出力
信号と、スキャン信号とを入力し、この両信号のうち何
れか一方を、前記外部から入力される制御信号としての
切り替え信号により選択して前記アップデート用フリッ
プフロップに入力するスイッチより成ることを特徴とす
る請求項７又は請求項８記載の集積回路のテスト容易化
回路。
【請求項１０】組み合わせ回路又はアナログブロック
を有するコア回路の外周囲にバウンダリースキャンセル
が配置され、前記バウンダリースキャンセルは、シフト用フリップフ
ロップと、前記アップデート用フリップフロップとを有
し、前記反転回路は、前記切り替え信号により、前記シフト用フリップフロッ
プを経たスキャン信号を選択して前記アップデート用フ
リップフロップにテスト信号値を設定した後、前記切り
替え信号により、前記アップデート用フリップフロップ
の反転出力端子の出力信号を選択して前記アップデート
用フリップフロップの状態値を反転し、その後、更に、
前記アップデート用フリップフロップの反転出力端子の
出力信号を選択して前記アップデート用フリップフロッ
プの状態値を反転させて、前記テスト信号値を前記組み
合わせ回路又はアナログブロックに伝搬させる開始タイ
ミングを設定することを特徴とする請求項７又は請求項
８記載の集積回路のテスト容易化回路。
【請求項１１】前記シフト用フリップフロップは、前記反転回路によるテスト値の伝搬開始タイミングから
所定時間の経過後、組み合わせ回路又はアナログブロッ
クからの出力値を取り込むことを特徴とする請求項１０
記載の集積回路のテスト容易化回路。
【請求項１２】前記テスト値の伝搬開始タイミングか
らの所定時間は、微少時間づつ異なる複数の時間用意さ
れることを特徴とする請求項１１記載の集積回路のテス
ト容易化回路。