JPH11238727A - プラズマcvd装置 - Google Patents

プラズマcvd装置

Info

Publication number
JPH11238727A
JPH11238727A JP3845198A JP3845198A JPH11238727A JP H11238727 A JPH11238727 A JP H11238727A JP 3845198 A JP3845198 A JP 3845198A JP 3845198 A JP3845198 A JP 3845198A JP H11238727 A JPH11238727 A JP H11238727A
Authority
JP
Japan
Prior art keywords
susceptor
plasma cvd
semiconductor wafer
cvd apparatus
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3845198A
Other languages
English (en)
Inventor
Hiroshi Iwata
博志 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3845198A priority Critical patent/JPH11238727A/ja
Publication of JPH11238727A publication Critical patent/JPH11238727A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 稼働率が良く、保守作業工数の少ないプラズ
マCVD装置を提供する。 【解決手段】 プラズマCVD装置のサセプタ30表面
の、半導体ウェハの載置領域外縁部に隣接する領域に、
この領域の上方の、高周波電圧による放電作用の電界を
強化するための溝部31を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプラズマCVD装置
に関し、さらに詳しくは、被処理基板を載置し、容量結
合型でプラズマを発生させる一方の電極ともなる電極基
板の構造に特徴を有するプラズマCVD装置に関する。
【0002】
【従来の技術】近年、半導体装置の製造工程における導
電体膜、絶縁膜、ポリシリコン膜等の成膜装置として、
プラズマCVD装置が多用されている。このプラズマC
VD装置には、反応ガスのプラズマを発生させるための
電力供給方法の違い等による、容量結合型プラズマCV
D装置、誘導結合型プラズマCVD装置、マイクロ波プ
ラズマCVD装置、ECRプラズマCVD装置等があ
り、半導体ウェハ面内の成膜の膜質や膜厚の均一性、成
膜速度向上等を目指したプラズマCVD装置の検討がな
されている。
【0003】ここでは、従来の容量結合型プラズマCV
D装置の一つである平行平板型プラズマCVD装置の例
を、図5〜図7を参照して説明する。まず、平行平板型
プラズマCVD装置1は、図5に示すように、処理容器
である反応チャンバ2と、反応チャンバ2内の半導体ウ
ェハ10を載置するウェハ基板(サセプタ)3と、反応
チャンバ2内のサセプタ3に対向した状態に配置され、
反応ガスをプラズマ化するための高周波電極5が接続さ
れた上部電極4と、反応チャンバ2内に反応ガスを送り
込むガス配管6と、反応チャンバ2内の反応ガス等を排
気する排気管7等で概略構成されている。
【0004】サセプタ3は、円板状となっていて、円板
状の周辺部に複数枚の半導体ウェハ10を載置し、モー
タ等の駆動部と接続した回転軸8によりサセプタ3が回
転するようになっている。またサセプタ3は、接地され
ていて、上部電極4に対応する下部電極ともなってい
る。上部電極4の内部には、半導体ウェハ10を輻射熱
により加熱するための加熱ヒータ9が設けられている。
反応チャンバ2内のガス配管6の側壁には、反応チャン
バ2内に反応ガスを噴出させる小孔6aが複数個設けら
れていて、反応ガスがサセプタ3の中央に向け、サセプ
タ3に平行に噴出するようになっている。
【0005】次に、円板状のサセプタ3の詳細構造を、
図6および図7を参照して説明する。ここで、図6
(a)はサセプタ3の概略平面図、図6(b)は図6
(a)のA−A部の概略断面図、図7は、図6(b)の
P部の拡大図で、サセプタ3に半導体ウェハ10を載置
した状態での図である。サセプタ3は、図6に示すよう
に、円板状となっており、この円板状のサセプタ3中央
には、回転軸8にサセプタ3を取り付けるための孔21
が設けられいて、サセプタ3周辺部には、複数の半導体
ウェハ10を載置する載置領域22に設けられた、3個
の小孔23a、23b、23cを一組とする複数の小孔
群が設けられている。
【0006】上述した一組の小孔23a、23b、23
cは、半導体ウェハ10をサセプタ3に載置する際に、
図5に示すサセプタ3の下方に配置された半導体ウェハ
10の突き上げピン(図示省略)が挿入されるための小
孔である。突き上げピンは、半導体ウェハ10がウェハ
ハンドラ等によりサセプタ3に送られてきた時に、半導
体ウェハ10をサセプタ3表面より上方に突き出した突
き上げピンの先端で受け、その状態で突き上げピンが降
下して、半導体ウェハ10をサセプタ3の所定位置に載
置したり、成膜処理終了後に半導体ウェハ10をサセプ
タ3表面より上方に持ち上げた状態にして、半導体ウェ
ハ10をウェハハンドラに受け渡すものである。上述し
た半導体ウェハ10の載置領域22は、ウェハハンドラ
により突き上げピンの上方に搬送されてきた半導体ウェ
ハ10の位置で決まる領域である。
【0007】ウェハハンドラ、突き上げピンおよびサセ
プタ3の回転方向の移動等の動作により、半導体ウェハ
10は小孔23a、23b、23cを一組とした、サセ
プタ3表面の複数の載置領域22に次々と載置される。
この半導体ウェハ10がサセプタ3上に載置領域22に
載置された状態の、図6(b)のP部の拡大図が図7で
ある。
【0008】次に、上述した平行平板型プラズマCVD
装置1を用いた、絶縁膜等を成膜する動作を説明する。
まず、サセプタ3の周辺部の載置領域22上に複数枚の
半導体ウェハ10を載置し、その後排気管7に接続する
排気系により、反応チャンバ2内を真空にする。その後
サセプタ3を駆動部により回転させながら、上部電極4
の加熱ヒータ9により半導体ウェハ10を加熱して所定
温度にする。その後、ガス配管6より反応チャンバ2内
に絶縁膜等を成膜するための反応ガス、例えば成膜する
絶縁膜をSiN膜とする時は、SiH4 ガスとNH3
スとの混合ガスを反応チャンバ2内に導入して、反応チ
ャンバ2内の反応ガスの圧力を所定圧力にした後、高周
波電源のパワーをONして、反応チャンバ2内にプラズ
マを発生させ、半導体ウェハ10上へSiN膜を堆積す
る。SiN膜の膜厚が所定膜厚となった段階で、高周波
電源のパワーをOFFしてプラズマを消滅させ、反応ガ
スの導入を停止して、反応チャンバ2内の反応ガスを排
気する。その後N2 ガス等を反応チャンバ2内に導入し
て、反応チャンバ2内の圧力を大気圧とした後、サセプ
タ3上の半導体ウェハ10を取り出す。
【0009】上述した平行平板型プラズマCVD装置1
により、半導体ウェハ10上に堆積したSiN膜は、当
初半導体ウェハ10面内でほぼ均一な膜厚となっている
が、上述したSiN膜のプラズマCVD作業を繰り返し
て行うと、半導体ウェハ10面内のSiN膜の膜厚は均
一性が悪くなり、図8に示すように、半導体ウェハ10
の中央より周辺に向かって膜厚が減少するような膜厚分
布となってくる。この様にSiN膜の膜厚分布が不均一
になると、このSiN膜を用いて作製される半導体装置
の特性に大きなばらつきを発生させる虞がある。そこ
で、膜厚の不均一性が大きくなる前の段階でプラズマC
VDの繰り返し作業を止め、サセプタ3上の載置領域2
2の外側に繰り返し堆積されることで蓄積した厚いSi
N膜をメカニカルクリーニングにより除去する、サセプ
タ3の保守作業を行う。この保守作業の頻度は高く、例
えば8回のプラズマCVD作業毎に、1回程度行う必要
があり、平行平板型プラズマCVD装置1の稼働率を低
下させ、また作業工数を増加させるという問題がある。
【0010】
【発明が解決しようとする課題】上記従来の平行平板型
プラズマCVD装置は、プラズマCVD作業回数の増加
と共に、半導体ウェハ上に堆積するSiN膜の、半導体
ウェハ面内の膜厚均一性が劣化するという問題があり、
この問題を回避するため、サセプタ上の載置領域の外側
に繰り返し堆積されることで蓄積した厚いSiN膜をメ
カニカルクリーニングして除去するという、サセプタの
保守作業を頻繁に行う必要があるので、プラズマCVD
装置の稼働率の低下と、作業工数の増加という問題があ
った。本発明は、上記事情を考慮してなされたものであ
り、その目的は、稼働率が良く、保守作業工数の少ない
プラズマCVD装置を提供することにある。
【0011】
【課題を解決するための手段】本発明のプラズマCVD
装置は、上述の課題を解決するために提案するものであ
り、被処理基板を載置し、容量結合型でプラズマを発生
させる一方の電極にもなる電極基板を有するプラズマC
VD装置において、電極基板の被処理基板の載置面の、
被処理基板の載置領域外縁部に隣接して、高周波電圧に
よる放電作用の電界を強化する電界強化部を設けたこと
を特徴とするものである。
【0012】本発明によれば、電極基板の被処理基板の
載置面の、被処理基板の載置領域外縁部に隣接して、高
周波電圧による放電作用の電界を強化する、溝部又は突
起部による電界強化部を設けることで、電界強化部の上
方の電界が強くなり、放電作用が大きくなるため、この
効果が、成膜作業回数の増加により被処理基板の載置領
域外に蓄積した厚い堆積膜のために、被処理基板の載置
領域外の電界の減少による放電作用減少を補うように働
き、被処理基板面内の成膜の膜厚均一性を多数回の成膜
作業後にも持続できる。従って、被処理基板面内の成膜
の膜厚均一性を維持するための、電極基板上に蓄積した
厚い堆積膜をメカニカルクリーニングで除去する電極基
板の保守作業を、従来のような頻度で行う必要がなくな
り、プラズマCVD装置の稼働率が向上し、保守作業工
数も大幅に低減できる。
【0013】
【発明の実施の形態】以下、本発明の具体的実施の形態
例につき、添付図面を参照して説明する。なお従来技術
の説明で参照した図5〜図7中の構成部分と同様の構成
部分には、同一の参照符号を付すものとする。
【0014】実施の形態例1 本実施の形態例は、容量結合型プラズマCVD装置の一
つである平行平板型プラズマCVD装置に本発明を適用
した例であり、これを従来技術説明で用いた図5と、図
1および図2を参照して説明する。まず、本発明のプラ
ズマCVD装置の基本構成は、図5に示す従来例のプラ
ズマCVD装置1の構造と同様なので、同様な部分の説
明は省略し、本発明の特徴部分である、被処理基板を載
置し、容量結合型でプラズマを発生させる一方の電極に
もなる電極基板(サセプタ)に関して詳述する。
【0015】サセプタ30の構造は、例えば図1(a)
のサセプタ30の概略平面図、および図1(a)のB−
B部における概略断面図の図1(b)に示すように、円
板状となっており、この円板状のサセプタ30中央に
は、従来例と同様の回転軸8にサセプタ30を取り付け
るための孔21が設けられていて、サセプタ30周辺部
には、複数の被処理基板、例えば半導体ウェハ10を載
置する載置領域22に設けられた、3個の小孔23a、
23b、23cを一組とする複数の小孔群が設けられて
いる。載置領域22外縁部に隣接した領域には、高周波
電圧による放電作用の電界を強化する電界強化部、例え
ばサセプタ30表面に形成された溝部31が設けられて
いる。
【0016】次に、上述した溝部31と半導体ウェハ1
0との位置関係を、図2を参照して説明する。ここで、
図2は半導体ウェハ10がサセプタ30に載置された状
態における、図1(b)のQ部の拡大図である。半導体
ウェハ10は、従来例と同様に、ウェハハンドラと3個
の小孔23a、23b、23cに対応して設けられてい
る突き上げピンの動作により、サセプタ30表面の載置
領域22に載置される。この半導体ウェハ10の載置領
域22外縁部に沿って溝部31が設けられている。半導
体ウェハ10のような円形状の被処理基板の場合の溝部
31は、図1(a)に示すように、円形状の半導体ウェ
ハ10の載置領域22の外側に位置する、円形状の構造
となる。
【0017】上述した溝部31構造は、例えば半導体ウ
ェハ10の大きさが5インチ径の場合において、図2に
示すように、溝部31の幅Wを約10mm、溝部31の
深さDを約5mm、上面より見た円形状の溝部31の径
を、5インチ径の半導体ウェハ10の円形状の外縁部と
溝部31の内側側壁との距離Lが約1mmとなる径とす
る。
【0018】次に、上記のサセプタ30を用いたプラズ
マCVD装置の動作について説明する。まず、従来例と
同様にして、サセプタ30の複数の半導体ウェハ10の
載置領域22に複数枚の半導体ウェハ10を載置し、そ
の後排気管7に接続する排気系により、反応チャンバ2
内を真空にする。その後サセプタ30を駆動部により回
転させながら、上部電極4の加熱ヒータ9により半導体
ウェハ10を所定温度に加熱する。その後、ガス配管6
より反応チャンバ2内に絶縁膜等を成膜するための反応
ガス、例えば成膜する絶縁膜をSiN膜とする時は、S
iH4 ガスとNH3 ガスとの混合ガスを反応チャンバ2
内に導入して、反応チャンバ2内の反応ガスの圧力を所
定の圧力にした後、高周波電源のパワーをONして、反
応チャンバ2内にプラズマを発生させ、半導体ウェハ1
0上へのSiN膜の堆積を開始する。SiN膜の膜厚が
所定膜厚となった段階で、高周波電源のパワーをOFF
してプラズマを消滅させ、反応ガスの導入を停止して、
反応チャンバ2内の反応ガスを排気する。その後N2
ス等を反応チャンバ2内に導入して、反応チャンバ2内
の圧力を大気圧とした後、サセプタ30上の半導体ウェ
ハ10を取り出す。
【0019】上述したサセプタ30、即ち載置領域22
外縁部に隣接して溝部31を設けたサセプタ30を用い
たプラズマCVD装置においては、反応チャンバ2内
の、反応ガスであるSiH4 ガスとNH3 ガスとの混合
ガスに、高周波電源より電圧を印加して、上部電極4と
サセプタ30間にプラズマを発生させ、半導体ウェハ1
0上にSiN膜を堆積する際、図3に示すようなプラズ
マの密度分布、即ち半導体ウェハ10の外側に設けた溝
部31の上方にプラズマの密度の高い部分が発生する。
これは、平坦なサセプタ30表面に溝部31を設けたこ
とで、溝部31上部のコーナ31a、31bの電界が大
きくなり、この部分での放電作用が大きくなったことに
よるものである。
【0020】この半導体ウェハ10の外側の溝部31上
方に密度の高いプラズマを発生させることで、SiN膜
のプラズマCVD作業を繰り返し行っても、図8に示す
従来例のSiN膜の膜厚分布、即ち半導体ウェハ10の
中央より周辺に向かって膜厚が減少するような膜厚分布
が発生し難くなる。この理由は、プラズマCVD装置に
よるSiN膜の堆積作業を繰り返すと、半導体ウェハ1
0の載置される載置領域外のサセプタ30表面には、S
iN膜の堆積作業の繰り返しにより、絶縁膜であるSi
N膜が厚く堆積して、従来例のサセプタ30においては
この厚いSiN膜がこの領域の電界を弱めて、放電作用
を小さくし、プラズマ密度減少を起こしたが、本発明の
サセプタ30を用いることで、上記のプラズマ密度減少
効果を補償する電界が、溝部31上部のコーナ31a、
31b部に発生することに起因すると推論される。
【0021】上述したサセプタ30を用いたプラズマC
VD装置は、平坦性を維持したSiN膜の成膜作業を、
従来よりも多数回繰り返すことができるので、サセプタ
30の保守作業の頻度を少なくすることができ、プラズ
マCVD装置の稼働率の向上、および保守作業工数の大
幅な低減が可能となる。
【0022】実施の形態例2 本実施の形態例は、容量結合型プラズマCVD装置の一
つである平行平板型プラズマCVD装置に本発明を適用
した例であり、これを従来技術説明で用いた図5と、図
4を参照して説明する。本発明のプラズマCVD装置の
基本的構造は、図5に示す従来例のプラズマCVD装置
1と同様なので、同様な部分の説明は省略し、本発明の
特徴であるサセプタの構造に関して詳述する。
【0023】本発明のサセプタ40は、電界強化部の形
状が実施の形態例1と異なるサセプタで、実施の形態例
1の図1(b)のQ部に対応する、半導体ウェハ10を
載置する載置領域近傍が図4の概略断面図のようになっ
ている。即ち、半導体ウェハ10を載置する載置領域外
縁部の外側のサセプタ40表面には、高周波電圧による
放電作用の電界を強化する電界強化部、例えば半導体ウ
ェハ10の載置領域の中心部を通る面での断面が円弧状
となる突起部41が設けられている。
【0024】上述した突起部41構造は、例えば半導体
ウェハ10の大きさが5インチ径の場合において、図4
に示すように、半径Rが約6mmの円弧が、平坦なサセ
プタ40表面より約3mm程度突出した状態となってい
て、上面より見た円形状の突起部41の径を、5インチ
径の半導体ウェハ10の円形状の外縁部と突起部41の
内側端部との距離Lが約1mmの径となるようにする。
【0025】上述したサセプタ40、即ち電界強化部で
ある突起部41を設けたサセプタ40を用いたプラズマ
CVD装置においては、反応チャンバ2内の、反応ガス
であるSiH4 ガスとNH3 ガスとの混合ガスに、高周
波電源より電力を印加して上部電極4とサセプタ40間
にプラズマを発生させ、半導体ウェハ10上にSiN膜
を堆積する際、実施の形態例1の図3に示すと同様なプ
ラズマの密度分布、即ち半導体ウェハ10の外側に設け
た突起部41の上方にプラズマの密度の高い部分が発生
する。これは、平坦なサセプタ40表面に上記のような
突起部41を設けると、この突起部41の上方の電界が
大きくなり、この部分での放電作用が大きくなることに
よるものである。
【0026】この半導体ウェハ10の外側の突起部41
上方の密度の高いプラズマを発生させることで、実施の
形態例1と同様に、SiN膜のプラズマCVD作業を繰
り返しおこなっても、図8に示す従来例の膜厚分布、即
ち半導体ウェハ10の中央より周辺に向かって膜厚が減
少するような膜厚分布が発生し難くなる。
【0027】従って、このサセプタ40を用いたプラズ
マCVD装置は、実施の形態例1と同様に、平坦性を維
持したSiN膜の成膜作業を、従来よりも多数回繰り返
すことができるので、サセプタ40の保守作業の頻度を
少なくすることができ、プラズマCVD装置の稼働率の
向上、および保守作業工数の大幅な低減が可能となる。
【0028】以上、本発明を2例の実施の形態例により
説明したが、本発明はこれらの実施の形態例に何ら限定
されるものではない。例えば、本発明の実施の形態例で
は、本発明を多数枚の半導体ウェハ上に同時に成膜す
る、所謂バッチ式の平行平板型プラズマCVD装置によ
り説明したが、一枚づつの半導体ウェハに成膜する、所
謂枚葉式の平行平板型プラズマCVD装置に適用しても
よい。また、本発明の実施の形態例では、容量結合型プ
ラズマCVD装置を平行平板型プラズマCVD装置によ
り説明したが、多極石英管型プラズマCVD装置や、同
軸円筒型プラズマCVD装置等に適用してもよい。
【0029】更に、本発明の実施の形態例1では、サセ
プタの半導体ウェハの載置領域の外側に設ける電界強化
部の断面を矩形状の溝部として説明したが、断面が半円
形状や三角形状等となる溝部であってもよい。また、本
発明の実施の形態例2では、サセプタの半導体ウェハの
載置領域の外側に設ける電界強化部の断面を円弧形状の
突起部として説明したが、断面が三角形状や矩形状等と
なる突起部であってもよい。
【0030】
【発明の効果】以上の説明から明らかなように、本発明
の容量結合型のプラズマCVD装置は、被処理基板を載
置し、高周波電力を印加する一方の電極にもなる電極基
板(サセプタ)表面の、被処理基板の載置領域外縁部に
隣接して、高周波電圧による放電作用の電界を強化す
る、溝部又は突起部による電界強化部を設けることで、
電界強化部の上方の電界が強くなり、放電作用が大きく
なるため、この効果が成膜作業回数の増加により被処理
基板の載置領域外に蓄積した厚い堆積膜のために、被処
理基板の載置領域外の電界の減少による放電作用減少を
補うように働き、被処理基板面内の成膜の膜厚均一性を
多数回の成膜作業後にも持続できる。従って、被処理基
板面内の成膜の膜厚均一性を維持するための、電極基板
上に蓄積した厚い堆積膜をメカニカルクリーニングで除
去する電極基板の保守作業を、従来のような頻度で行う
必要がなくなり、プラズマCVD装置の稼働率が向上
し、保守作業工数も大幅に低減できる。
【図面の簡単な説明】
【図1】本発明の実施の形態例1のサセプタの概略図
で、(a)は概略平面図、(b)は概略断面図である。
【図2】図1(b)のQ部に半導体ウェハを載置した状
態における、Q部の拡大図である。
【図3】本発明の実施の形態例1のサセプタを用いたプ
ラズマCVD装置のプラズマ発生時のプラズマ密度分布
を説明する図で、サセプタの半導体ウェハの載置領域近
傍の概略断面図である。
【図4】本発明の実施の形態例2のサセプタの、半導体
ウェハの載置領域近傍の概略断面図である。
【図5】従来のプラズマCVD装置の概略断面図であ
る。
【図6】従来のプラズマCVD装置のサセプタの概略図
で、(a)は概略平面図、(b)は概略断面図である。
【図7】図6(b)のP部に半導体ウェハを載置した状
態における、P部の拡大図である。
【図8】従来のプラズマCVD装置による複数回の成膜
作業後に、半導体ウェハ上に堆積されるSiN膜の膜厚
分布図である。
【符号の説明】
1…平行平板型プラズマCVD装置、2…反応チャン
バ、3,30,40…サセプタ、4…上部電極、5…高
周波電源、6…ガス配管、6a,23a,23b,23
c…小孔、7…排気管、8…回転軸、9…加熱ヒータ、
10…半導体ウェハ、21…孔、22…載置領域、31
…溝部、41…突起部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 被処理基板を載置し、容量結合型でプラ
    ズマを発生させる一方の電極にもなる電極基板を有する
    プラズマCVD装置において、 前記電極基板の前記被処理基板の載置面の、前記被処理
    基板の載置領域外縁部に隣接して、高周波電圧による放
    電作用の電界を強化する電界強化部を設けたことを特徴
    とするプラズマCVD装置。
  2. 【請求項2】 前記電界強化部は、前記電極基板の平坦
    面に形成された溝部であることを特徴とする、請求項1
    に記載のプラズマCVD装置。
  3. 【請求項3】 前記電界強化部は、前記電極基板の平坦
    面に形成された突起部であることを特徴とする、請求項
    1に記載のプラズマCVD装置。
JP3845198A 1998-02-20 1998-02-20 プラズマcvd装置 Pending JPH11238727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3845198A JPH11238727A (ja) 1998-02-20 1998-02-20 プラズマcvd装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3845198A JPH11238727A (ja) 1998-02-20 1998-02-20 プラズマcvd装置

Publications (1)

Publication Number Publication Date
JPH11238727A true JPH11238727A (ja) 1999-08-31

Family

ID=12525657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3845198A Pending JPH11238727A (ja) 1998-02-20 1998-02-20 プラズマcvd装置

Country Status (1)

Country Link
JP (1) JPH11238727A (ja)

Similar Documents

Publication Publication Date Title
JP4217299B2 (ja) 処理装置
CN100524641C (zh) 等离子体处理装置
US9252001B2 (en) Plasma processing apparatus, plasma processing method and storage medium
US5015330A (en) Film forming method and film forming device
US8211324B2 (en) Methods and arrangements for controlling plasma processing parameters
EP0658918B1 (en) Plasma processing apparatus
US20090017635A1 (en) Apparatus and method for processing a substrate edge region
US10577689B2 (en) Sputtering showerhead
CN102017122A (zh) 低轮廓性的工艺套组
CN115398602B (zh) 等离子处理装置以及等离子处理方法
JPH0570957A (ja) プラズマ気相成長装置
US20060281323A1 (en) Method of cleaning substrate processing apparatus
JPH0610140A (ja) 薄膜堆積装置
JP3258839B2 (ja) プラズマ処理方法
JPH0776781A (ja) プラズマ気相成長装置
JPH11238727A (ja) プラズマcvd装置
JP2807674B2 (ja) 処理装置および処理装置のクリーニング方法
JP2003273094A (ja) Cvd装置及びcvd装置における成膜後の後処理工程を行う方法
JP2001140077A (ja) 半導体製造装置
JPH113799A (ja) プラズマ処理装置
JPH06120140A (ja) 半導体製造方法および装置
JPH04318175A (ja) バイアスecrプラズマcvd装置
WO2024029271A1 (ja) SiN膜の形成方法及びプラズマ処理装置
JPH0618172B2 (ja) プラズマ反応装置およびその使用方法
JP2001172768A (ja) プラズマcvd装置