JPH11242649A - システムバスのエクスパンダー - Google Patents
システムバスのエクスパンダーInfo
- Publication number
- JPH11242649A JPH11242649A JP10042193A JP4219398A JPH11242649A JP H11242649 A JPH11242649 A JP H11242649A JP 10042193 A JP10042193 A JP 10042193A JP 4219398 A JP4219398 A JP 4219398A JP H11242649 A JPH11242649 A JP H11242649A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- expander
- board
- rack
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 自己のバスラックのスロットに挿入したバス
エクスパンダーボードのスレーブ手段に割り付けられた
アドレスを持つボードを自己のバスラックのスロットに
挿入接続しても、ＶＭＥバス規格に反しないようにする
バスエクスパンダーを提供し、バスラックの空きスロッ
トを有効利用できるようにする。 【解決手段】 各バスマスター手段６Ａ，６Ｂの一方が
バス使用権を獲得したとき得られるバス使用検出信号に
よって開き、一方のシステムバス４Ａ（４Ｂ）で発生し
たデータアクノリッジ信号及びバスエラー信号を、他方
のシステムバス４Ｂ（４Ａ）のシステムバスに供給する
ゲート回路を、２つのエクスパンダーボード５Ａ，５Ｂ
の間に双方向に設ける。
エクスパンダーボードのスレーブ手段に割り付けられた
アドレスを持つボードを自己のバスラックのスロットに
挿入接続しても、ＶＭＥバス規格に反しないようにする
バスエクスパンダーを提供し、バスラックの空きスロッ
トを有効利用できるようにする。 【解決手段】 各バスマスター手段６Ａ，６Ｂの一方が
バス使用権を獲得したとき得られるバス使用検出信号に
よって開き、一方のシステムバス４Ａ（４Ｂ）で発生し
たデータアクノリッジ信号及びバスエラー信号を、他方
のシステムバス４Ｂ（４Ａ）のシステムバスに供給する
ゲート回路を、２つのエクスパンダーボード５Ａ，５Ｂ
の間に双方向に設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、バスラックのスロ
ットに挿入されたボードのバス使用権をシステムコント
ローラによって調停するシステムバスにおいて、使用で
きるボード数を増加するため２つのバスラックを双方向
に結合するバスエクスパンダーに関し、特に、このバス
エクスパンダーが、一方のシステムバスのアドレスの一
部を他方のシステムバスのアクセス用に割り当てる方式
を採用することに起因して、一定アドレスを持つボード
を挿入できるバスラックが特定され、一方のバスラック
に空きスロットがあっても、その空きスロットには挿入
できない不都合を解消することを目的とする。
ットに挿入されたボードのバス使用権をシステムコント
ローラによって調停するシステムバスにおいて、使用で
きるボード数を増加するため２つのバスラックを双方向
に結合するバスエクスパンダーに関し、特に、このバス
エクスパンダーが、一方のシステムバスのアドレスの一
部を他方のシステムバスのアクセス用に割り当てる方式
を採用することに起因して、一定アドレスを持つボード
を挿入できるバスラックが特定され、一方のバスラック
に空きスロットがあっても、その空きスロットには挿入
できない不都合を解消することを目的とする。
【０００２】
【従来の技術】代表的な標準化バスとしてＶＭＥバスが
知られている。このＶＭＥバスは、バスマスタであるＣ
ＰＵボードやバススレーブであるメモリボード等を、ラ
ックのスロットに挿入し、アドレス線，データ線，及び
制御線からなる共通バスラインを持つマザーボードのコ
ネクタに接続することによりバスシステムを構成する。
このＶＭＥバスは、システムコントローラのバスアービ
タにより、複数のボードからのバス使用要求の調停を行
い、バス使用権を得たバスマスターのみにアクセスを行
なわせる。
知られている。このＶＭＥバスは、バスマスタであるＣ
ＰＵボードやバススレーブであるメモリボード等を、ラ
ックのスロットに挿入し、アドレス線，データ線，及び
制御線からなる共通バスラインを持つマザーボードのコ
ネクタに接続することによりバスシステムを構成する。
このＶＭＥバスは、システムコントローラのバスアービ
タにより、複数のボードからのバス使用要求の調停を行
い、バス使用権を得たバスマスターのみにアクセスを行
なわせる。
【０００３】上記ＶＭＥバスラックは、ＶＭＥ規格で定
められた最大数以下のスロット数で製造される。したが
って、実際にコンピュータシステムを構築するとき、Ｖ
ＭＥバスラックに必要数のボードを挿入できない場合が
ある。そこで、コンピュータシステムを複数のＶＭＥバ
スラックによって構築できるように、複数のＶＭＥバス
ラックを双方向に結合するバスエクスパンダーが提案さ
れている（特開平２−１７８７５２，特開平２−１７８
７５３）。これは、異なるＶＭＥバスラックに挿入され
たボードの相互アクセスを可能としたものである。
められた最大数以下のスロット数で製造される。したが
って、実際にコンピュータシステムを構築するとき、Ｖ
ＭＥバスラックに必要数のボードを挿入できない場合が
ある。そこで、コンピュータシステムを複数のＶＭＥバ
スラックによって構築できるように、複数のＶＭＥバス
ラックを双方向に結合するバスエクスパンダーが提案さ
れている（特開平２−１７８７５２，特開平２−１７８
７５３）。これは、異なるＶＭＥバスラックに挿入され
たボードの相互アクセスを可能としたものである。
【０００４】このバスエクスパンダーを用いたバスラッ
クの結合例を図３に示す。結合しようとするＶＭＥバス
ラックＡ，Ｂは、そのスロットに、バス使用要求の調停
を行うシステムコントローラボード１Ａ，１Ｂ、バスマ
スターであるＣＰＵボード２Ａ，２Ｂ、バススレーブで
あるメモリボード３Ａ，３Ｂ等を挿入するもので、挿入
された各ボードは、システムバス４Ａ，４Ｂを共用して
相互に接続される。
クの結合例を図３に示す。結合しようとするＶＭＥバス
ラックＡ，Ｂは、そのスロットに、バス使用要求の調停
を行うシステムコントローラボード１Ａ，１Ｂ、バスマ
スターであるＣＰＵボード２Ａ，２Ｂ、バススレーブで
あるメモリボード３Ａ，３Ｂ等を挿入するもので、挿入
された各ボードは、システムバス４Ａ，４Ｂを共用して
相互に接続される。
【０００５】バスラックＡ，Ｂの結合を行うバスエクス
パンダー５は、バスマスター手段６Ａ（６Ｂ）とバスス
レーブ手段７Ａ（７Ｂ）を備える２つのエクスパンダー
ボード５Ａ，５Ｂを、アドレス線，データ線，及びアク
セス要求線等からなる接続線８Ａ，８Ｂで双方向に接続
したものである。２つのエクスパンダーボード５Ａ，５
Ｂは、夫々、ＶＭＥバスラックＡ，Ｂのスロットに挿入
されて、そのシステムバス４Ａ，４Ｂに接続される。
パンダー５は、バスマスター手段６Ａ（６Ｂ）とバスス
レーブ手段７Ａ（７Ｂ）を備える２つのエクスパンダー
ボード５Ａ，５Ｂを、アドレス線，データ線，及びアク
セス要求線等からなる接続線８Ａ，８Ｂで双方向に接続
したものである。２つのエクスパンダーボード５Ａ，５
Ｂは、夫々、ＶＭＥバスラックＡ，Ｂのスロットに挿入
されて、そのシステムバス４Ａ，４Ｂに接続される。
【０００６】エクスパンダーボード５Ａのバススレーブ
手段７Ａは、バスラックＢに挿入するボードのアドレス
が割り付けられ、エクスパンダーボード５Ｂのバススレ
ーブ手段７Ｂは、バスラックＡに挿入するボードのアド
レスが割り付けられている。これは、バススレーブ手段
７Ａ（７Ｂ）が、自己のバスラックにおいて、他方のバ
スラックに対するアクセス要求を受け付けるためで、自
己のバスラックにおいて、そのアドレスに対するアクセ
スが行われると、アクセス要求線を通して他方のバスラ
ックのバスマスター手段６Ａ（６Ｂ）にアクセス要求を
発する。また、バスマスター手段６Ａ（６Ｂ）は他方の
バスラックのバススレーブ手段７Ｂ（７Ａ）からアクセ
ス要求を受けたとき、自己のシステムバスに対してバス
使用要求を発し、バス使用権を獲得したとき他方のバス
ラックから自己のバスラックへのアクセスを中継する。
手段７Ａは、バスラックＢに挿入するボードのアドレス
が割り付けられ、エクスパンダーボード５Ｂのバススレ
ーブ手段７Ｂは、バスラックＡに挿入するボードのアド
レスが割り付けられている。これは、バススレーブ手段
７Ａ（７Ｂ）が、自己のバスラックにおいて、他方のバ
スラックに対するアクセス要求を受け付けるためで、自
己のバスラックにおいて、そのアドレスに対するアクセ
スが行われると、アクセス要求線を通して他方のバスラ
ックのバスマスター手段６Ａ（６Ｂ）にアクセス要求を
発する。また、バスマスター手段６Ａ（６Ｂ）は他方の
バスラックのバススレーブ手段７Ｂ（７Ａ）からアクセ
ス要求を受けたとき、自己のシステムバスに対してバス
使用要求を発し、バス使用権を獲得したとき他方のバス
ラックから自己のバスラックへのアクセスを中継する。
【０００７】この動作を、図４に示すように、バスラッ
クＡのＣＰＵボード２Ａから、バスラックＢのメモリボ
ード３Ｂにアクセスする場合について説明する。
クＡのＣＰＵボード２Ａから、バスラックＢのメモリボ
ード３Ｂにアクセスする場合について説明する。
【０００８】バスマスターであるＣＰＵボード２Ａがメ
モリボード３Ｂにアクセスしようとして、そのアドレス
をシステムバス４Ａに発すると、そのアドレスが割り付
けられたエクスパンダーボード５Ａのバススレーブ手段
７Ａが、これを受け、接続線８Ａのアクセス要求線を通
してエクスパンダーボード５Ｂのバスマスター手段６Ｂ
にアクセス要求を発する。エクスパンダーボード５Ｂの
バスマスター手段６Ｂは、自己のシステムバス４Ｂにバ
ス使用要求を発し、システムコントローラ１Ｂからバス
使用許可を受けたとき、前記接続線８Ａを通して行うＣ
ＰＵボード２Ａのメモリボード３Ｂに対するアクセス
（データのリード・ライト）を中継する。このようなア
クセス手順は、バスラックＢのＣＰＵボード２Ｂからバ
スラックＡのメモリボード３Ａにアクセスする場合にも
同様に行われる。
モリボード３Ｂにアクセスしようとして、そのアドレス
をシステムバス４Ａに発すると、そのアドレスが割り付
けられたエクスパンダーボード５Ａのバススレーブ手段
７Ａが、これを受け、接続線８Ａのアクセス要求線を通
してエクスパンダーボード５Ｂのバスマスター手段６Ｂ
にアクセス要求を発する。エクスパンダーボード５Ｂの
バスマスター手段６Ｂは、自己のシステムバス４Ｂにバ
ス使用要求を発し、システムコントローラ１Ｂからバス
使用許可を受けたとき、前記接続線８Ａを通して行うＣ
ＰＵボード２Ａのメモリボード３Ｂに対するアクセス
（データのリード・ライト）を中継する。このようなア
クセス手順は、バスラックＢのＣＰＵボード２Ｂからバ
スラックＡのメモリボード３Ａにアクセスする場合にも
同様に行われる。
【０００９】上記バスエクスパンダー５は、図５に示す
ように、２つのバスラック同士を双方向に結合するもの
であるため、必要なバスエクスパンダーの数は、各バス
ラックの組合わせ数となり、使用するバスラックＡ，
Ｂ，Ｃ，Ｄ，…の増設数に、実用上の限界がある。これ
を解決するには、図６に示すように、バス使用要求を調
停する機能を備えたバスラックＥを中継用に設ければよ
い。図６の場合、バスエクスパンダー５の使用数は全バ
スラック数から１を引いた数となり、図５の場合のよう
に、バスラックの増設に伴って、必要なバスエクスパン
ダーの数が幾何級数的に増加するようなことはなくな
る。
ように、２つのバスラック同士を双方向に結合するもの
であるため、必要なバスエクスパンダーの数は、各バス
ラックの組合わせ数となり、使用するバスラックＡ，
Ｂ，Ｃ，Ｄ，…の増設数に、実用上の限界がある。これ
を解決するには、図６に示すように、バス使用要求を調
停する機能を備えたバスラックＥを中継用に設ければよ
い。図６の場合、バスエクスパンダー５の使用数は全バ
スラック数から１を引いた数となり、図５の場合のよう
に、バスラックの増設に伴って、必要なバスエクスパン
ダーの数が幾何級数的に増加するようなことはなくな
る。
【００１０】
【発明が解決しようとする課題】上記バスエクスパンダ
ー５は、自己のバスラックを例えばＡとすると、バスラ
ックＡに挿入されたエクスパンダーボード５Ａのバスス
レーブ手段７Ａに割り当てたアドレスを、自己のバスラ
ックＡに挿入したメモリ等のボードで使用しないことを
前提としている。このため、他のバスラックＢに挿入す
べきアドレスを持つボードを自己のバスラックＡに挿入
すると、他のバスラックＢにおいて、ＶＭＥバスの規格
違反が生じ、システムコントローラ１Ｂのアービタの動
作が狂う問題が生じていた。
ー５は、自己のバスラックを例えばＡとすると、バスラ
ックＡに挿入されたエクスパンダーボード５Ａのバスス
レーブ手段７Ａに割り当てたアドレスを、自己のバスラ
ックＡに挿入したメモリ等のボードで使用しないことを
前提としている。このため、他のバスラックＢに挿入す
べきアドレスを持つボードを自己のバスラックＡに挿入
すると、他のバスラックＢにおいて、ＶＭＥバスの規格
違反が生じ、システムコントローラ１Ｂのアービタの動
作が狂う問題が生じていた。
【００１１】これを、詳しく説明する。図７に示すよう
に、エクスパンダーボード５Ａのバススレーブ手段７Ａ
に割り付けたアドレスを持つメモリボードＸがバスラッ
クＡに挿入されていたとする。このとき、バスラックＡ
のＣＰＵボード２ＡからメモリボードＸにアクセスする
場合を、図８のアクセス信号波形図について考える。Ｃ
ＰＵボード２Ａが、バスラックＡのシステムバス４Ａに
発した、アドレス信号（ＡＤＤ）、アドレス・ストロー
ブ信号（ＡＳ＊）、データ・ストローブ信号（ＤＳ＊）
は、メモリーボードＸとエクスパンダーボード５Ａのバ
ススレーブ手段７Ａが受ける。メモリーボードＸはこれ
に対してデータ信号（ＤＡＴＡ）と、データ・アクノリ
ッジ信号（ＤＴＡＣＫ＊）をシステムバス４Ａに返すの
で、バスラックＡにおいては、データリードの１サイク
ルが正常に終了する。一方、エクスパンダーボード５Ａ
のバススレーブ手段７Ａは、バスラックＢのエクスパン
ダーボード５Ｂのバスマスター手段６Ｂにバス使用要求
を行なわせ、エクスパンダーボード５Ｂがバス使用権を
得ると上記アドレス信号（ＡＤＤ）、アドレス・ストロ
ーブ信号（ＡＳ＊）、データ・ストローブ信号（ＤＳ
＊）を、バスラックＢのシステムバス４Ｂに流す。しか
し、バスラックＢには、メモリボードＸが存在しないの
で、バスラックＢでは、データ信号（ＤＡＴＡ）とデー
タ・アクノリッジ信号（ＤＴＡＣＫ＊）が出力されない
ままデータリードの１サイクルが終了する。これは、Ｖ
ＭＥバスの規格違反であり、バスラックＢのシステムコ
ントローラ１Ｂのバスアービタの動作を狂わせる。
に、エクスパンダーボード５Ａのバススレーブ手段７Ａ
に割り付けたアドレスを持つメモリボードＸがバスラッ
クＡに挿入されていたとする。このとき、バスラックＡ
のＣＰＵボード２ＡからメモリボードＸにアクセスする
場合を、図８のアクセス信号波形図について考える。Ｃ
ＰＵボード２Ａが、バスラックＡのシステムバス４Ａに
発した、アドレス信号（ＡＤＤ）、アドレス・ストロー
ブ信号（ＡＳ＊）、データ・ストローブ信号（ＤＳ＊）
は、メモリーボードＸとエクスパンダーボード５Ａのバ
ススレーブ手段７Ａが受ける。メモリーボードＸはこれ
に対してデータ信号（ＤＡＴＡ）と、データ・アクノリ
ッジ信号（ＤＴＡＣＫ＊）をシステムバス４Ａに返すの
で、バスラックＡにおいては、データリードの１サイク
ルが正常に終了する。一方、エクスパンダーボード５Ａ
のバススレーブ手段７Ａは、バスラックＢのエクスパン
ダーボード５Ｂのバスマスター手段６Ｂにバス使用要求
を行なわせ、エクスパンダーボード５Ｂがバス使用権を
得ると上記アドレス信号（ＡＤＤ）、アドレス・ストロ
ーブ信号（ＡＳ＊）、データ・ストローブ信号（ＤＳ
＊）を、バスラックＢのシステムバス４Ｂに流す。しか
し、バスラックＢには、メモリボードＸが存在しないの
で、バスラックＢでは、データ信号（ＤＡＴＡ）とデー
タ・アクノリッジ信号（ＤＴＡＣＫ＊）が出力されない
ままデータリードの１サイクルが終了する。これは、Ｖ
ＭＥバスの規格違反であり、バスラックＢのシステムコ
ントローラ１Ｂのバスアービタの動作を狂わせる。
【００１２】そこで、本発明は、自己のバスラックＡ
（Ｂ）のスロットに挿入したバスエクスパンダーボード
５Ａ（５Ｂ）のスレーブ手段６Ａ（６Ｂ）に割り付けら
れたアドレスを持つボードを自己のバスラックＡ（Ｂ）
のスロットに挿入接続しても、ＶＭＥバス規格に反しな
いようにするバスエクスパンダーを提供し、バスラック
の空きスロットを有効利用できるようにすることを目的
とする。
（Ｂ）のスロットに挿入したバスエクスパンダーボード
５Ａ（５Ｂ）のスレーブ手段６Ａ（６Ｂ）に割り付けら
れたアドレスを持つボードを自己のバスラックＡ（Ｂ）
のスロットに挿入接続しても、ＶＭＥバス規格に反しな
いようにするバスエクスパンダーを提供し、バスラック
の空きスロットを有効利用できるようにすることを目的
とする。
【００１３】
【課題を解決するための手段】本発明が提供するバスシ
ステムのエクスパンダーは、共通バスラインに接続され
た複数ボードのバス使用要求をシステムコントローラに
よって調停するシステムバスを備えたバスラックを双方
向に結合し、一方のシステムバスに接続されたボードと
他方のシステムバスに接続されたボード間の相互アクセ
スを可能にするため、２つのバスラックのスロットに、
夫々挿入される２つのエクスパンダーボードをアドレス
線、データ線、アクセス要求線等で接続したものであっ
て、上記エクスパンダーボードは、他方のエクスパンダ
ーボードが接続されるシステムバスのアドレスが割り付
けられ、自己のシステムバス上で、このアドレスに対す
るアクセスを受けたとき、他方のエクスパンダーボード
に上記アクセス要求線を通してアクセス要求を発するバ
ススレーブ手段と、他方のエクスパンダーボードからア
クセス要求線を通してアクセス要求を受けたとき、自己
のシステムバスに対してアクセス要求を発するバスマス
ター手段を有するバスエクスパンダーにおいて、一方の
システムバスから他方のシステムバスにアクセスすると
き、他方のエクスパンダーボードのバスマスター手段が
バス使用権を獲得したとき得られる信号によって開き、
一方のシステムバス上で発生したデータアクノリッジ信
号及びバスエラー信号を、他方のシステムバスのバスラ
インに供給するゲート回路を、２つのエクスパンダーボ
ード間に、双方向に設けたことを特徴とする。
ステムのエクスパンダーは、共通バスラインに接続され
た複数ボードのバス使用要求をシステムコントローラに
よって調停するシステムバスを備えたバスラックを双方
向に結合し、一方のシステムバスに接続されたボードと
他方のシステムバスに接続されたボード間の相互アクセ
スを可能にするため、２つのバスラックのスロットに、
夫々挿入される２つのエクスパンダーボードをアドレス
線、データ線、アクセス要求線等で接続したものであっ
て、上記エクスパンダーボードは、他方のエクスパンダ
ーボードが接続されるシステムバスのアドレスが割り付
けられ、自己のシステムバス上で、このアドレスに対す
るアクセスを受けたとき、他方のエクスパンダーボード
に上記アクセス要求線を通してアクセス要求を発するバ
ススレーブ手段と、他方のエクスパンダーボードからア
クセス要求線を通してアクセス要求を受けたとき、自己
のシステムバスに対してアクセス要求を発するバスマス
ター手段を有するバスエクスパンダーにおいて、一方の
システムバスから他方のシステムバスにアクセスすると
き、他方のエクスパンダーボードのバスマスター手段が
バス使用権を獲得したとき得られる信号によって開き、
一方のシステムバス上で発生したデータアクノリッジ信
号及びバスエラー信号を、他方のシステムバスのバスラ
インに供給するゲート回路を、２つのエクスパンダーボ
ード間に、双方向に設けたことを特徴とする。
【００１４】上記バスエクスパンダーは、アクセスを受
けるボードが、エクスパンダーボードへのアドレス割り
付けによって決められる本来の挿入位置であるバスラッ
クに挿入されず、アクセスを行うバスラックに挿入され
ていても、本来の挿入位置であるバスラック側における
１サイクルのアクセスを、アクセスを行うバスラックか
ら送られるデータアクノリッジ信号又はバスエラー信号
によって、バス規格に違反することなく、終わらせるこ
とができる。従って、ボードを挿入すべき一方のバスラ
ックに空きスロットがない場合に、他方のバスラックの
空きスロットにボードを挿入することができ、バスラッ
クの空きスロットを有効に利用できる。
けるボードが、エクスパンダーボードへのアドレス割り
付けによって決められる本来の挿入位置であるバスラッ
クに挿入されず、アクセスを行うバスラックに挿入され
ていても、本来の挿入位置であるバスラック側における
１サイクルのアクセスを、アクセスを行うバスラックか
ら送られるデータアクノリッジ信号又はバスエラー信号
によって、バス規格に違反することなく、終わらせるこ
とができる。従って、ボードを挿入すべき一方のバスラ
ックに空きスロットがない場合に、他方のバスラックの
空きスロットにボードを挿入することができ、バスラッ
クの空きスロットを有効に利用できる。
【００１５】
【発明の実施の形態】図１は、本発明のバスエクスパン
ダーの２つのエクスパンダーボード５Ａ，５Ｂの接続回
路を、改良された部分について示したものである。
ダーの２つのエクスパンダーボード５Ａ，５Ｂの接続回
路を、改良された部分について示したものである。
【００１６】この接続回路は、エクスパンダーボードの
バスマスター手段６Ａ（６Ｂ）が自己のシステムバスに
おいてバス使用権を獲得したとき出力するバス使用権検
出回路９と、一方のバスラックのシステムバスから他方
のバスラックのシステムバスに流すバス・アクノリッジ
信号を開閉制御する双方向のゲート回路１０Ａ、１０Ｂ
から構成されている。
バスマスター手段６Ａ（６Ｂ）が自己のシステムバスに
おいてバス使用権を獲得したとき出力するバス使用権検
出回路９と、一方のバスラックのシステムバスから他方
のバスラックのシステムバスに流すバス・アクノリッジ
信号を開閉制御する双方向のゲート回路１０Ａ、１０Ｂ
から構成されている。
【００１７】バス使用権検出回路９は、バスエクスパン
ダーボード５Ａ（５Ｂ）のバスマスター手段６Ａ（６
Ｂ）が自己のシステムバス４Ａ（４Ｂ）に発したバス使
用要求に対して、システムコントローラ１Ａ（１Ｂ）が
バス使用を許可したか否か判断するためのもので、通
常、２つのエクスパンダーボード５Ａ，５Ｂが、夫々独
立して持つ。図１のバス使用権検出回路９は、これらを
１つのブロックで示したものであり、バスマスター手段
６Ａ，６Ｂのいずれかが、バス使用権を獲得したときハ
イレベルを出力する。なお、このバス使用権検出回路９
は、ゲート回路１０Ａ又はゲート回路１０Ｂの開閉制御
専用のものとして、２つ独立させて設けても良い。
ダーボード５Ａ（５Ｂ）のバスマスター手段６Ａ（６
Ｂ）が自己のシステムバス４Ａ（４Ｂ）に発したバス使
用要求に対して、システムコントローラ１Ａ（１Ｂ）が
バス使用を許可したか否か判断するためのもので、通
常、２つのエクスパンダーボード５Ａ，５Ｂが、夫々独
立して持つ。図１のバス使用権検出回路９は、これらを
１つのブロックで示したものであり、バスマスター手段
６Ａ，６Ｂのいずれかが、バス使用権を獲得したときハ
イレベルを出力する。なお、このバス使用権検出回路９
は、ゲート回路１０Ａ又はゲート回路１０Ｂの開閉制御
専用のものとして、２つ独立させて設けても良い。
【００１８】ゲート回路１０Ａは、バスラックＡからバ
スラックＢにアクセスする場合に使用されるもので、一
方のバスラックＡのデータ・アクノリッジ信号（ＤＴＡ
ＣＫ＊）を、入力バッファ１１Ａで受け、３端子型ＮＡ
ＮＤゲート１２Ａを介して、出力バッファ１３Ａから他
方のバスラックＢのデータ・アクノリッジ信号線に供給
する。
スラックＢにアクセスする場合に使用されるもので、一
方のバスラックＡのデータ・アクノリッジ信号（ＤＴＡ
ＣＫ＊）を、入力バッファ１１Ａで受け、３端子型ＮＡ
ＮＤゲート１２Ａを介して、出力バッファ１３Ａから他
方のバスラックＢのデータ・アクノリッジ信号線に供給
する。
【００１９】また、ゲート回路１０Ｂは、バスラックＢ
からバスラックＡにアクセスする場合に使用されるもの
で、入力バッファ１１Ｂ，３端子型ＮＡＮＤゲート１２
Ｂ、及び出力バッファ１３Ｂを介して、バスラックＢの
データ・アクノリッジ信号（ＤＴＡＣＫ＊）をバスラッ
クＡのデータアクノリッジ信号線に供給する。
からバスラックＡにアクセスする場合に使用されるもの
で、入力バッファ１１Ｂ，３端子型ＮＡＮＤゲート１２
Ｂ、及び出力バッファ１３Ｂを介して、バスラックＢの
データ・アクノリッジ信号（ＤＴＡＣＫ＊）をバスラッ
クＡのデータアクノリッジ信号線に供給する。
【００２０】３端子型ＮＡＮＤゲート１２Ａ，１２Ｂを
用いるのは、これらのゲートの開動作を排他的に行なわ
せるためである。すなわち、各３端子型ＮＡＮＤゲート
１２Ａ（１２Ｂ）は、バス使用権検出回路９がハイレベ
ルを出力すると同時に、他方の３端子型ＮＡＮＤゲート
１２Ｂ（１２Ｂ）が開いていないという条件で開いて、
データ・アクノリッジ信号を通過させる。
用いるのは、これらのゲートの開動作を排他的に行なわ
せるためである。すなわち、各３端子型ＮＡＮＤゲート
１２Ａ（１２Ｂ）は、バス使用権検出回路９がハイレベ
ルを出力すると同時に、他方の３端子型ＮＡＮＤゲート
１２Ｂ（１２Ｂ）が開いていないという条件で開いて、
データ・アクノリッジ信号を通過させる。
【００２１】上記ゲート回路１０Ａ，１０Ｂは、データ
・アクノリッジ信号用のものであるが、バスラックＡ，
Ｂ間でバスエラー信号を双方向に流すために、このゲー
ト回路１０Ａ，１０Ｂと同じものが、独立して並列に設
けられる（図示せず）。これは、アクセス対象ボードが
挿入されたバスラック（例えばＡ）において、そのボー
ドへのアクセスに失敗してバスエラー信号で処理が行わ
れる場合において、他方のバスラック（例えばＢ）に
も、このバスエラー信号を供給してやらないと、上記Ｖ
ＭＥバス規格違反となる問題が残るからである。
・アクノリッジ信号用のものであるが、バスラックＡ，
Ｂ間でバスエラー信号を双方向に流すために、このゲー
ト回路１０Ａ，１０Ｂと同じものが、独立して並列に設
けられる（図示せず）。これは、アクセス対象ボードが
挿入されたバスラック（例えばＡ）において、そのボー
ドへのアクセスに失敗してバスエラー信号で処理が行わ
れる場合において、他方のバスラック（例えばＢ）に
も、このバスエラー信号を供給してやらないと、上記Ｖ
ＭＥバス規格違反となる問題が残るからである。
【００２２】図１の回路を採用した場合のデータアクセ
スを図２の動作波形図について説明する。図７のよう
に、バスエクスパンダーボード５Ａにより、他のバスラ
ックＢに割り当てられたアドレスを持つメモリボードＸ
を自己のバスラックＡに挿入し、バスラックＡのＣＰＵ
ボード２Ａで、このメモリーボードＸからデータリード
する場合を考える。ＣＰＵボード２Ａは、バスラックＡ
のシステムバス４Ａに、アドレス（ＡＤＤ）信号、アド
レス・ストローブ信号（ＡＳ＊）、データ・ストローブ
信号（ＤＳ＊）を発する。これに応答して、メモリーボ
ードＸは、データ信号（ＤＡＴＡ）と、データ・アクノ
リッジ信号（ＤＴＡＣＫ＊）をシステムバス４Ａに出力
し、バスラックＡでは、データリードの１サイクルが正
常に終了する。
スを図２の動作波形図について説明する。図７のよう
に、バスエクスパンダーボード５Ａにより、他のバスラ
ックＢに割り当てられたアドレスを持つメモリボードＸ
を自己のバスラックＡに挿入し、バスラックＡのＣＰＵ
ボード２Ａで、このメモリーボードＸからデータリード
する場合を考える。ＣＰＵボード２Ａは、バスラックＡ
のシステムバス４Ａに、アドレス（ＡＤＤ）信号、アド
レス・ストローブ信号（ＡＳ＊）、データ・ストローブ
信号（ＤＳ＊）を発する。これに応答して、メモリーボ
ードＸは、データ信号（ＤＡＴＡ）と、データ・アクノ
リッジ信号（ＤＴＡＣＫ＊）をシステムバス４Ａに出力
し、バスラックＡでは、データリードの１サイクルが正
常に終了する。
【００２３】一方、ＣＰＵボード２Ａが発した上記アド
レス信号（ＡＤＤ）、アドレス・ストローブ信号（ＡＳ
＊）、データ・ストローブ信号（ＤＳ＊）は、エクスパ
ンダーボード５Ｂのバスマスター手段６Ｂがバス使用権
を獲得した後に、バスラックＢのシステムバス４Ｂにも
出力される。バスラックＢには、ボードＸが存在してい
ないので、他から何等かの信号を供給してやらないと、
データ信号（ＤＡＴＡ）とデータ・アクノリッジ信号
（ＤＴＡＣＫ＊）が出力されないままデータリードの１
サイクルが終了し、ＶＭＥバスの規格違反となってしま
う。
レス信号（ＡＤＤ）、アドレス・ストローブ信号（ＡＳ
＊）、データ・ストローブ信号（ＤＳ＊）は、エクスパ
ンダーボード５Ｂのバスマスター手段６Ｂがバス使用権
を獲得した後に、バスラックＢのシステムバス４Ｂにも
出力される。バスラックＢには、ボードＸが存在してい
ないので、他から何等かの信号を供給してやらないと、
データ信号（ＤＡＴＡ）とデータ・アクノリッジ信号
（ＤＴＡＣＫ＊）が出力されないままデータリードの１
サイクルが終了し、ＶＭＥバスの規格違反となってしま
う。
【００２４】しかし、本発明では、エクスパンダーボー
ド５Ｂのバスマスター手段６Ｂがバス使用権を獲得した
とき、上記バス使用権検出回路９とゲート回路１０Ａに
より、バスラックＡにおいてメモリーボードＸが発する
データ・アクノリッジ信号（ＤＴＡＣＫ＊）が、バスラ
ックＢのバス・アクノリッジ信号線に供給される。した
がって、ＶＭＥバスの規格を満たす形で、１アクセスサ
イクルを終了することができる。
ド５Ｂのバスマスター手段６Ｂがバス使用権を獲得した
とき、上記バス使用権検出回路９とゲート回路１０Ａに
より、バスラックＡにおいてメモリーボードＸが発する
データ・アクノリッジ信号（ＤＴＡＣＫ＊）が、バスラ
ックＢのバス・アクノリッジ信号線に供給される。した
がって、ＶＭＥバスの規格を満たす形で、１アクセスサ
イクルを終了することができる。
【００２５】なお、バスラックＡにおいて、メモリボー
ドＸのデータリードに失敗した場合は、そのバスエラー
信号が、バスラックＢのバスエラー信号線に供給される
ことにより、ＶＭＥバスの規格が満たされる。
ドＸのデータリードに失敗した場合は、そのバスエラー
信号が、バスラックＢのバスエラー信号線に供給される
ことにより、ＶＭＥバスの規格が満たされる。
【００２６】また、図６に示すように、中継用のバスラ
ックＥを使用した場合には、この中継用バスラックＥを
通してデータ・アクノリッジ信号及びバスエラー信号が
供給されることになる。
ックＥを使用した場合には、この中継用バスラックＥを
通してデータ・アクノリッジ信号及びバスエラー信号が
供給されることになる。
【００２７】このように、各バスラックの空きスロット
をアドレスの制限なく使用できることは、特に、アドレ
ス空間が狭いショートＩ／Ｏ空間（ＦＦＦＦ００００〜
ＦＦＦＦＦＦＦＦ）を使用するインターフェースボード
を、多数利用しなければならない場合に、バスラックの
増設数を最少にできるという点で、利用価値が高いもの
である。
をアドレスの制限なく使用できることは、特に、アドレ
ス空間が狭いショートＩ／Ｏ空間（ＦＦＦＦ００００〜
ＦＦＦＦＦＦＦＦ）を使用するインターフェースボード
を、多数利用しなければならない場合に、バスラックの
増設数を最少にできるという点で、利用価値が高いもの
である。
【００２８】
【発明の効果】本発明によれば、バスエクスパンダーに
よって複数のバスラックを結合してコンピュータシステ
ムを構築する場合において、バスエクスパンダーのアド
レス割り付けに制限されないで、各バスラックの空きス
ロットにボードを挿入できる。したがって、バスラック
数を必要最小限にできると共に、ボード数を増加する必
要が生じたとき、バスラックを増設しないで済む場合が
多くなり、省スペース及びコストダウンが図れる。
よって複数のバスラックを結合してコンピュータシステ
ムを構築する場合において、バスエクスパンダーのアド
レス割り付けに制限されないで、各バスラックの空きス
ロットにボードを挿入できる。したがって、バスラック
数を必要最小限にできると共に、ボード数を増加する必
要が生じたとき、バスラックを増設しないで済む場合が
多くなり、省スペース及びコストダウンが図れる。
【図１】 本発明によって改良したエクスパンダーボー
ドの接続回路図
ドの接続回路図
【図２】 図１の接続回路を用いると、他のバスラック
Ｂに割り当てたアドレスを持つボードＸを自己のバスラ
ックＡに挿入しても、他のバスラックＢにおいてＶＭＥ
規格違反にならないことを説明する各バスラックＡ，Ｂ
におけるアクセス信号波形図
Ｂに割り当てたアドレスを持つボードＸを自己のバスラ
ックＡに挿入しても、他のバスラックＢにおいてＶＭＥ
規格違反にならないことを説明する各バスラックＡ，Ｂ
におけるアクセス信号波形図
【図３】 バスエクスパンダーによって結合されたバス
ラックＡ，Ｂを示す図
ラックＡ，Ｂを示す図
【図４】 図３の接続における各バスラックＡ，Ｂにお
けるアクセス信号波形図
けるアクセス信号波形図
【図５】 複数のバスラックをバスエクスパンダーによ
って相互に結合した状態を示す図
って相互に結合した状態を示す図
【図６】 バスエクスパンダーの使用数を少なくするた
めに、中継用のバスラックを用いて、複数のバスラック
を結合した状態を示す図
めに、中継用のバスラックを用いて、複数のバスラック
を結合した状態を示す図
【図７】 他のバスラックＢに割り当てたアドレスを持
つメモリボードＸを自己のバスラックＡに挿入接続した
状態を示す接続図
つメモリボードＸを自己のバスラックＡに挿入接続した
状態を示す接続図
【図８】 図７の接続において、従来のバスエクスパン
ダーを用いると、他のバスラックＢにおいて、ＶＭＥバ
スの規格違反となることを説明する各バスラックＡ，Ｂ
におけるアクセス信号波形図
ダーを用いると、他のバスラックＢにおいて、ＶＭＥバ
スの規格違反となることを説明する各バスラックＡ，Ｂ
におけるアクセス信号波形図
Ａ バスラック Ｂ バスラック １Ａ，１Ｂ システムコントローラ ２Ａ，２Ｂ ＣＰＵボード ３Ａ，３Ｂ メモリーボード ４Ａ，４Ｂ システムバス ５Ａ，５Ｂ エクスパンダーボード ６Ａ，６Ｂ エクスパンダーボードのバスマスター手段 ７Ａ，７Ｂ エクスパンダーボードのバススレーブ手段 ８Ａ，８Ｂ エクスパンダーボードの接続線 ９ バス使用権検出回路 １０Ａ，１０Ｂ ゲート回路
Claims (1)
- 【請求項１】 共通バスラインに接続された複数ボード
のバス使用要求をシステムコントローラによって調停す
るシステムバスを備えたバスラックを双方向に結合し、
一方のシステムバスに接続されたボードと他方のシステ
ムバスに接続されたボード間の相互アクセスを可能にす
るため、２つのバスラックのスロットに、夫々挿入され
る２つのエクスパンダーボードをアドレス線、データ
線、アクセス要求線等で接続したものであって、 上記エクスパンダーボードは、他方のエクスパンダーボ
ードが接続されるシステムバスのアドレスが割り付けら
れ、自己のシステムバス上で、このアドレスに対するア
クセスを受けたとき、他方のエクスパンダーボードに上
記アクセス要求線を通してアクセス要求を発するバスス
レーブ手段と、他方のエクスパンダーボードからアクセ
ス要求線を通してアクセス要求を受けたとき、自己のシ
ステムバスに対してアクセス要求を発するバスマスター
手段を有するバスエクスパンダーにおいて、 一方のシステムバスから他方のシステムバスにアクセス
するとき、他方のエクスパンダーボードのバスマスター
手段がバス使用権を獲得したとき得られる信号によって
開き、一方のシステムバス上で発生したデータアクノリ
ッジ信号及びバスエラー信号を、他方のシステムバスの
バスラインに供給するゲート回路を、２つのエクスパン
ダーボード間に、双方向に設けたことを特徴とするシス
テムバスのエクスパンダー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042193A JPH11242649A (ja) | 1998-02-24 | 1998-02-24 | システムバスのエクスパンダー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042193A JPH11242649A (ja) | 1998-02-24 | 1998-02-24 | システムバスのエクスパンダー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11242649A true JPH11242649A (ja) | 1999-09-07 |
Family
ID=12629181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10042193A Withdrawn JPH11242649A (ja) | 1998-02-24 | 1998-02-24 | システムバスのエクスパンダー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11242649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006195975A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Ltd | 複数の種類のストレージ装置を管理するための装置と方法 |
-
1998
- 1998-02-24 JP JP10042193A patent/JPH11242649A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006195975A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Ltd | 複数の種類のストレージ装置を管理するための装置と方法 |
| US8046536B2 (en) | 2005-01-13 | 2011-10-25 | Hitachi, Ltd. | Apparatus and method for managing a plurality of kinds of storage devices |
| US8190818B2 (en) | 2005-01-13 | 2012-05-29 | Hitachi, Ltd. | Apparatus and method for managing a plurality of kinds of storage devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07504774A (ja) | リアルタイム処理システム | |
| PL180029B1 (pl) | System komputerowy z ukladem mostkowym pomiedzy dwiema szynami PL PL PL | |
| US4611275A (en) | Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers | |
| US4612542A (en) | Apparatus for arbitrating between a plurality of requestor elements | |
| US5249297A (en) | Methods and apparatus for carrying out transactions in a computer system | |
| US6141736A (en) | Arrangement with master and slave units | |
| US5150466A (en) | Flexible distributed bus priority network | |
| US5983025A (en) | Computer system buffers for providing concurrency and avoid deadlock conditions between CPU accesses, local bus accesses, and memory accesses | |
| US5761451A (en) | Configuration with several active and passive bus users | |
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| JPH11242649A (ja) | システムバスのエクスパンダー | |
| JP2992284B1 (ja) | 信号処理装置 | |
| CN114780479B (zh) | 原子操作控制电路、系统和电子设备 | |
| KR100441996B1 (ko) | 직접 메모리 액세스 제어기 및 제어 방법 | |
| US7433989B2 (en) | Arbitration method of a bus bridge | |
| US7519849B2 (en) | Technique for providing service processor access to control and status registers of a module | |
| JPH11328105A (ja) | システムバスのバスエクスパンダー | |
| JPS6015763A (ja) | インタ−フエ−ス制御装置 | |
| JPS63175964A (ja) | 共有メモリ | |
| TW475118B (en) | Bus system for information processing device | |
| JP2006293536A (ja) | バスシステム | |
| KR100210404B1 (ko) | 공유 메모리 억세스 제어장치 | |
| JPH02178753A (ja) | システムバスのエクステンダ | |
| KR20070050214A (ko) | 버스 시스템에서 마스터들의 중재를 위한 시스템 및 방법 | |
| JP2860733B2 (ja) | バス接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |