JPH11243188A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11243188A JPH11243188A JP34705298A JP34705298A JPH11243188A JP H11243188 A JPH11243188 A JP H11243188A JP 34705298 A JP34705298 A JP 34705298A JP 34705298 A JP34705298 A JP 34705298A JP H11243188 A JPH11243188 A JP H11243188A
- Authority
- JP
- Japan
- Prior art keywords
- crystal grain
- electrode
- grain size
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 238000000137 annealing Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 特性の良好な半導体装置を提供する。
【構成】 多結晶膜からなる電極を備えた半導体装置に
おいて、前記電極が結晶粒径の小さい部分と結晶粒径の
大きい部分とを備え、且つ前記結晶粒径の大きい部分
が、結晶粒径が０．３μｍ以上の部分を有している。
おいて、前記電極が結晶粒径の小さい部分と結晶粒径の
大きい部分とを備え、且つ前記結晶粒径の大きい部分
が、結晶粒径が０．３μｍ以上の部分を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、多結晶膜からなる
電極を備えた半導体装置に関する。
電極を備えた半導体装置に関する。
【０００２】
【従来の技術】例えば半導体メモリに用いられるＭＯＳ
トランジスタにあっては、電極として多結晶膜である多
結晶シリコンが、しばしば用いられる。斯かるＭＯＳト
ランジスタの典型的構造を図３に示し、これを、その製
造過程と共に説明するに、先ず、シリコン基板（１）上
全面に、熱酸化膜及び多結晶シリコン膜を順次堆積した
後、パターニングによりゲート酸化膜（２）及びゲート
電極（３）の重畳体を残す。この後、イオン注入法によ
る不純物拡散を行うと、ゲート電極（３）に不純物が添
加されると共に、ゲート電極（３）がマスクとなって、
ドレイン（４）及びソース（５）が自己整合的に形成さ
れる。
トランジスタにあっては、電極として多結晶膜である多
結晶シリコンが、しばしば用いられる。斯かるＭＯＳト
ランジスタの典型的構造を図３に示し、これを、その製
造過程と共に説明するに、先ず、シリコン基板（１）上
全面に、熱酸化膜及び多結晶シリコン膜を順次堆積した
後、パターニングによりゲート酸化膜（２）及びゲート
電極（３）の重畳体を残す。この後、イオン注入法によ
る不純物拡散を行うと、ゲート電極（３）に不純物が添
加されると共に、ゲート電極（３）がマスクとなって、
ドレイン（４）及びソース（５）が自己整合的に形成さ
れる。
【０００３】上記構造における問題点は、ゲート電極へ
のイオン注入時に、チャネリング効果により注入イオン
がゲート電極（３）下の基板（１）に侵入し、トランジ
スタ特性を低下させる危険性のあるところである。
のイオン注入時に、チャネリング効果により注入イオン
がゲート電極（３）下の基板（１）に侵入し、トランジ
スタ特性を低下させる危険性のあるところである。
【０００４】そこで、特開昭６３−４８８６５号公報に
記載の如く、ゲート電極を構成する多結晶シリコンの結
晶粒径を小さくすることにより、注入イオンの基板への
侵入を阻止する構成が提案された。斯かる構造は、注入
イオンの阻止において効果を有する反面、ゲート電極の
抵抗率を高くする傾向をもつ。なぜなら、多結晶シリコ
ンの抵抗率は、その結晶粒径が小さくなるに従い大きく
なるからである。
記載の如く、ゲート電極を構成する多結晶シリコンの結
晶粒径を小さくすることにより、注入イオンの基板への
侵入を阻止する構成が提案された。斯かる構造は、注入
イオンの阻止において効果を有する反面、ゲート電極の
抵抗率を高くする傾向をもつ。なぜなら、多結晶シリコ
ンの抵抗率は、その結晶粒径が小さくなるに従い大きく
なるからである。
【０００５】
【発明が解決しようとする課題】従って、本発明は、多
結晶膜からなる電極にイオン注入する際に、注入イオン
が基板へ侵入するのを阻止し、かつ前記電極の抵抗率の
増大を抑制し得る構造を提供しようとするものである。
結晶膜からなる電極にイオン注入する際に、注入イオン
が基板へ侵入するのを阻止し、かつ前記電極の抵抗率の
増大を抑制し得る構造を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明は、多結晶膜から
なる電極を備えた半導体装置において、前記電極が結晶
粒径の小さい部分と結晶粒径の大きい部分とを備え、且
つ前記結晶粒径の大きい部分が、結晶粒径が０．３μｍ
以上の部分を有することを特徴とし、また前記結晶粒径
の小さい部分が、結晶粒径が０．１μｍ以下の部分を有
することを特徴とする。
なる電極を備えた半導体装置において、前記電極が結晶
粒径の小さい部分と結晶粒径の大きい部分とを備え、且
つ前記結晶粒径の大きい部分が、結晶粒径が０．３μｍ
以上の部分を有することを特徴とし、また前記結晶粒径
の小さい部分が、結晶粒径が０．１μｍ以下の部分を有
することを特徴とする。
【０００７】また、前記結晶粒径の大きい部分が、前記
電極の表面側に設けられていることを特徴とし、前記結
晶粒径の小さい部分が、前記電極の裏面側に設けられて
いることを特徴とする。
電極の表面側に設けられていることを特徴とし、前記結
晶粒径の小さい部分が、前記電極の裏面側に設けられて
いることを特徴とする。
【０００８】さらには、前記電極が、シリコンの多結晶
膜からなることを特徴とする。
膜からなることを特徴とする。
【０００９】加えて、前記電極をマスクとしたイオン注
入法により自己整合的に形成された不純物拡散領域を備
えることを特徴とする。
入法により自己整合的に形成された不純物拡散領域を備
えることを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図１
を参照して説明する。
を参照して説明する。
【００１１】基板となるシリコン半導体層（１０）上
に、熱酸化法により、酸化膜（１１）を３００Å形成す
る。続いてこの上に多結晶シリコン膜（１２）をＳｉＨ
4の熱分解により減圧ＣＶＤ法にて３０００Å堆積させ
る（図１Ａ）。堆積温度は６２０℃から５６０℃まで漸
次下降せしめ、圧力０．５Ｔｏｒｒ、ＳｉＨ4流量１２
０ｃｃ／ｍｉｎとする。堆積温度がおよそ５７５℃を境
にして低温側では堆積されたシリコンはアモルファス状
態であり、高温側では多結晶化している。図１Ａにおい
て、番号（１２ａ）はアモルファス部分を、又番号（１
２ｂ）は多結晶部分をそれぞれ示している。同図に示す
如く、アモルファス部分（１２ａ）及び多結晶部分（１
２ｂ）は、いずれも膜面と平行に層状に形成されてい
る。
に、熱酸化法により、酸化膜（１１）を３００Å形成す
る。続いてこの上に多結晶シリコン膜（１２）をＳｉＨ
4の熱分解により減圧ＣＶＤ法にて３０００Å堆積させ
る（図１Ａ）。堆積温度は６２０℃から５６０℃まで漸
次下降せしめ、圧力０．５Ｔｏｒｒ、ＳｉＨ4流量１２
０ｃｃ／ｍｉｎとする。堆積温度がおよそ５７５℃を境
にして低温側では堆積されたシリコンはアモルファス状
態であり、高温側では多結晶化している。図１Ａにおい
て、番号（１２ａ）はアモルファス部分を、又番号（１
２ｂ）は多結晶部分をそれぞれ示している。同図に示す
如く、アモルファス部分（１２ａ）及び多結晶部分（１
２ｂ）は、いずれも膜面と平行に層状に形成されてい
る。
【００１２】次いで、６００℃、１０時間のアニールが
行われる。このアニールの結果、図１Ａにおけるアモル
ファス部分（１２ａ）は多結晶化し、同図Ｂに示す如
く、多結晶化部分（１２ｃ）となる。アニール後の結晶
粒径は、前記ＣＶＤ法堆積時の堆積温度に依存したもの
となり、斯かる依存特性が図２に示されている。同図か
ら判る様に、堆積温度が低いほど、結晶粒径が大きくな
る。従って、今の場合、当初アモルファス状態であった
表面側のアモルファス部分（１２ａ）の方が、裏面側
（即ち半導体層１０側）の多結晶部分（１２ｂ）よりも
結晶粒径が大きくなる。この結果、アニール後において
は、結晶粒径の小さい多結晶膜からなる部分（１２ｂ）
と結晶粒径の大きい多結晶膜からなる多結晶化部分（１
２ｃ）とを備えた多結晶シリコン膜（１２）が得られ
る。
行われる。このアニールの結果、図１Ａにおけるアモル
ファス部分（１２ａ）は多結晶化し、同図Ｂに示す如
く、多結晶化部分（１２ｃ）となる。アニール後の結晶
粒径は、前記ＣＶＤ法堆積時の堆積温度に依存したもの
となり、斯かる依存特性が図２に示されている。同図か
ら判る様に、堆積温度が低いほど、結晶粒径が大きくな
る。従って、今の場合、当初アモルファス状態であった
表面側のアモルファス部分（１２ａ）の方が、裏面側
（即ち半導体層１０側）の多結晶部分（１２ｂ）よりも
結晶粒径が大きくなる。この結果、アニール後において
は、結晶粒径の小さい多結晶膜からなる部分（１２ｂ）
と結晶粒径の大きい多結晶膜からなる多結晶化部分（１
２ｃ）とを備えた多結晶シリコン膜（１２）が得られ
る。
【００１３】このとき、上述した通りアモルファス部分
（１２ａ）堆積時の堆積温度が５７５℃〜５６０℃の範
囲であることから、上記多結晶化部分（１２ｃ）は結晶
粒径が０．３μｍ以上の部分を有することとなる。ま
た、多結晶部分（１２ｂ）の堆積温度が５７５℃〜６２
０℃の範囲であることから、アニール後の結晶粒径の小
さい多結晶膜からなる部分（１２ｂ）は、結晶粒径が
０．１μｍ以下の部分を有することとなる。
（１２ａ）堆積時の堆積温度が５７５℃〜５６０℃の範
囲であることから、上記多結晶化部分（１２ｃ）は結晶
粒径が０．３μｍ以上の部分を有することとなる。ま
た、多結晶部分（１２ｂ）の堆積温度が５７５℃〜６２
０℃の範囲であることから、アニール後の結晶粒径の小
さい多結晶膜からなる部分（１２ｂ）は、結晶粒径が
０．１μｍ以下の部分を有することとなる。
【００１４】そして、膜厚方向において裏面側から表面
側に向けて粒径が順次大となる結晶粒径の分布を有する
ように、結晶粒径の大きい部分（１２ｃ）が表面側に配
され、結晶粒径の小さい部分（１２ｂ）が裏面側に配さ
れた多結晶シリコン膜（１２）が得られる。
側に向けて粒径が順次大となる結晶粒径の分布を有する
ように、結晶粒径の大きい部分（１２ｃ）が表面側に配
され、結晶粒径の小さい部分（１２ｂ）が裏面側に配さ
れた多結晶シリコン膜（１２）が得られる。
【００１５】その後、パターニングによりゲート酸化膜
（１３）及びゲート電極（１４）の重畳体を残す。この
パターニングのためには、多結晶シリコン膜（１２）に
対してはＳＦ6を主体としたガスを、又酸化膜（１１）
に対してはＣＨＦ3を主体としたガスを、夫々用いたＲ
ＩＥ（反応性イオンエッチング）法が採用される。
（１３）及びゲート電極（１４）の重畳体を残す。この
パターニングのためには、多結晶シリコン膜（１２）に
対してはＳＦ6を主体としたガスを、又酸化膜（１１）
に対してはＣＨＦ3を主体としたガスを、夫々用いたＲ
ＩＥ（反応性イオンエッチング）法が採用される。
【００１６】最後に、イオン注入法による不純物拡散を
行うと、ゲート電極（１４）に不純物が添加されると共
に、ゲート電極（１４）がマスクとなってシリコン半導
体（１０）中にドレイン（１５）及びソース（１６）の
不純物拡散領域が自己整合的に形成される。注入イオン
としてはリン等が最適である。
行うと、ゲート電極（１４）に不純物が添加されると共
に、ゲート電極（１４）がマスクとなってシリコン半導
体（１０）中にドレイン（１５）及びソース（１６）の
不純物拡散領域が自己整合的に形成される。注入イオン
としてはリン等が最適である。
【００１７】この様にして得られた装置の構造にあって
は、多結晶膜からなるゲート電極（１４）が、結晶粒径
が０．３μｍ以上の部分を有する結晶粒径の大きい部分
を備えているので、ゲート電極の抵抗率は大きくならな
い。
は、多結晶膜からなるゲート電極（１４）が、結晶粒径
が０．３μｍ以上の部分を有する結晶粒径の大きい部分
を備えているので、ゲート電極の抵抗率は大きくならな
い。
【００１８】加えて本発明にあっては、ゲート電極（１
４）が、結晶粒径が０．１μｍ以下の部分を有する結晶
粒径の小さい部分を備えているために、ゲート電極（１
４）へのイオン注入時に、注入イオンが半導体基板（１
０）内に侵入することが阻止される。
４）が、結晶粒径が０．１μｍ以下の部分を有する結晶
粒径の小さい部分を備えているために、ゲート電極（１
４）へのイオン注入時に、注入イオンが半導体基板（１
０）内に侵入することが阻止される。
【００１９】さらには、上記結晶粒径の大きい部分がゲ
ート電極（１４）の表面側に配され、結晶粒径の小さい
部分が電極（１４）の裏面側に配されることで、その効
果が一層顕著なものとなる。
ート電極（１４）の表面側に配され、結晶粒径の小さい
部分が電極（１４）の裏面側に配されることで、その効
果が一層顕著なものとなる。
【００２０】上記実施例では、ゲート電極（１４）を構
成する多結晶膜の結晶粒径は、ゲート電極（１４）の裏
面側から表面側に向かって漸増するものであったが、段
階的に変化されても良い。その場合、多結晶シリコン膜
（１２）の堆積温度を当初高い値に固定して堆積を行
い、適当な膜厚になった時点で、反応ガス供給を停止す
ると共に堆積温度を下げ、この温度が所定の値に達した
時点で、堆積温度を維持し、かつ反応ガス供給を再開す
ることとなる。
成する多結晶膜の結晶粒径は、ゲート電極（１４）の裏
面側から表面側に向かって漸増するものであったが、段
階的に変化されても良い。その場合、多結晶シリコン膜
（１２）の堆積温度を当初高い値に固定して堆積を行
い、適当な膜厚になった時点で、反応ガス供給を停止す
ると共に堆積温度を下げ、この温度が所定の値に達した
時点で、堆積温度を維持し、かつ反応ガス供給を再開す
ることとなる。
【００２１】又、電極材料として、多結晶シリコンの
他、他の結晶材料をも使用し得る。
他、他の結晶材料をも使用し得る。
【００２２】
【発明の効果】以上説明した如く、本発明によれば、多
結晶膜からなる電極を備えた半導体装置において前記電
極が結晶粒径の小さい部分と結晶粒径の大きい部分とを
備え、且つ前記結晶粒径の大きい部分が、結晶粒径が
０．３μｍ以上の部分を有している。従って、前記電極
へのイオン注入時に、注入イオンが電極下の半導体層内
へ侵入することを阻止することができると共に、電極の
抵抗が増大することを抑制でき、半導体装置の特性が良
好なものとなる。
結晶膜からなる電極を備えた半導体装置において前記電
極が結晶粒径の小さい部分と結晶粒径の大きい部分とを
備え、且つ前記結晶粒径の大きい部分が、結晶粒径が
０．３μｍ以上の部分を有している。従って、前記電極
へのイオン注入時に、注入イオンが電極下の半導体層内
へ侵入することを阻止することができると共に、電極の
抵抗が増大することを抑制でき、半導体装置の特性が良
好なものとなる。
【図１】本発明に係る半導体装置の製造工程を説明する
ための工程別断面図である。
ための工程別断面図である。
【図２】堆積温度と結晶粒径との関係を示す曲線図であ
る。
る。
【図３】従来装置の断面図である。
１０…半導体基板、１１…酸化膜、１２…多結晶膜、１
３…ゲート酸化膜、１４…ゲート電極
３…ゲート酸化膜、１４…ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋月 誠 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 青江 弘行 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (6)
- 【請求項１】 多結晶膜からなる電極を備えた半導体装
置において、 前記電極が結晶粒径の小さい部分と結晶粒径の大きい部
分とを備え、且つ前記結晶粒径の大きい部分が、結晶粒
径が０．３μｍ以上の部分を有することを特徴とする半
導体装置。 - 【請求項２】 前記結晶粒径の小さい部分が、結晶粒径
が０．１μｍ以下の部分を有することを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記結晶粒径の大きい部分が、前記電極
の表面側に配されたことを特徴とする請求項１又は２記
載の半導体装置。 - 【請求項４】 前記結晶粒径の小さい部分が、前記電極
の裏面側に配されたことを特徴とする請求項１乃至３の
いずれかに記載の半導体装置。 - 【請求項５】 前記電極が、シリコンの多結晶膜からな
ることを特徴とする請求項１乃至４のいずれかに記載の
半導体装置。 - 【請求項６】 前記電極をマスクとしたイオン注入法に
より自己整合的に形成された不純物拡散領域を備えるこ
とを特徴とする請求項１乃至５のいずれかに記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10347052A JP3054614B2 (ja) | 1998-12-07 | 1998-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10347052A JP3054614B2 (ja) | 1998-12-07 | 1998-12-07 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138612A Division JP2944103B2 (ja) | 1989-05-31 | 1989-05-31 | Ｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11243188A true JPH11243188A (ja) | 1999-09-07 |
| JP3054614B2 JP3054614B2 (ja) | 2000-06-19 |
Family
ID=18387603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10347052A Expired - Lifetime JP3054614B2 (ja) | 1998-12-07 | 1998-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3054614B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232774B2 (en) | 2004-01-20 | 2007-06-19 | International Business Machines Corporation | Polycrystalline silicon layer with nano-grain structure and method of manufacture |
| CN105845575A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN112951767A (zh) * | 2019-11-26 | 2021-06-11 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
-
1998
- 1998-12-07 JP JP10347052A patent/JP3054614B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232774B2 (en) | 2004-01-20 | 2007-06-19 | International Business Machines Corporation | Polycrystalline silicon layer with nano-grain structure and method of manufacture |
| CN105845575A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN112951767A (zh) * | 2019-11-26 | 2021-06-11 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN112951767B (zh) * | 2019-11-26 | 2025-09-23 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3054614B2 (ja) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594140B2 (ja) | 半導体装置の製造方法 | |
| US6458636B1 (en) | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor | |
| JP3414662B2 (ja) | Ｓｒａｍセル及びその製造方法 | |
| JPS60189971A (ja) | 半導体装置の製造方法 | |
| US5817547A (en) | Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode | |
| JP2875380B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04326766A (ja) | 半導体装置及びその製造方法 | |
| JP3054614B2 (ja) | 半導体装置 | |
| JP2633541B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH11238872A (ja) | 半導体装置 | |
| KR19990075412A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2983963B2 (ja) | 半導体装置 | |
| JP2882844B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2951319B2 (ja) | 半導体装置の製造方法 | |
| JP2773146B2 (ja) | 半導体装置の製造方法 | |
| JP5034332B2 (ja) | 半導体装置の製造方法 | |
| JP2904341B2 (ja) | 半導体装置およびその製造方法 | |
| KR100342867B1 (ko) | 반도체 장치의 코발트 실리사이드막을 갖는 게이트전극 형성방법 | |
| JP2001024185A (ja) | 半導体装置およびその製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JPH06163580A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP3071258B2 (ja) | キャパシタの製造方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| JP3361310B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100407 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100407 |