JPH11243323A - 増幅回路の制御回路 - Google Patents
増幅回路の制御回路Info
- Publication number
- JPH11243323A JPH11243323A JP4474098A JP4474098A JPH11243323A JP H11243323 A JPH11243323 A JP H11243323A JP 4474098 A JP4474098 A JP 4474098A JP 4474098 A JP4474098 A JP 4474098A JP H11243323 A JPH11243323 A JP H11243323A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- amplifier
- amplifier circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 入力信号のアタック時におけるダイナミック
レンジを確保する。 【解決手段】 増幅回路１０の出力の信号レベルを検波
回路１２で検出し、この検波出力と基準電源からの基準
電圧ＶREFとを第１比較回路１６で比較する。オフセッ
ト回路２２により検波出力を下方にシフトし、これと基
準電圧ＶREFを第２比較回路２４で比較する。そして、
第１比較回路１６の比較結果により、検波出力が第１の
しきい値に達した場合に定電流回路２０を切り替え増幅
回路１０の動作電流を増加させる。検波出力がさらに大
きくなり第２のしきい値を超えたときには、ＡＬＣを動
作させ、入力信号を減衰させる。
レンジを確保する。 【解決手段】 増幅回路１０の出力の信号レベルを検波
回路１２で検出し、この検波出力と基準電源からの基準
電圧ＶREFとを第１比較回路１６で比較する。オフセッ
ト回路２２により検波出力を下方にシフトし、これと基
準電圧ＶREFを第２比較回路２４で比較する。そして、
第１比較回路１６の比較結果により、検波出力が第１の
しきい値に達した場合に定電流回路２０を切り替え増幅
回路１０の動作電流を増加させる。検波出力がさらに大
きくなり第２のしきい値を超えたときには、ＡＬＣを動
作させ、入力信号を減衰させる。
Description
【０００１】
【発明の属する技術分野】本発明は、オートレベルコン
トロール（ＡＬＣ）及び無音時のノイズ除去を行う増幅
回路の制御回路に関する。
トロール（ＡＬＣ）及び無音時のノイズ除去を行う増幅
回路の制御回路に関する。
【０００２】
【従来の技術】従来より、オーディオ機器などの増幅回
路においては、入力信号のレベルに応じた適切な増幅処
理を行うために、入力信号レベルが高い時に入力信号を
減衰させるＡＬＣを有している。
路においては、入力信号のレベルに応じた適切な増幅処
理を行うために、入力信号レベルが高い時に入力信号を
減衰させるＡＬＣを有している。
【０００３】一方、入力信号がほぼ０の無音時において
は、増幅処理を行うと、その出力にノイズが現れてしま
う。そこで、入力信号のレベルが低いときには増幅回路
の動作電流を少なくし、入力信号のレベルが高い時には
増幅回路の動作電流を大きくし増幅回路のダイナミック
レンジを確保するというノイズ対策を行っている。
は、増幅処理を行うと、その出力にノイズが現れてしま
う。そこで、入力信号のレベルが低いときには増幅回路
の動作電流を少なくし、入力信号のレベルが高い時には
増幅回路の動作電流を大きくし増幅回路のダイナミック
レンジを確保するというノイズ対策を行っている。
【０００４】そして、ＡＬＣ及び無音時のノイズ対策
は、共に増幅回路の出力信号レベルに応じて行われるた
め、１つのしきい値を利用し、増幅回路の出力がしきい
値以上の場合にＡＬＣを動作させると共に、増幅回路の
動作電流を増大させるようにしていた。
は、共に増幅回路の出力信号レベルに応じて行われるた
め、１つのしきい値を利用し、増幅回路の出力がしきい
値以上の場合にＡＬＣを動作させると共に、増幅回路の
動作電流を増大させるようにしていた。
【０００５】
【発明が解決しようとする課題】しかし、上述のような
制御において、入力信号のレベルが急激に上昇するアタ
ック時には、増幅回路のダイナミックレンジが不足する
という問題点があった。
制御において、入力信号のレベルが急激に上昇するアタ
ック時には、増幅回路のダイナミックレンジが不足する
という問題点があった。
【０００６】本発明は、上記課題に鑑みなされたもので
あり、アタック時におけるダイナミックレンジの不足を
解消できる増幅回路の制御回路を提供することを目的と
する。
あり、アタック時におけるダイナミックレンジの不足を
解消できる増幅回路の制御回路を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明は、入力信号を増
幅して出力する増幅回路における動作を制御する増幅回
路の制御回路であって、増幅回路の出力信号のレベルを
第１のしきい値と比較する第１比較回路と、増幅回路の
出力信号のレベルを第２のしきい値と比較する第２比較
回路と、第１比較回路の比較結果に応じて、増幅回路の
出力レベルが第１のしきい値より大きい場合に増幅回路
の動作電流量を増大させる電流制御手段と、第２比較回
路の比較結果に応じて、増幅回路の出力レベルが第２の
しきい値より大きい場合に、入力信号のレベルを減衰さ
せるレベル制御手段と、を有し、第１のしきい値を第２
のしきい値より小さな値とすることを特徴とする。
幅して出力する増幅回路における動作を制御する増幅回
路の制御回路であって、増幅回路の出力信号のレベルを
第１のしきい値と比較する第１比較回路と、増幅回路の
出力信号のレベルを第２のしきい値と比較する第２比較
回路と、第１比較回路の比較結果に応じて、増幅回路の
出力レベルが第１のしきい値より大きい場合に増幅回路
の動作電流量を増大させる電流制御手段と、第２比較回
路の比較結果に応じて、増幅回路の出力レベルが第２の
しきい値より大きい場合に、入力信号のレベルを減衰さ
せるレベル制御手段と、を有し、第１のしきい値を第２
のしきい値より小さな値とすることを特徴とする。
【０００８】このように、第１のしきい値を第２のしき
い値より小さな値とすることで、入力信号のレベルが比
較的低い状態でも増幅回路の動作電流を増大することが
できる。従って、入力信号のアタック時においても十分
なダイナミックレンジを保持することができる。また、
無音時におけるノイズ発生の防止及び入力信号のレベル
が大きいときのＡＬＣはそのまま行える。
い値より小さな値とすることで、入力信号のレベルが比
較的低い状態でも増幅回路の動作電流を増大することが
できる。従って、入力信号のアタック時においても十分
なダイナミックレンジを保持することができる。また、
無音時におけるノイズ発生の防止及び入力信号のレベル
が大きいときのＡＬＣはそのまま行える。
【０００９】また、本発明は、増幅回路の出力信号レベ
ルをシフトさせるオフセット回路を設け、オフセットす
る前後の信号を第１及び第２比較回路にそれぞれ供給す
ることで、第１及び第２比較回路において同一の基準値
との比較を行って、第１のしきい値と第２のしきい値と
の比較を行うことを特徴とする。オフセットは、比較的
簡単な回路により構成することができ、１つの基準電圧
を用いて、効率的な比較が行える。
ルをシフトさせるオフセット回路を設け、オフセットす
る前後の信号を第１及び第２比較回路にそれぞれ供給す
ることで、第１及び第２比較回路において同一の基準値
との比較を行って、第１のしきい値と第２のしきい値と
の比較を行うことを特徴とする。オフセットは、比較的
簡単な回路により構成することができ、１つの基準電圧
を用いて、効率的な比較が行える。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。
実施形態という）について、図面に基づいて説明する。
【００１１】図１は、実施形態の全体構成を示すブロッ
ク図であり、入力信号は増幅回路１０に入力され、ここ
で所定の増幅処理を受ける。この増幅回路１０は例えば
一対のトランジスタを利用した差動増幅回路である。増
幅回路１０の出力は、出力信号として出力されると共
に、検波回路１２に供給される。この検波回路１２は、
増幅回路１０の信号レベルを検波する。
ク図であり、入力信号は増幅回路１０に入力され、ここ
で所定の増幅処理を受ける。この増幅回路１０は例えば
一対のトランジスタを利用した差動増幅回路である。増
幅回路１０の出力は、出力信号として出力されると共
に、検波回路１２に供給される。この検波回路１２は、
増幅回路１０の信号レベルを検波する。
【００１２】検波回路１２からの検波出力は、アンプ
（バッファアンプ）１４を介し第１比較回路１６に入力
される。この第１比較回路１６は、入力される検波出力
と、基準電源１８からの基準電圧ＶREFとを比較する。
第１比較回路１６は、比較結果に応じて、電流制御信号
を出力する。この電流制御信号は、増幅回路の動作電流
を発生する定電流回路２０に供給されている。そして、
第１比較回路１６の比較結果により、検波出力が基準電
圧ＶREFより大きくなった場合に、定電流回路２０にお
ける電流量を増大させる。
（バッファアンプ）１４を介し第１比較回路１６に入力
される。この第１比較回路１６は、入力される検波出力
と、基準電源１８からの基準電圧ＶREFとを比較する。
第１比較回路１６は、比較結果に応じて、電流制御信号
を出力する。この電流制御信号は、増幅回路の動作電流
を発生する定電流回路２０に供給されている。そして、
第１比較回路１６の比較結果により、検波出力が基準電
圧ＶREFより大きくなった場合に、定電流回路２０にお
ける電流量を増大させる。
【００１３】また、検波回路１２からの検波出力は、オ
フセット回路２２に入力され、ここで検波出力のレベル
が低下される。そして、レベルの低下された検波出力
が、第２比較回路２４に供給され、基準電源１８からの
基準電圧ＶREFと比較される。そして、この第２比較回
路２４の出力は、ＡＬＣの制御信号として利用される。
フセット回路２２に入力され、ここで検波出力のレベル
が低下される。そして、レベルの低下された検波出力
が、第２比較回路２４に供給され、基準電源１８からの
基準電圧ＶREFと比較される。そして、この第２比較回
路２４の出力は、ＡＬＣの制御信号として利用される。
【００１４】このように、第１及び第２比較回路１６、
２４は、同一の基準電圧ＶREFを利用して比較を行う
が、第２比較回路２４は、検波出力をオフセット回路２
２で下方にシフトさせてから基準電圧ＶREFと比較して
いる。従って、検波出力の大きさに対する比較として
は、第１比較回路１６の方が小さなしきい値と比較して
いることになる。
２４は、同一の基準電圧ＶREFを利用して比較を行う
が、第２比較回路２４は、検波出力をオフセット回路２
２で下方にシフトさせてから基準電圧ＶREFと比較して
いる。従って、検波出力の大きさに対する比較として
は、第１比較回路１６の方が小さなしきい値と比較して
いることになる。
【００１５】すなわち、図２に示すように、入力信号レ
ベルが大きくなると増幅回路１０の出力レベルが上昇し
てくるが、この値がＶ１になったときに第１比較回路１
６において、定電流回路２０に制御信号を送り、定電流
回路２０の電流値が増大される。そして、増幅回路１０
の出力レベルがＶ２になったときにＡＬＣに動作信号が
送られ、ＡＬＣによる入力信号の減衰が始まる。
ベルが大きくなると増幅回路１０の出力レベルが上昇し
てくるが、この値がＶ１になったときに第１比較回路１
６において、定電流回路２０に制御信号を送り、定電流
回路２０の電流値が増大される。そして、増幅回路１０
の出力レベルがＶ２になったときにＡＬＣに動作信号が
送られ、ＡＬＣによる入力信号の減衰が始まる。
【００１６】このように、入力信号レベルが小さい時
（無音時）に、増幅回路１０の動作電流を小さくするこ
とで、出力におけるノイズを減少することができる。ま
た、ＡＬＣが動作するよりも先に、増幅回路１０の動作
電流を増大させることで、入力信号のアタック時におい
ても増幅回路１０において十分な動作電流による増幅処
理が行われ、十分なダイナミックレンジを維持すること
ができる。入力信号がさらに大きくなった場合には、Ａ
ＬＣが動作するため、入力信号に対し所定の減衰処理が
行え、増幅回路１０の出力信号を所定のものに維持でき
る。
（無音時）に、増幅回路１０の動作電流を小さくするこ
とで、出力におけるノイズを減少することができる。ま
た、ＡＬＣが動作するよりも先に、増幅回路１０の動作
電流を増大させることで、入力信号のアタック時におい
ても増幅回路１０において十分な動作電流による増幅処
理が行われ、十分なダイナミックレンジを維持すること
ができる。入力信号がさらに大きくなった場合には、Ａ
ＬＣが動作するため、入力信号に対し所定の減衰処理が
行え、増幅回路１０の出力信号を所定のものに維持でき
る。
【００１７】図３は、図１の回路におけるアンプ１４、
第１、第２比較回路１６、２４、基準電源１８、及びオ
フセット回路２２の構成を示した図である。
第１、第２比較回路１６、２４、基準電源１８、及びオ
フセット回路２２の構成を示した図である。
【００１８】検波回路１２からの検波出力は、コレクタ
がグランドに接続されたＰＮＰトランジスタＱ１のベー
スに入力される。トランジスタＱ１のエミッタはエミッ
タが電源側の定電流源に接続されたＰＮＰトランジスタ
Ｑ２のベースに接続されている。また、トランジスタＱ
２のエミッタは、ＰＮＰトランジスタＱ３のエミッタに
も接続されている。トランジスタＱ２のコレクタは、ベ
ースコレクタが短絡されたＮＰＮトランジスタＱ４を介
しグランドに接続され、トランジスタＱ３のコレクタ
は、ベースがトランジスタＱ４のベースに接続されたＮ
ＰＮトランジスタＱ５を介しグランドに接続されてい
る。トランジスタＱ４、Ｑ５はカレントミラーを構成し
ている。また、トランジスタＱ３のベースは、ＰＮＰト
ランジスタＱ６のエミッタに接続され、このトランジス
タＱ６のコレクタは、グランドに接続されている。さら
に、トランジスタＱ６のベースは、定電流回路ＣＣ１を
介し、グランドに接続されている。また、トランジスタ
Ｑ３のコレクタには、コレクタが電源に接続されたＮＰ
ＮトランジスタＱ７のベースが接続されている。そし
て、トランジスタＱ７のエミッタとトランジスタＱ６の
ベースの間にオフセット回路２２が接続されている。
がグランドに接続されたＰＮＰトランジスタＱ１のベー
スに入力される。トランジスタＱ１のエミッタはエミッ
タが電源側の定電流源に接続されたＰＮＰトランジスタ
Ｑ２のベースに接続されている。また、トランジスタＱ
２のエミッタは、ＰＮＰトランジスタＱ３のエミッタに
も接続されている。トランジスタＱ２のコレクタは、ベ
ースコレクタが短絡されたＮＰＮトランジスタＱ４を介
しグランドに接続され、トランジスタＱ３のコレクタ
は、ベースがトランジスタＱ４のベースに接続されたＮ
ＰＮトランジスタＱ５を介しグランドに接続されてい
る。トランジスタＱ４、Ｑ５はカレントミラーを構成し
ている。また、トランジスタＱ３のベースは、ＰＮＰト
ランジスタＱ６のエミッタに接続され、このトランジス
タＱ６のコレクタは、グランドに接続されている。さら
に、トランジスタＱ６のベースは、定電流回路ＣＣ１を
介し、グランドに接続されている。また、トランジスタ
Ｑ３のコレクタには、コレクタが電源に接続されたＮＰ
ＮトランジスタＱ７のベースが接続されている。そし
て、トランジスタＱ７のエミッタとトランジスタＱ６の
ベースの間にオフセット回路２２が接続されている。
【００１９】従って、トランジスタＱ６のベース（抵抗
Ｒ１のグランド側）は、トランジスタＱ１のベースと同
一電位になる。一方、抵抗Ｒ１には、定電流源ＣＣ１に
流れる電流に応じた電圧降下が生じ、従ってトランジス
タＱ７のエミッタ（抵抗Ｒ１の電源側）は、入力信号
（検波出力）に対し、一定電圧だけ高い電圧になる。
Ｒ１のグランド側）は、トランジスタＱ１のベースと同
一電位になる。一方、抵抗Ｒ１には、定電流源ＣＣ１に
流れる電流に応じた電圧降下が生じ、従ってトランジス
タＱ７のエミッタ（抵抗Ｒ１の電源側）は、入力信号
（検波出力）に対し、一定電圧だけ高い電圧になる。
【００２０】そして、抵抗Ｒ１の電源側は、第１比較回
路１６に入力される。すなわち、第１比較回路１６を構
成する一対のＮＰＮトランジスタＱ８、Ｑ９のうちのト
ランジスタＱ８のベースに入力される。トランジスタＱ
９のベースには、基準電源１８からの基準電圧ＶREFが
入力されている。従って、第１比較回路１６は入力信号
（検波出力）を所定値だけ増加した電圧値と、基準電圧
ＶREFを比較する。そして、トランジスタＱ８、Ｑ９の
上流側に得られる比較結果の制御信号を増幅回路１０の
動作電流を規定している定電流回路２０に供給する。
路１６に入力される。すなわち、第１比較回路１６を構
成する一対のＮＰＮトランジスタＱ８、Ｑ９のうちのト
ランジスタＱ８のベースに入力される。トランジスタＱ
９のベースには、基準電源１８からの基準電圧ＶREFが
入力されている。従って、第１比較回路１６は入力信号
（検波出力）を所定値だけ増加した電圧値と、基準電圧
ＶREFを比較する。そして、トランジスタＱ８、Ｑ９の
上流側に得られる比較結果の制御信号を増幅回路１０の
動作電流を規定している定電流回路２０に供給する。
【００２１】一方、抵抗Ｒ１のグランド側は、第２比較
回路２４に入力される。すなわち、第２比較回路２４を
構成する一対のＮＰＮトランジスタＱ１０、Ｑ１１のう
ちのトランジスタＱ１０のベースに入力される。トラン
ジスタＱ１１のベースには、基準電源１８からの基準電
圧ＶREFが入力されている。従って、第２比較回路２４
は入力信号と、基準電圧ＶREFをそのまま比較する。そ
して、トランジスタＱ１０、Ｑ１１の上流側に得られる
比較結果の信号をＡＬＣに供給する。
回路２４に入力される。すなわち、第２比較回路２４を
構成する一対のＮＰＮトランジスタＱ１０、Ｑ１１のう
ちのトランジスタＱ１０のベースに入力される。トラン
ジスタＱ１１のベースには、基準電源１８からの基準電
圧ＶREFが入力されている。従って、第２比較回路２４
は入力信号と、基準電圧ＶREFをそのまま比較する。そ
して、トランジスタＱ１０、Ｑ１１の上流側に得られる
比較結果の信号をＡＬＣに供給する。
【００２２】従って、入力信号（検波出力）基準電圧Ｖ
REFよりオフセット回路２２におけるオフセット値だけ
小さい値を超えたときに、第１比較回路１６から制御信
号が出力され、定電流回路２０の定電流値が増加され、
入力信号（検波出力）基準電圧ＶREFを超えたときに、
第２比較回路２４からＡＬＣ動作の信号が出力され、Ａ
ＬＣの動作が開始される。
REFよりオフセット回路２２におけるオフセット値だけ
小さい値を超えたときに、第１比較回路１６から制御信
号が出力され、定電流回路２０の定電流値が増加され、
入力信号（検波出力）基準電圧ＶREFを超えたときに、
第２比較回路２４からＡＬＣ動作の信号が出力され、Ａ
ＬＣの動作が開始される。
【００２３】特に、上述の回路によれば、アンプ１４の
構成を利用して、簡単な回路で、確実なオフセットを行
うことができる。なお、この回路では、オフセット回路
２２において、検波出力を所定電圧だけ上昇した信号を
第１比較回路１６に入力し、検波出力をそのまま第２比
較回路２４に入力するように構成している。
構成を利用して、簡単な回路で、確実なオフセットを行
うことができる。なお、この回路では、オフセット回路
２２において、検波出力を所定電圧だけ上昇した信号を
第１比較回路１６に入力し、検波出力をそのまま第２比
較回路２４に入力するように構成している。
【００２４】図４は、定電流回路２０の一部を示す回路
図であり、増幅回路１０の動作電流を決定するために、
エミッタがグランドに接続されたＮＰＮトランジスタＱ
２０とＱ２１を有している。これらトランジスタＱ２
０、Ｑ２１のコレクタは、増幅回路１０を構成する差動
トランジスタの下流側に配置され、増幅回路１０の動作
電流を規定している。
図であり、増幅回路１０の動作電流を決定するために、
エミッタがグランドに接続されたＮＰＮトランジスタＱ
２０とＱ２１を有している。これらトランジスタＱ２
０、Ｑ２１のコレクタは、増幅回路１０を構成する差動
トランジスタの下流側に配置され、増幅回路１０の動作
電流を規定している。
【００２５】そして、トランジスタＱ２０のベースに
は、常時所定電圧が供給され、これによって、トランジ
スタＱ２０には、電流Ｉ0が流れている。一方、トラン
ジスタＱ２１のベースには、第１比較回路１６からの制
御信号が供給されており、検波出力が、所定値以上にな
ったときにトランジスタＱ２１がオンされる。これによ
って、トランジスタＱ２１にＩ1が流れる。従って、検
波出力が所定値を超えたときには、増幅回路１０の動作
電流は、Ｉ0からＩ0＋Ｉ1に増加される。
は、常時所定電圧が供給され、これによって、トランジ
スタＱ２０には、電流Ｉ0が流れている。一方、トラン
ジスタＱ２１のベースには、第１比較回路１６からの制
御信号が供給されており、検波出力が、所定値以上にな
ったときにトランジスタＱ２１がオンされる。これによ
って、トランジスタＱ２１にＩ1が流れる。従って、検
波出力が所定値を超えたときには、増幅回路１０の動作
電流は、Ｉ0からＩ0＋Ｉ1に増加される。
【００２６】なお、オフセット回路２２は、入力信号を
所定値下方にシフトする回路でも、上方にシフトする回
路でもよく、いずれのシフトを行うかで、第１及び第２
比較回路１６、２４に入力する信号を変更すればよい。
また、基準電圧を２つ設けてもかまわないし、基準電圧
の一方をシフトしてもよい。
所定値下方にシフトする回路でも、上方にシフトする回
路でもよく、いずれのシフトを行うかで、第１及び第２
比較回路１６、２４に入力する信号を変更すればよい。
また、基準電圧を２つ設けてもかまわないし、基準電圧
の一方をシフトしてもよい。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
入力信号のレベルが所定値に達したときに増幅回路の動
作電流を増加し、さらに入力信号のレベルが上昇したと
きにＡＬＣを動作させる。従って、入力信号のアタック
時においても、十分なダイナミックレンジを維持しなが
ら、無音時のノイズ発生を低減することができる。
入力信号のレベルが所定値に達したときに増幅回路の動
作電流を増加し、さらに入力信号のレベルが上昇したと
きにＡＬＣを動作させる。従って、入力信号のアタック
時においても、十分なダイナミックレンジを維持しなが
ら、無音時のノイズ発生を低減することができる。
【図１】 実施形態の全体構成を示す図である。
【図２】 動作特性を示す図である。
【図３】 要部回路を示す図である。
【図４】 定電流回路の一部を示す図である。
１０ 増幅回路、１２ 検波回路、１４ アンプ、１６
第１比較回路、１８基準電源、２０ 定電流回路、２
２ オフセット回路、２４ 第２比較回路。
第１比較回路、１８基準電源、２０ 定電流回路、２
２ オフセット回路、２４ 第２比較回路。
Claims (2)
- 【請求項１】 入力信号を増幅して出力する増幅回路に
おける動作を制御する増幅回路の制御回路であって、 増幅回路の出力信号のレベルを第１のしきい値と比較す
る第１比較回路と、 増幅回路の出力信号のレベルを第２のしきい値と比較す
る第２比較回路と、 第１比較回路の比較結果に応じて、増幅回路の出力レベ
ルが第１のしきい値より大きい場合に増幅回路の動作電
流量を増大させる電流制御手段と、 第２比較回路の比較結果に応じて、増幅回路の出力レベ
ルが第２のしきい値より大きい場合に、入力信号のレベ
ルを減衰させるレベル制御手段と、 を有し、 第１のしきい値を第２のしきい値より小さな値とするこ
とを特徴とする増幅回路の制御回路。 - 【請求項２】 請求項１に記載の回路において、 増幅回路の出力信号レベルをシフトさせるオフセット回
路を設け、オフセットする前後の信号を第１及び第２比
較回路にそれぞれ供給することで、第１及び第２比較回
路において同一の基準値との比較を行って、第１のしき
い値と第２のしきい値との比較を行うことを特徴とする
増幅回路の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4474098A JPH11243323A (ja) | 1998-02-26 | 1998-02-26 | 増幅回路の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4474098A JPH11243323A (ja) | 1998-02-26 | 1998-02-26 | 増幅回路の制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11243323A true JPH11243323A (ja) | 1999-09-07 |
Family
ID=12699853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4474098A Pending JPH11243323A (ja) | 1998-02-26 | 1998-02-26 | 増幅回路の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11243323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641258B1 (ko) | 2004-07-23 | 2006-11-03 | 산요덴키가부시키가이샤 | 자동 레벨 조정 회로 |
-
1998
- 1998-02-26 JP JP4474098A patent/JPH11243323A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641258B1 (ko) | 2004-07-23 | 2006-11-03 | 산요덴키가부시키가이샤 | 자동 레벨 조정 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255094A (en) | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off | |
| US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
| JP3133659U (ja) | 自動利得制御回路 | |
| JP3664751B2 (ja) | スピーカホーン用の電圧制御式減衰器 | |
| US20050253650A1 (en) | Amplifier circuit with reduced power-on transients and method thereof | |
| US5059919A (en) | Amplifying apparatus with a differential amplifier stage | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| JPH11243323A (ja) | 増幅回路の制御回路 | |
| US6037759A (en) | Voltage regulator capable of improving system response | |
| JPH04274607A (ja) | 前置増幅器 | |
| JP3293558B2 (ja) | フィードフォワード増幅器 | |
| JPH07283662A (ja) | 電力増幅回路 | |
| JPH0145152Y2 (ja) | ||
| JPS6347066Y2 (ja) | ||
| JP2001298340A (ja) | 自動レベル調整回路 | |
| JPH11298256A (ja) | 増幅装置 | |
| JPH041525B2 (ja) | ||
| JP3833089B2 (ja) | 可変利得増幅器 | |
| KR19990003374A (ko) | 뮤트회로 | |
| JPH08148942A (ja) | 増幅器 | |
| KR100254881B1 (ko) | 2입력 형태의 알.에프.자동 이득제어기 | |
| JPH06204772A (ja) | 過大入力保護回路 | |
| JP2021069001A (ja) | 自動利得制御回路 | |
| JP3601021B2 (ja) | 漏れ電流防止電子回路 | |
| JPH04365208A (ja) | 増幅装置 |