JPH11260863A - 半導体装置用接続端子とその製造方法 - Google Patents
半導体装置用接続端子とその製造方法Info
- Publication number
- JPH11260863A JPH11260863A JP10056313A JP5631398A JPH11260863A JP H11260863 A JPH11260863 A JP H11260863A JP 10056313 A JP10056313 A JP 10056313A JP 5631398 A JP5631398 A JP 5631398A JP H11260863 A JPH11260863 A JP H11260863A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electrode
- film
- connection terminal
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体を搭載する装置の高度な信頼性のある
接続端子を提供する。 【解決手段】 端子リードにＣｕ又はＣｕ合金を用い、
Ａｌバンプ電極との界面に存在する酸化膜の厚みを１０
ｎｍ以下とし、且つＡｌバンプ電極中に存在する酸素及
び炭素のそれぞれの含有量を１ａｔｍ％以下にする。
接続端子を提供する。 【解決手段】 端子リードにＣｕ又はＣｕ合金を用い、
Ａｌバンプ電極との界面に存在する酸化膜の厚みを１０
ｎｍ以下とし、且つＡｌバンプ電極中に存在する酸素及
び炭素のそれぞれの含有量を１ａｔｍ％以下にする。
Description
【０００１】
【発明の属する技術分野】半導体装置に用いる電極用接
続端子に関する。
続端子に関する。
【０００２】
【従来の技術】広く用いられる半導体は、主としてＳｉ
半導体である。この半導体と外部電極との接続端子に
は、特性上Ａｌのパッド電極が良く使われる。これは、
加工性がよく、低抵抗で特性面に優れ、さらにコスト面
で有利であるからである。このＳｉ半導体素子上のＡｌ
パッド電極と外部端子とを接続する方法としては、数々
の構造が考えられてきたが、従来はリードフレームと呼
ばれる独立した金属リード端子とＳｉ半導体素子上のＡ
ｌパッド電極を、ＡｕやＡｌなどのワイヤーで結ぶワイ
ヤーボンディング法が主に用いられていた。半導体素子
の高集積化に伴い、電極数も増加しかつ細分化されるた
め、リード端子も密集した状態になっている。この対応
策として、リードフレームのような独立した電極ではな
く、ポリイミドフィルムの上にエッチング等で作製され
た金属層のリードを端子として用いて、直接Ｓｉ半導体
素子上のパッド電極に金属リード端子を接続する方法が
用いられるようになった。その例として特開昭６２−１
９９０２２号公報には、シリコン素子上に作製されたパ
ッド電極にポリイミドフィルムの一部に穴を開け、そこ
にＣｕのバンプ電極を付け、Ｃｕが錆びないように表面
にＡｕメッキを施す例がある。この時には、シリコン素
子上のパッド電極を絶縁用パッシベーション膜の厚みよ
り薄くすると良い結果を得ている。
半導体である。この半導体と外部電極との接続端子に
は、特性上Ａｌのパッド電極が良く使われる。これは、
加工性がよく、低抵抗で特性面に優れ、さらにコスト面
で有利であるからである。このＳｉ半導体素子上のＡｌ
パッド電極と外部端子とを接続する方法としては、数々
の構造が考えられてきたが、従来はリードフレームと呼
ばれる独立した金属リード端子とＳｉ半導体素子上のＡ
ｌパッド電極を、ＡｕやＡｌなどのワイヤーで結ぶワイ
ヤーボンディング法が主に用いられていた。半導体素子
の高集積化に伴い、電極数も増加しかつ細分化されるた
め、リード端子も密集した状態になっている。この対応
策として、リードフレームのような独立した電極ではな
く、ポリイミドフィルムの上にエッチング等で作製され
た金属層のリードを端子として用いて、直接Ｓｉ半導体
素子上のパッド電極に金属リード端子を接続する方法が
用いられるようになった。その例として特開昭６２−１
９９０２２号公報には、シリコン素子上に作製されたパ
ッド電極にポリイミドフィルムの一部に穴を開け、そこ
にＣｕのバンプ電極を付け、Ｃｕが錆びないように表面
にＡｕメッキを施す例がある。この時には、シリコン素
子上のパッド電極を絶縁用パッシベーション膜の厚みよ
り薄くすると良い結果を得ている。
【０００３】特開平３−２０６６３３号公報では、リー
ドにバンプ電極を付けない方法が開示されており、即ち
シリコン素子上のＡｌパッド電極は、絶縁膜より突出す
る形状を取っている。用いるリードは、ＣｕかＡｌがよ
く、リード表面にＡｌのメッキ層を乗せるか、Ｎｉメッ
キ層の上にＡｌメッキ層を乗せるのが特に良いとしてい
る。
ドにバンプ電極を付けない方法が開示されており、即ち
シリコン素子上のＡｌパッド電極は、絶縁膜より突出す
る形状を取っている。用いるリードは、ＣｕかＡｌがよ
く、リード表面にＡｌのメッキ層を乗せるか、Ｎｉメッ
キ層の上にＡｌメッキ層を乗せるのが特に良いとしてい
る。
【０００４】特開平４−３２３８３７号公報では、Ｃｕ
リードを直接シリコン素子上のパッド電極に接続するの
ではなく、ＡｌのＴＣＰ電極を介して接続する試みがな
されている。即ち、引き出し電極にＡｌ若しくはＡｌ合
金を用いることで、リードと素子間の接続を可能にして
いる。この場合、ポリイミドフィルムに予めＣｕのメッ
キとその上にＡｌのメッキを施し、電極部分をエッチン
グ等で引き出し電極に加工する手段が取られている。
リードを直接シリコン素子上のパッド電極に接続するの
ではなく、ＡｌのＴＣＰ電極を介して接続する試みがな
されている。即ち、引き出し電極にＡｌ若しくはＡｌ合
金を用いることで、リードと素子間の接続を可能にして
いる。この場合、ポリイミドフィルムに予めＣｕのメッ
キとその上にＡｌのメッキを施し、電極部分をエッチン
グ等で引き出し電極に加工する手段が取られている。
【０００５】シリコン素子のＡｌパッド電極とリードの
接続は高信頼性を必要とし、前記のように種々工夫がな
されてきた。しかし、同時に比較的安価である必要性も
あり、さらなる工夫が必要である。
接続は高信頼性を必要とし、前記のように種々工夫がな
されてきた。しかし、同時に比較的安価である必要性も
あり、さらなる工夫が必要である。
【０００６】
【発明が解決しようとする課題】原理的には、シリコン
素子上にあるＡｌパッド電極と、Ｃｕを主体とするポリ
イミドフィルム上に加工されたリードとの接続である
が、リードがＣｕの場合は、ＣｕとＡｌパッドを接続す
ることが困難である。その理由は、接続時に超音波を印
加して、Ａｌの表面にある酸化膜を破壊し、内部の活性
化されたＡｌとＣｕが密着することで接続が可能となる
が、Ｃｕ表面の酸化膜は超音波での破壊が難しいためで
ある。そこでまずＣｕリードにバンプ電極が設けられ
る。前述の先行技術では、ＣｕのバンプにＡｕメッキを
施している。別の引例では、バンプ電極の代わりにＡｌ
をメッキしている。このようにシリコン素子上のＡｌパ
ッド電極とリードの接続には、リード側にＡｌをもって
くるのが１つの解であるが、よりその接続を確実にする
ためには、リード側のＡｌを吟味すると同時に、Ｃｕリ
ードとＡｌバンプ電極の界面にも注意を払う必要があ
る。
素子上にあるＡｌパッド電極と、Ｃｕを主体とするポリ
イミドフィルム上に加工されたリードとの接続である
が、リードがＣｕの場合は、ＣｕとＡｌパッドを接続す
ることが困難である。その理由は、接続時に超音波を印
加して、Ａｌの表面にある酸化膜を破壊し、内部の活性
化されたＡｌとＣｕが密着することで接続が可能となる
が、Ｃｕ表面の酸化膜は超音波での破壊が難しいためで
ある。そこでまずＣｕリードにバンプ電極が設けられ
る。前述の先行技術では、ＣｕのバンプにＡｕメッキを
施している。別の引例では、バンプ電極の代わりにＡｌ
をメッキしている。このようにシリコン素子上のＡｌパ
ッド電極とリードの接続には、リード側にＡｌをもって
くるのが１つの解であるが、よりその接続を確実にする
ためには、リード側のＡｌを吟味すると同時に、Ｃｕリ
ードとＡｌバンプ電極の界面にも注意を払う必要があ
る。
【０００７】
【課題を解決するための手段】本発明は、こうした接続
部分に工夫を凝らし、信頼性の高い接続条件を可能にし
たものである。その条件は、Ｃｕ若しくはＣｕ合金から
なるリードが、半導体との接続位置にＡｌのバンプ電極
をもち、該Ｃｕ若しくはＣｕ合金からなるリードと、Ａ
ｌバンプ電極との界面に存在する酸化膜の厚みが１０ｎ
ｍ以下で、かつＡｌバンプ電極を形成するＡｌ中に存在
する酸素及び炭素のそれぞれの含有量が１ａｔｍ％以下
であることを特徴とする。
部分に工夫を凝らし、信頼性の高い接続条件を可能にし
たものである。その条件は、Ｃｕ若しくはＣｕ合金から
なるリードが、半導体との接続位置にＡｌのバンプ電極
をもち、該Ｃｕ若しくはＣｕ合金からなるリードと、Ａ
ｌバンプ電極との界面に存在する酸化膜の厚みが１０ｎ
ｍ以下で、かつＡｌバンプ電極を形成するＡｌ中に存在
する酸素及び炭素のそれぞれの含有量が１ａｔｍ％以下
であることを特徴とする。
【０００８】さらには、該Ａｌバンプ電極が下記の式に
当てはまるＡｌからなるとその効果はより確実になる。 式：０．１≦Ｙ／（Ｘ×Ｒ）≦１０ Ｙ：ヌープ硬度（ｋｇｆ／ｍｍ2） Ｘ：（１１１）配向度（％） Ｒ：平均結晶粒径（μｍ）
当てはまるＡｌからなるとその効果はより確実になる。 式：０．１≦Ｙ／（Ｘ×Ｒ）≦１０ Ｙ：ヌープ硬度（ｋｇｆ／ｍｍ2） Ｘ：（１１１）配向度（％） Ｒ：平均結晶粒径（μｍ）
【０００９】即ち、Ａｌバンプ電極には単なるＡｌでは
なく、上記式に当てはまるＡｌが良い接続をもたらす。
そして、そのＡｌの特性として、上記Ｙの値が２０≦Ｙ
≦７０、Ｘの値が６０≦Ｘ、Ｒの値が０．１≦Ｒの範囲
にあるとより好ましい接続を得られる。このバンプ電極
は、Ａｌの厚みが１μｍ以上２０μｍ以下の範囲である
のが好ましい。
なく、上記式に当てはまるＡｌが良い接続をもたらす。
そして、そのＡｌの特性として、上記Ｙの値が２０≦Ｙ
≦７０、Ｘの値が６０≦Ｘ、Ｒの値が０．１≦Ｒの範囲
にあるとより好ましい接続を得られる。このバンプ電極
は、Ａｌの厚みが１μｍ以上２０μｍ以下の範囲である
のが好ましい。
【００１０】そしてこれらの製造方法は、Ｃｕ若しくは
Ｃｕ合金からなるリード上にＡｌ電極を形成する際に、
真空中で該リード表面の酸化膜を除去し、その後真空を
解除せずにＡｌ膜の形成を行い、該Ａｌ膜形成条件が、
単位時間かつ単位Ａｌ膜形成面積あたりにおける入射バ
ックグランドガスの粒子数が、入射Ａｌ粒子数の１／１
００以下になるように、真空度とＡｌ膜形成速度をもっ
て調整することを特徴とする。
Ｃｕ合金からなるリード上にＡｌ電極を形成する際に、
真空中で該リード表面の酸化膜を除去し、その後真空を
解除せずにＡｌ膜の形成を行い、該Ａｌ膜形成条件が、
単位時間かつ単位Ａｌ膜形成面積あたりにおける入射バ
ックグランドガスの粒子数が、入射Ａｌ粒子数の１／１
００以下になるように、真空度とＡｌ膜形成速度をもっ
て調整することを特徴とする。
【００１１】
【発明の実施の形態】図１は本発明を用いた半導体の配
線構造を示す断面図の一例である。半導体素子１は、Ａ
ｌパッド電極２が周囲に設置されており、これに本発明
の端子が接続される。端子はＡｌバンプ電極３、Ｃｕ又
はＣｕ合金リード４、ポリイミドテープ５からなり、こ
の端子は補強材の枠６に接着剤９で固定されており、外
部電極との接続をする半田若しくはＡｕなどのバンプ電
極７を有する。半導体素子１とこの端子がＡｌパッド電
極２とＡｌバンプ電極３で接続された後、素子１と補強
材の枠６を封止材８で一体化する。
線構造を示す断面図の一例である。半導体素子１は、Ａ
ｌパッド電極２が周囲に設置されており、これに本発明
の端子が接続される。端子はＡｌバンプ電極３、Ｃｕ又
はＣｕ合金リード４、ポリイミドテープ５からなり、こ
の端子は補強材の枠６に接着剤９で固定されており、外
部電極との接続をする半田若しくはＡｕなどのバンプ電
極７を有する。半導体素子１とこの端子がＡｌパッド電
極２とＡｌバンプ電極３で接続された後、素子１と補強
材の枠６を封止材８で一体化する。
【００１２】図２は本発明を用いた半導体の配線構造を
しめす別の断面図である。半導体素子１、Ａｌパッド電
極２、Ａｌバンプ電極３、Ｃｕ又はＣｕ合金リード４、
ポリイミドテープ５までは図１と同じであるが、外部電
極との接続をする半田若しくはＡｕなどのバンプ電極７
が半導体素子１のＡｌパッド電極２の内側にあり、リー
ド端子と半導体素子１の間にエラストマ１０が充填され
たうえ、保護枠１１、と封止材８で固定される。半導体
素子１とリード端子との接続は、Ａｌパッド電極２とＡ
ｌバンプ電極３の接続による。
しめす別の断面図である。半導体素子１、Ａｌパッド電
極２、Ａｌバンプ電極３、Ｃｕ又はＣｕ合金リード４、
ポリイミドテープ５までは図１と同じであるが、外部電
極との接続をする半田若しくはＡｕなどのバンプ電極７
が半導体素子１のＡｌパッド電極２の内側にあり、リー
ド端子と半導体素子１の間にエラストマ１０が充填され
たうえ、保護枠１１、と封止材８で固定される。半導体
素子１とリード端子との接続は、Ａｌパッド電極２とＡ
ｌバンプ電極３の接続による。
【００１３】
【作用】先行技術に記載したように、半導体素子と外部
電極の接続には、種々の接続手段があり、そのうち汎用
の半導体素子に設置されたＡｌパッド電極に対する接続
手段が、本発明の対象となる。Ａｌパッド電極に接続す
る電極材としては、Ａｌが最適であるが、Ａｌの特性
上、リードにするにはメッキ、エッチング等の加工性
や、ハンダ付け性に難点があり、リードの材料としては
Ｃｕ若しくはＣｕ合金が、電気伝導性からいっても最適
である。
電極の接続には、種々の接続手段があり、そのうち汎用
の半導体素子に設置されたＡｌパッド電極に対する接続
手段が、本発明の対象となる。Ａｌパッド電極に接続す
る電極材としては、Ａｌが最適であるが、Ａｌの特性
上、リードにするにはメッキ、エッチング等の加工性
や、ハンダ付け性に難点があり、リードの材料としては
Ｃｕ若しくはＣｕ合金が、電気伝導性からいっても最適
である。
【００１４】しかし、ＡｌとＣｕの接続に関しては、界
面の状況により大きく左右される。特にＣｕの表面に残
る酸化皮膜がＣｕとＡｌの密着性を阻害する。除去処理
としては、高度の減圧若しくは真空中で不活性ガスを用
いたスパッタリング処理を行うと良い。本発明ではＡｒ
ガスを用いてＣｕ表面をスパッタリング処理をし、成功
している。そして、その後、減圧若しくは真空を解除す
ることなく、継続してＡｌの蒸着を行うことにより、Ｃ
ｕ表面の酸化皮膜を極力減少させてＡｌのバンプ電極を
付けることができる。ここで一旦減圧若しくは真空の解
除を行うと活性化されたＣｕの表面はすぐに酸化膜を形
成し始めるため、Ｃｕの酸化皮膜を１０ｎｍ以下に押さ
えるには、継続してＡｌ蒸着を行うことが重要である。
なお、Ｃｕの酸化皮膜の厚み測定は、ＣｕとＡｌの界面
部分の断面のＴＥＭ（透過型電子顕微鏡）観察により得
られる。
面の状況により大きく左右される。特にＣｕの表面に残
る酸化皮膜がＣｕとＡｌの密着性を阻害する。除去処理
としては、高度の減圧若しくは真空中で不活性ガスを用
いたスパッタリング処理を行うと良い。本発明ではＡｒ
ガスを用いてＣｕ表面をスパッタリング処理をし、成功
している。そして、その後、減圧若しくは真空を解除す
ることなく、継続してＡｌの蒸着を行うことにより、Ｃ
ｕ表面の酸化皮膜を極力減少させてＡｌのバンプ電極を
付けることができる。ここで一旦減圧若しくは真空の解
除を行うと活性化されたＣｕの表面はすぐに酸化膜を形
成し始めるため、Ｃｕの酸化皮膜を１０ｎｍ以下に押さ
えるには、継続してＡｌ蒸着を行うことが重要である。
なお、Ｃｕの酸化皮膜の厚み測定は、ＣｕとＡｌの界面
部分の断面のＴＥＭ（透過型電子顕微鏡）観察により得
られる。
【００１５】次にＡｌの問題であるが、Ａｌ中の不純
物、特に酸素や炭素が多くなるとＣｕリードとＡｌバン
プの密着性が低下し好ましくない。ＡｌバンプとＣｕリ
ードとの接続が信頼できるものであるようにするために
は、Ａｌ中の不純物、特に酸素と炭素を減少させること
が良く、Ａｌ中の酸素及び炭素のそれぞれの含有量を１
ａｔｍ％以下にすると良い（ａｔｍ％は原子数比率であ
る）。不純物計測手段として、オージェ電子分光法（Ａ
ＥＳ）、エネルギー分散型×線分光法（ＥＤＸ）、２次
イオン質量分析法（ＳＩＭＳ）等により評価できる。
物、特に酸素や炭素が多くなるとＣｕリードとＡｌバン
プの密着性が低下し好ましくない。ＡｌバンプとＣｕリ
ードとの接続が信頼できるものであるようにするために
は、Ａｌ中の不純物、特に酸素と炭素を減少させること
が良く、Ａｌ中の酸素及び炭素のそれぞれの含有量を１
ａｔｍ％以下にすると良い（ａｔｍ％は原子数比率であ
る）。不純物計測手段として、オージェ電子分光法（Ａ
ＥＳ）、エネルギー分散型×線分光法（ＥＤＸ）、２次
イオン質量分析法（ＳＩＭＳ）等により評価できる。
【００１６】同時に、Ａｌのバンプ電極としては、Ａｌ
パッド電極との密着強度が必要であり、このためには、
Ａｌバンプ中のＡｌの結晶性とその配向性が特性を左右
し、実験の結果から以下の条件を見いだした。 式：０．１≦Ｙ／（Ｘ×Ｒ）≦１０ Ｙ：ヌープ硬度（ｋｇｆ／ｍｍ2） Ｘ：（１１１）配向度（％） Ｒ：平均結晶粒径（μｍ） この式は、Ａｌパッド電極との超音波ボンディングを行
う際に最適なＡｌバンプの状態を示し、その判断基準と
して、ヌープ硬度、配向度、平均結晶粒径が関与する。
Ａｌバンプの特性として、硬すぎればＡｌパッド電極と
の密着強度が低下するとともに、Ａｌパッド電極を経由
して半導体素子にダメージを与える。従ってヌープ硬さ
としては７０（ｋｇｆ／ｍｍ2）以下が好ましく、６０
（ｋｇｆ／ｍｍ2）以下が特に好ましい。
パッド電極との密着強度が必要であり、このためには、
Ａｌバンプ中のＡｌの結晶性とその配向性が特性を左右
し、実験の結果から以下の条件を見いだした。 式：０．１≦Ｙ／（Ｘ×Ｒ）≦１０ Ｙ：ヌープ硬度（ｋｇｆ／ｍｍ2） Ｘ：（１１１）配向度（％） Ｒ：平均結晶粒径（μｍ） この式は、Ａｌパッド電極との超音波ボンディングを行
う際に最適なＡｌバンプの状態を示し、その判断基準と
して、ヌープ硬度、配向度、平均結晶粒径が関与する。
Ａｌバンプの特性として、硬すぎればＡｌパッド電極と
の密着強度が低下するとともに、Ａｌパッド電極を経由
して半導体素子にダメージを与える。従ってヌープ硬さ
としては７０（ｋｇｆ／ｍｍ2）以下が好ましく、６０
（ｋｇｆ／ｍｍ2）以下が特に好ましい。
【００１７】配向度に付いては、Ａｌの細密充填性を判
断するものであり、密に充填することにより出来上がっ
たバンプの表面の酸化性が左右される。細密充填性が良
いと酸化されにくく、後工程でのＡｌパッド電極との超
音波ボンディングに好結果をもたらす。細密充填性が低
いとＡｌパッド電極との密着強度が低下し好ましくな
い。
断するものであり、密に充填することにより出来上がっ
たバンプの表面の酸化性が左右される。細密充填性が良
いと酸化されにくく、後工程でのＡｌパッド電極との超
音波ボンディングに好結果をもたらす。細密充填性が低
いとＡｌパッド電極との密着強度が低下し好ましくな
い。
【００１８】この計測は、Ｘ線回折による（１１１）
面、（２００）面、（２２０）面、（３１１）面の回折
ピーク強さ（Ｉ）を求め、次式により算出する。 Ｘ＝Ｉ(111)／（Ｉ(111)＋Ｉ(200)＋Ｉ(220)＋
Ｉ(311)）×１００（％） ここでＩ(111)は、（１１１）面の回折ピーク強さであ
り、Ｉ(200)、Ｉ(220)、Ｉ(311)に付いても同様であ
る。（１１１）面の比率が６０％以上であると好まし
く、７０％以上が特に好ましい。
面、（２００）面、（２２０）面、（３１１）面の回折
ピーク強さ（Ｉ）を求め、次式により算出する。 Ｘ＝Ｉ(111)／（Ｉ(111)＋Ｉ(200)＋Ｉ(220)＋
Ｉ(311)）×１００（％） ここでＩ(111)は、（１１１）面の回折ピーク強さであ
り、Ｉ(200)、Ｉ(220)、Ｉ(311)に付いても同様であ
る。（１１１）面の比率が６０％以上であると好まし
く、７０％以上が特に好ましい。
【００１９】平均結晶粒径については、ボンディング時
の酸化膜の破壊に影響する。結晶粒径が小さすぎると、
超音波印加時に表面の酸化膜が破壊されて露出するＡｌ
の新生面の割合が低下する傾向にあり、密着強度が低下
する。好ましくは０．１μｍ以上あると好ましい。又、
結晶粒径の判断は、電子顕微鏡観察像から求めている。
の酸化膜の破壊に影響する。結晶粒径が小さすぎると、
超音波印加時に表面の酸化膜が破壊されて露出するＡｌ
の新生面の割合が低下する傾向にあり、密着強度が低下
する。好ましくは０．１μｍ以上あると好ましい。又、
結晶粒径の判断は、電子顕微鏡観察像から求めている。
【００２０】そして、これらの物性を組み合わせた前記
計算式の値は、数値が小さいほど密着強度の向上となる
が、数値が小さすぎると物性を導き出す生産条件が生産
効率にそぐわず、０．１以上としている。数値が１０を
越える場合は、密着強度が低下し、好ましくない。さら
に、Ａｌバンプの厚みは、１〜２０μｍの範囲が好適で
あり、１μｍ未満ではＡｌバンプとＡｌパッドとの密着
時に半導体素子に与える加圧の影響がで、半導体素子に
ダメージを与えるため好ましくない。又、２０μｍを越
えると、密着時にＡｌのはみ出しが大きくなり、リード
間の短絡の原因となり好ましくない。Ａｌのはみ出しを
さらに抑えるには、Ａｌ厚の上限を５μｍ以下とすれ
ば、より好ましい。
計算式の値は、数値が小さいほど密着強度の向上となる
が、数値が小さすぎると物性を導き出す生産条件が生産
効率にそぐわず、０．１以上としている。数値が１０を
越える場合は、密着強度が低下し、好ましくない。さら
に、Ａｌバンプの厚みは、１〜２０μｍの範囲が好適で
あり、１μｍ未満ではＡｌバンプとＡｌパッドとの密着
時に半導体素子に与える加圧の影響がで、半導体素子に
ダメージを与えるため好ましくない。又、２０μｍを越
えると、密着時にＡｌのはみ出しが大きくなり、リード
間の短絡の原因となり好ましくない。Ａｌのはみ出しを
さらに抑えるには、Ａｌ厚の上限を５μｍ以下とすれ
ば、より好ましい。
【００２１】以上のような状態のＡｌバンプを作成する
には、Ｃｕ若しくはＣｕ合金リードの酸化膜を除去する
スパッタリング工程の後に、減圧若しくは真空状態を保
ったままＡｌの蒸着を行う方法による。酸化膜の除去と
してのスパッタリングの条件は、被覆されるＣｕ基板側
に数百Ｖから数ｋＶの負のバイアス電圧を印加すること
が好ましく、さらに被覆基材を１００〜３００℃に加温
しておくと、水分等の脱ガスも促進され、より好ましい
条件となる。印加電圧が少ないと酸化層の処理に時間が
かかり、印加電圧が大きいとＣｕ基材周辺への損傷が大
きくなる。Ｃｕの温度が低いと脱ガスに時間を要し、高
いとＣｕ基材周辺の有機材料や低融点材料へのダメージ
を大きくする。
には、Ｃｕ若しくはＣｕ合金リードの酸化膜を除去する
スパッタリング工程の後に、減圧若しくは真空状態を保
ったままＡｌの蒸着を行う方法による。酸化膜の除去と
してのスパッタリングの条件は、被覆されるＣｕ基板側
に数百Ｖから数ｋＶの負のバイアス電圧を印加すること
が好ましく、さらに被覆基材を１００〜３００℃に加温
しておくと、水分等の脱ガスも促進され、より好ましい
条件となる。印加電圧が少ないと酸化層の処理に時間が
かかり、印加電圧が大きいとＣｕ基材周辺への損傷が大
きくなる。Ｃｕの温度が低いと脱ガスに時間を要し、高
いとＣｕ基材周辺の有機材料や低融点材料へのダメージ
を大きくする。
【００２２】引き続いてのＡｌ膜の形成時は、不純物の
混入を避けるため、Ｃｕ若しくはＣｕ合金からなるリー
ド端子、及びその周辺の半導体装置形成部材、Ａｌ膜形
成ジグ等からの脱ガスを十分に行ってからＡｌ膜の形成
を行うことが望ましく、その時の条件として、単位時間
・単位面積あたりにＡｌ成膜面に入射するバックグラン
ドガスの粒子数を、同じ面に入射するＡｌ粒子の１／１
００以下にする。この制御は、成膜速度とバックグラン
ドの真空度を制御して行うのがよい。このようにするこ
とで、Ａｌ中の酸素、炭素の含有量を１ａｔｍ％以下に
押さえられる。Ａｌの厚みは、成膜速度から成膜時間を
調整すればよい。以上のようにして、本発明による接続
端子は、従来使用されてきたリード端子に比べ信頼性の
高いものとなる。
混入を避けるため、Ｃｕ若しくはＣｕ合金からなるリー
ド端子、及びその周辺の半導体装置形成部材、Ａｌ膜形
成ジグ等からの脱ガスを十分に行ってからＡｌ膜の形成
を行うことが望ましく、その時の条件として、単位時間
・単位面積あたりにＡｌ成膜面に入射するバックグラン
ドガスの粒子数を、同じ面に入射するＡｌ粒子の１／１
００以下にする。この制御は、成膜速度とバックグラン
ドの真空度を制御して行うのがよい。このようにするこ
とで、Ａｌ中の酸素、炭素の含有量を１ａｔｍ％以下に
押さえられる。Ａｌの厚みは、成膜速度から成膜時間を
調整すればよい。以上のようにして、本発明による接続
端子は、従来使用されてきたリード端子に比べ信頼性の
高いものとなる。
【００２３】
【実施例】（実施例１） ０．１２５ｍｍのポリイミド
フィルムに無電解メッキ及び硫酸銅メッキによるＣｕの
膜を形成し、エッチング法で幅０．１ｍｍ、厚さ０．０
５ｍｍのＣｕ端子を作成した。このＣｕ端子にＡｌバン
プを作成するにあたり、Ｃｕ端子を真空チャンバーに入
れ、０．０１ｔｏｒｒ以下まで排気したのち、Ａｒガス
による端子部へのスパッタリングでＣｕ表面の酸化膜を
除去した。スパッタリングの条件は、Ｃｕ端子に８００
Ｖの負のバイアスをかけ、同時に１５０℃程度の温度に
維持し、時間は、３０分とした。
フィルムに無電解メッキ及び硫酸銅メッキによるＣｕの
膜を形成し、エッチング法で幅０．１ｍｍ、厚さ０．０
５ｍｍのＣｕ端子を作成した。このＣｕ端子にＡｌバン
プを作成するにあたり、Ｃｕ端子を真空チャンバーに入
れ、０．０１ｔｏｒｒ以下まで排気したのち、Ａｒガス
による端子部へのスパッタリングでＣｕ表面の酸化膜を
除去した。スパッタリングの条件は、Ｃｕ端子に８００
Ｖの負のバイアスをかけ、同時に１５０℃程度の温度に
維持し、時間は、３０分とした。
【００２４】その後、真空状態を維持し、Ｃｕ端子のマ
スキングをした後、Ａｌの蒸着を行った。Ａｌの蒸着で
は、電子ビーム蒸着により成膜速度を０．１μｍ／ｍｉ
ｎに調節し、その時のバックグランドの真空度は１×１
０-6ｔｏｒｒ以下であった。この条件より、Ａｌ成膜面
に入射するバックグランドの酸素、炭素の粒子数とAlの
粒子数の比はそれぞれ少なくとも０．００８以下、０．
００４以下となる。この状態でＡｌを５μｍ蒸着した。
以上の条件を纏めて表１に示す。
スキングをした後、Ａｌの蒸着を行った。Ａｌの蒸着で
は、電子ビーム蒸着により成膜速度を０．１μｍ／ｍｉ
ｎに調節し、その時のバックグランドの真空度は１×１
０-6ｔｏｒｒ以下であった。この条件より、Ａｌ成膜面
に入射するバックグランドの酸素、炭素の粒子数とAlの
粒子数の比はそれぞれ少なくとも０．００８以下、０．
００４以下となる。この状態でＡｌを５μｍ蒸着した。
以上の条件を纏めて表１に示す。
【００２５】
【表１】
【００２６】この端子を取り出し、シリコン半導体チッ
プ上のＡｌパッド電極と超音波ボンディングにより接続
し、接続状態をプル強度で判定した。ボンディングの条
件は、荷重８０ｇ、超音波パワー０．５ｋＷ、印加時間
０．５秒で、以下の実施例も同一条件である。その結果
を表２に示す。
プ上のＡｌパッド電極と超音波ボンディングにより接続
し、接続状態をプル強度で判定した。ボンディングの条
件は、荷重８０ｇ、超音波パワー０．５ｋＷ、印加時間
０．５秒で、以下の実施例も同一条件である。その結果
を表２に示す。
【００２７】
【表２】
【００２８】（実施例２） ０．１００ｍｍのポリイミ
ドフィルムにＣｕ合金（神戸製鋼所製製品名；ＫＬＦー
５）箔を接着し、エッチング法で幅０．１ｍｍ、厚さ
０．１ｍｍの接続端子とした。この端子を実施例１と同
様に真空チャンバーに入れ、０．０１ｔｏｒｒ以下まで
真空引きした後、Ａｒガスを用いた端子部のスパッタリ
ングによるＣｕ表面の酸化膜の除去を行った。この時の
スパッタリング条件は、Ｃｕ端子への負のバイアスを６
００Ｖ、温度を１８０℃に維持した。スパッタリング時
間は４０分とした。
ドフィルムにＣｕ合金（神戸製鋼所製製品名；ＫＬＦー
５）箔を接着し、エッチング法で幅０．１ｍｍ、厚さ
０．１ｍｍの接続端子とした。この端子を実施例１と同
様に真空チャンバーに入れ、０．０１ｔｏｒｒ以下まで
真空引きした後、Ａｒガスを用いた端子部のスパッタリ
ングによるＣｕ表面の酸化膜の除去を行った。この時の
スパッタリング条件は、Ｃｕ端子への負のバイアスを６
００Ｖ、温度を１８０℃に維持した。スパッタリング時
間は４０分とした。
【００２９】その後、引き続いて１×１０-6ｔｏｒｒ以
下の真空状態で、端子にマスキングを行い、Ａｌ蒸着を
０．２μｍ／ｍｉｎの速度に調節して進めた。この時の
バックグランドの酸素、炭素の粒子数は、それぞれ０．
４ａｔｍ％以下、０．２ａｔｍ％以下に相当する。この
状態で蒸着を進め、Ａｌを５μｍ蒸着した。以上の条件
を実施例１と同様に表１に示す。
下の真空状態で、端子にマスキングを行い、Ａｌ蒸着を
０．２μｍ／ｍｉｎの速度に調節して進めた。この時の
バックグランドの酸素、炭素の粒子数は、それぞれ０．
４ａｔｍ％以下、０．２ａｔｍ％以下に相当する。この
状態で蒸着を進め、Ａｌを５μｍ蒸着した。以上の条件
を実施例１と同様に表１に示す。
【００３０】実施例１と同様に、できた端子をシリコン
半導体チップ上のＡｌパッド電極と超音波ボンディング
し、接続状態をプル強度で判定した。実施例１と同様に
表２に結果を示す。
半導体チップ上のＡｌパッド電極と超音波ボンディング
し、接続状態をプル強度で判定した。実施例１と同様に
表２に結果を示す。
【００３１】（実施例３〜１７、比較例１８〜２２）
実施例１と同様にスパッタリング条件を変化させて表１
の条件で接続端子を作成した。また、蒸着するＡｌの物
性を変化するために、Ａｌ中に、酸素、炭素を不純物と
して含ませた。その結果、出来上がった接続端子は、表
２のような結果となった。表２の結果における判定は、
Ｃｕ／Ａｌ界面での剥がれを不適として×、その他を□
及び○と判断した。好ましくは、プル強度が２．０ｋｇ
ｆ／ｍｍ2以上である○の判断をした条件を用いると良
い。
実施例１と同様にスパッタリング条件を変化させて表１
の条件で接続端子を作成した。また、蒸着するＡｌの物
性を変化するために、Ａｌ中に、酸素、炭素を不純物と
して含ませた。その結果、出来上がった接続端子は、表
２のような結果となった。表２の結果における判定は、
Ｃｕ／Ａｌ界面での剥がれを不適として×、その他を□
及び○と判断した。好ましくは、プル強度が２．０ｋｇ
ｆ／ｍｍ2以上である○の判断をした条件を用いると良
い。
【００３２】
【発明の効果】本発明によれば、シリコン半導体を搭載
する装置の接続端子として、端子同士の短絡や、半導体
素子に置かれたパッド電極との密着性、接続端子のリー
ドとバンプ電極との密着性、そしてパッド電極とバンプ
電極との密着性のどの部分においても、充分な信頼性の
ある接続端子を供給でき、有用である。
する装置の接続端子として、端子同士の短絡や、半導体
素子に置かれたパッド電極との密着性、接続端子のリー
ドとバンプ電極との密着性、そしてパッド電極とバンプ
電極との密着性のどの部分においても、充分な信頼性の
ある接続端子を供給でき、有用である。
【図１】本発明の接続端子の一例を用いた半導体装置の
配線構造を示す断面図である。
配線構造を示す断面図である。
【図２】本発明の接続端子の別の例を用いた半導体装置
の配線構造を示す断面図である。
の配線構造を示す断面図である。
１．半導体素子 ２．Ａｌパッド電極 ３．Ａｌバンプ電極 ４．Ｃｕ又はＣｕ合金リード ５．ポリイミドテープ ６．補強材の枠 ７．半田若しくはＡｕなどのバンプ電極 ８．封止材 ９．接着剤 １０．エラストマ １１．保護枠
Claims (5)
- 【請求項１】 Ｃｕ若しくはＣｕ合金からなるリード
が、半導体との接続位置にＡｌのバンプ電極をもち、該
Ｃｕ若しくはＣｕ合金からなるリードと、Ａｌバンプ電
極との界面に存在する酸化膜の厚みが１０ｎｍ以下で、
かつＡｌバンプ電極を形成するＡｌ中に存在する酸素及
び炭素のそれぞれの含有量が１ａｔｍ％以下であること
を特徴とする、半導体素子と接続する用途の半導体装置
用接続端子。 - 【請求項２】 前記Ａｌバンプ電極が、下記の式に当て
はまるＡｌからなることを特徴とする、請求項１に記載
の半導体装置用接続端子。 式：０．１≦Ｙ／（Ｘ×Ｒ）≦１０ Ｙ：ヌープ硬度（ｋｇｆ／ｍｍ2） Ｘ：（１１１）配向度（％） Ｒ：平均結晶粒径（μｍ） - 【請求項３】 前記Ｙの値が２０≦Ｙ≦７０、Ｘの値が
６０≦Ｘ、Ｒの値が０．１≦Ｒである請求項２に記載の
半導体装置用接続端子。 - 【請求項４】 前記Ａｌの厚みが１μｍ以上２０μｍ以
下の範囲である請求項２または３に記載の半導体装置用
接続端子。 - 【請求項５】 Ｃｕ若しくはＣｕ合金からなるリード上
にＡｌ電極を形成する際に、真空中で該リード表面の酸
化膜を除去し、その後真空を解除せずにＡｌ膜の形成を
行い、該Ａｌ膜形成条件が、単位時間かつ単位Ａｌ膜形
成面積あたりにおける入射バックグランドガスの粒子数
が、入射Ａｌ粒子数の１／１００以下になるように、真
空度とＡｌ膜形成速度をもって調整することを特徴とす
る半導体装置用接続端子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10056313A JPH11260863A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置用接続端子とその製造方法 |
| TW088102860A TW440974B (en) | 1998-03-09 | 1999-02-25 | Connection terminal for semiconductor device and a manufacturing method thereof |
| SG1999001262A SG74127A1 (en) | 1998-03-09 | 1999-02-26 | Connecting lead for semiconductor devices and method for fabricating the lead |
| US09/259,590 US6060771A (en) | 1998-03-09 | 1999-03-01 | Connecting lead for semiconductor devices and method for fabricating the lead |
| EP99301721A EP0942469A3 (en) | 1998-03-09 | 1999-03-08 | Connecting lead for semiconductor devices and method for fabricating the lead |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10056313A JPH11260863A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置用接続端子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260863A true JPH11260863A (ja) | 1999-09-24 |
Family
ID=13023676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10056313A Pending JPH11260863A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置用接続端子とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6060771A (ja) |
| EP (1) | EP0942469A3 (ja) |
| JP (1) | JPH11260863A (ja) |
| SG (1) | SG74127A1 (ja) |
| TW (1) | TW440974B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3695893B2 (ja) * | 1996-12-03 | 2005-09-14 | 沖電気工業株式会社 | 半導体装置とその製造方法および実装方法 |
| JP2001339011A (ja) * | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007220959A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8269321B2 (en) * | 2007-08-28 | 2012-09-18 | Broadcom Corporation | Low cost lead frame package and method for forming same |
| US7755261B2 (en) * | 2007-10-19 | 2010-07-13 | Seiko Epson Corporation | Electronic component, mounting structure thereof, and method for mounting electronic component |
| FI125526B (fi) * | 2008-08-25 | 2015-11-13 | Ge Embedded Electronics Oy | Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60206054A (ja) * | 1984-03-30 | 1985-10-17 | Sumitomo Electric Ind Ltd | リ−ドフレ−ム |
| US4977441A (en) * | 1985-12-25 | 1990-12-11 | Hitachi, Ltd. | Semiconductor device and tape carrier |
| JPH0719797B2 (ja) * | 1986-02-27 | 1995-03-06 | 株式会社東芝 | 半導体装置の実装具 |
| US4714517A (en) * | 1986-05-08 | 1987-12-22 | National Semiconductor Corporation | Copper cleaning and passivating for tape automated bonding |
| KR910006967B1 (ko) * | 1987-11-18 | 1991-09-14 | 가시오 게이상기 가부시기가이샤 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
| US5130781A (en) * | 1988-04-15 | 1992-07-14 | Ibm Corporation | Dam for lead encapsulation |
| US4842662A (en) * | 1988-06-01 | 1989-06-27 | Hewlett-Packard Company | Process for bonding integrated circuit components |
| JP2653179B2 (ja) * | 1989-08-21 | 1997-09-10 | 富士電機株式会社 | 集積回路装置用バンプ電極の製造方法 |
| JP2797542B2 (ja) * | 1989-11-06 | 1998-09-17 | ソニー株式会社 | リードフレームの製造方法 |
| JPH03206633A (ja) * | 1990-01-09 | 1991-09-10 | Furukawa Electric Co Ltd:The | 半導体装置 |
| JPH04323837A (ja) * | 1991-04-24 | 1992-11-13 | Nec Corp | 半導体装置 |
| US5132772A (en) * | 1991-05-31 | 1992-07-21 | Motorola, Inc. | Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding |
| JP3044872B2 (ja) * | 1991-09-25 | 2000-05-22 | ソニー株式会社 | 半導体装置 |
| JP3269171B2 (ja) * | 1993-04-08 | 2002-03-25 | セイコーエプソン株式会社 | 半導体装置およびそれを有した時計 |
| KR960006970B1 (ko) * | 1993-05-03 | 1996-05-25 | 삼성전자주식회사 | 필름 캐리어 및 그 제조방법 |
| JP2853516B2 (ja) * | 1993-05-25 | 1999-02-03 | ソニー株式会社 | リードフレームとその製造方法 |
| JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| JP2970491B2 (ja) * | 1995-09-20 | 1999-11-02 | ソニー株式会社 | 半導体パッケージ及びその製造方法 |
-
1998
- 1998-03-09 JP JP10056313A patent/JPH11260863A/ja active Pending
-
1999
- 1999-02-25 TW TW088102860A patent/TW440974B/zh not_active IP Right Cessation
- 1999-02-26 SG SG1999001262A patent/SG74127A1/en unknown
- 1999-03-01 US US09/259,590 patent/US6060771A/en not_active Expired - Fee Related
- 1999-03-08 EP EP99301721A patent/EP0942469A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6060771A (en) | 2000-05-09 |
| TW440974B (en) | 2001-06-16 |
| EP0942469A3 (en) | 2000-04-05 |
| SG74127A1 (en) | 2000-07-18 |
| EP0942469A2 (en) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5503286A (en) | Electroplated solder terminal | |
| KR100857727B1 (ko) | 구리 집적 회로에서의 상호 접속 | |
| KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| TW517334B (en) | Method of forming barrier layers for solder bumps | |
| JPH0212829A (ja) | ボンデイング・パツド用合金層及びボンデイング・パツド構造体 | |
| US20080138974A1 (en) | Method of sputtering a nickel silicon alloy, especially useful for forming a solder bump barrier | |
| US20050006778A1 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| JPH0136254B2 (ja) | ||
| KR100572565B1 (ko) | 탄성 표면파 장치의 제조방법 | |
| US20060081996A1 (en) | Semiconductor device having aluminum electrode and metallic electrode | |
| JP3527356B2 (ja) | 半導体装置 | |
| US7368380B2 (en) | Method of manufacturing semiconductor device | |
| US6060771A (en) | Connecting lead for semiconductor devices and method for fabricating the lead | |
| US6699780B1 (en) | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching | |
| JPH07169797A (ja) | ボンディング方法及びボンディング構造 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JP2011192840A (ja) | 半導体素子用平角状アルミニウム被覆銅リボン | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JPS63224241A (ja) | 半導体装置の製造方法 | |
| JP3329286B2 (ja) | 半導体装置のボンディング用金合金細線 | |
| TW202234482A (zh) | 半導體裝置用Ag合金接合線 | |
| WO2026083960A1 (ja) | はんだバンプ付き回路部材の製造方法及びはんだバンプ付き回路部材 | |
| JP2026069834A (ja) | はんだバンプ付き回路部材の製造方法、はんだバンプ付き回路部材、及びはんだバンプ付き回路部材の中間体 | |
| JP2757594B2 (ja) | フィルムキャリア装置 |