JPH11260954A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11260954A
JPH11260954A JP10043135A JP4313598A JPH11260954A JP H11260954 A JPH11260954 A JP H11260954A JP 10043135 A JP10043135 A JP 10043135A JP 4313598 A JP4313598 A JP 4313598A JP H11260954 A JPH11260954 A JP H11260954A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
forming
wiring board
resin substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10043135A
Other languages
English (en)
Other versions
JP3939847B2 (ja
Inventor
Tetsuhiro Nakamura
中村　　哲浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP04313598A priority Critical patent/JP3939847B2/ja
Publication of JPH11260954A publication Critical patent/JPH11260954A/ja
Application granted granted Critical
Publication of JP3939847B2 publication Critical patent/JP3939847B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 配線基板に半導体チップを実装し、その半導
体チップを樹脂封止してなるハンダバンプ付き半導体装
置において、半導体チップの熱放散性を下げることな
く、ＰＢＧＡおよびＦＣＢＧＡが吸湿した状態で加熱し
ても、半導体チップが配線基板とダイボンド剤の界面、
または半導体チップおよび配線基板と封止樹脂との界面
で剥離せず、さらにポップコーン現象が発生しない信頼
性の高い半導体装置およびその製造方法を提供すること
にある。 【解決手段】 配線基板上に形成した配線を保護するた
めのレジストおよび半導体チップ上の回路素子を保護す
るための樹脂膜を、露光現像により開口できる最小の開
口径よりも小さい開口径で露光現像することで表面に凹
凸を形成することができ、トランスファモールド、ダイ
ボンド剤、封止樹脂との接着力を向上させ、従来発生し
ていた封止樹脂の剥離や、ポップコーン現象などの不良
を防ぐことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくはハンダバンプ
付き半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、電子回路の高機能化にともなっ
て、多数の電極端子を有する半導体装置が開発されてい
る。その代表的なものとして表面実装形多端子パッケー
ジであるプラスチック・ボールグリッドアレイ（Ｐｌａ
ｓｔｉｃ Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）（以下、Ｐ
ＢＧＡと記載する。）やフリップチップ・ボールグリッ
ドアレイ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）（以下、ＦＣＢＧＡと記載する。）があ
る。
【０００３】以下、図面を用いて従来の技術を説明す
る。図３５は従来例のＰＢＧＡを示す断面図である。図
３５に記載するように上面側に半導体チップ１とワイヤ
ボンディングするための接続電極３を備え、下面側にハ
ンダバンプ６を設けるためのパット電極４を備え、さら
に、樹脂基板２の中心部分の配線１５とパット電極４を
接続して半導体チップ１の発熱を放散させるためのサー
マルビアホール１６と、接続電極３とパット電極４を接
続するためのスルーホール１４と、配線１５を保護する
ためのレジスト５とを備える配線基板１８と、配線基板
１８の中心部分にダイボンド剤７で固定される半導体チ
ップ１と、半導体チップ１上の回路素子を保護するため
の樹脂膜１２と、半導体チップ１の電極と配線基板１８
の接続電極３を接続するためのボンディングワイヤ８
と、半導体チップ１とボンディングワイヤ８を封止する
ためのトランスファモールド９と、配線基板１８のパッ
ト電極４上にハンダバンプ６とを有する構造となってい
る。
【０００４】つぎにＰＢＧＡの製造方法を説明する。図
３６から図３９は、従来技術のＰＢＧＡの製造工程を示
す断面図である。
【０００５】図３６に記載するように、樹脂基板２は四
角形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４と半導体チップ１との放熱のためのサーマルビアホ
ール１６を切削ドリル加工によって設ける。スルーホー
ル１４とサーマルビアホール１６の壁面を含む基板面を
洗浄した後、樹脂基板２の全表面には、無電解銅メッキ
層が設けられる。その銅メッキ層はスルーホール１４と
サーマルビアホール１６の内部にまで形成される。
【０００６】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図３７に
記載するように、樹脂基板２の上面側には、ワイヤーボ
ンディング用の接続電極３を、下面側にはハンダバンプ
６を形成するためのパット電極４と、両面に配線１５が
設けられる。なお樹脂基板２の中心部分の配線１５とパ
ット電極４は、サーマルビアホール１６を介して、また
レジストの開口部に当たる接続電極３とパット電極４は
スルーホール１４を介して接続される。
【０００７】さらに図３８に記載するように樹脂基板２
の両面にレジストをラミネートし、露光現像を行うこと
によりレジスト５を設け、接続電極３とパット電極４に
当たる部分にはレジスト５に開口部を設ける。
【０００８】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が、下地メッキ層を設ける下地メッキ工程
である。
【０００９】つぎに下地メッキ層の上に、ボンディング
ワイヤー８と導通性の優れた厚さ０．３μｍから０．７
μｍ程度の金メッキ層を設ける。図示していないが、こ
の工程が金メッキ層を形成する金メッキ工程である。こ
れで配線基板１８が完成される。
【００１０】つぎに図３９に記載するように配線基板１
８の上面側の中心部分の上に、ダイボンド剤７を塗布
し、その上に半導体チップ１をのせ、ダイボンド剤７が
硬化するまで乾燥させることで半導体チップ１は配線基
板１８上に固定され、半導体チップ１の電極と、配線基
板１８上の接続電極３をボンディングワイヤ８で電気的
に接続する。つぎに半導体チップ１とボンディングワイ
ヤ８は、トランスファモールド９で封止する。
【００１１】この時、半導体チップ１上には回路素子を
保護するための樹脂膜１２を形成し、ワイヤーボンディ
ングで接続する電極部分は樹脂膜１２を露光現像して開
口させておく。
【００１２】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６が設けられる。これでＰＢＧＡが完成する。
【００１３】図４０は従来例のＦＣＢＧＡを示す断面図
である。図４０に記載するように、上面側に半導体チッ
プ１をフリップチップ実装するための接続電極３を備
え、下面側にハンダバンプ６を設けるためのパット電極
４を備え、さらに、接続電極３とパット電極４を接続す
るためのスルーホール１４と、配線１５を保護するため
のレジスト５とを備える配線基板１８と、半導体チップ
１上の回路素子を保護するための樹脂膜１２と、半導体
チップ１上に形成した突起電極１０と、接続電極３と突
起電極１０とを接続するための導電接着剤またはハンダ
等の接続材料１３と、半導体チップ１と配線基板１８と
の間に封止樹脂１１とを有し、配線基板１８のパット電
極４上にハンダバンプ６を有する構造となっている。
【００１４】つぎにＦＣＢＧＡの製造方法を説明する。
図４１から図４４は、ＦＣＢＧＡの製造工程を示す断面
図である。
【００１５】図４１に記載するように、樹脂基板２は四
角形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４を切削ドリル加工によって設ける。スルーホール１
４の壁面を含む基板面を洗浄した後、樹脂基板２の全表
面には、無電解銅メッキ層が設けられる。その銅メッキ
層はスルーホール１４の内部にまで形成される。
【００１６】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図４２に
記載するように、樹脂基板２の上面側には、半導体チッ
プ１をフリップチップ実装するための接続電極３を、下
面側にはハンダバンプを形成するためのパット電極４
と、両面に配線１５が設けられる。なお、開口部に当た
る接続電極３とパット電極４はスルーホール１４を介し
て接続される。
【００１７】さらに図４３に記載するように樹脂基板２
の両面にレジストをラミネートし、露光現像を行うこと
によりレジスト５を設け、接続電極３とパット電極４に
当たる部分にはレジスト５の開口部を設ける。
【００１８】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が下地メッキ層を設ける下地メッキ工程で
ある。
【００１９】つぎに下地メッキ層の上に、厚さ０．３μ
ｍから０．７μｍ程度の金メッキ層を設ける。図示して
いないが、この工程が金メッキ層を形成する金メッキ工
程である。これで配線基板１８が完成される。
【００２０】つぎに図４４に記載するように、上記に記
載した方法で形成した配線基板１８の上面側の接続電極
３と、半導体チップ１上に形成した突起電極１０とをハ
ンダまたは導電接着剤などの接続材料１３で接続する。
その後、封止樹脂１１を半導体チップ１端部より流し込
み熱硬化することで、半導体チップ１を保護する。
【００２１】この時、半導体チップ１上には回路素子を
保護するための樹脂膜１２を形成し、突起電極１０を形
成する電極部分は樹脂膜１２を露光現像して開口させ、
突起電極１０はハンダや銅や金などの金属をメッキ法や
スタッドバンプ法などで形成しておく。
【００２２】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６が設けられる。これでＦＣＢＧＡが完成する。
【００２３】
【発明が解決しようとする課題】前述した半導体装置に
は以下に記載するような問題点がある。一般にＰＢＧＡ
やＦＣＢＧＡは保管中に程度の差はあれ、配線基板１
８、トランスファモールド９、封止樹脂１１より吸湿す
る。この状態でＰＢＧＡやＦＣＢＧＡをマザーボード基
板に実装するために、加熱炉で加熱すると、吸湿した水
分が気化膨張し、応力が発生する。この際、ＰＢＧＡで
は最も強度が弱い、配線基板１８の中心部分上のレジス
ト５とダイボンド剤７との界面で剥離が生じ、ＦＣＢＧ
Ａでは半導体チップ１上の回路素子を保護するための樹
脂膜１２および配線基板１８上の配線１５を保護するた
めのレジスト５と封止樹脂１１との界面での剥離が発生
する。さらには膨れが発生し、これは一般に、パッケー
ジのポップコーン現象と呼ばれている。
【００２４】ポップコーン現象により、隣りあうハンダ
バンプ６が接触し、電気的に短絡が発生したり、半導体
チップ１が動き、ボンディングワイヤ８の切れが発生す
るなど半導体装置の信頼性を損なう。
【００２５】配線基板１８において、半導体チップ１下
のサーマルビアホール１６は、半導体チップ１の動作時
の発熱をハンダバンプ６より通過させて、ＰＢＧＡの外
側に放散するために設けてある。
【００２６】しかしサーマルビアホール１６はＰＢＧＡ
が吸湿の際、水分の流入経路となっている。サーマルビ
アホール１６の下面側は、レジスト５で覆われている
が、吸湿水分はレジスト５を浸透し、空洞のサーマルビ
アホール１６を通って、半導体チップ１を固定している
ダイボンド剤７の下面近傍に溜まる。このためサーマル
ビアホール１６の数が多いほど、ＰＢＧＡに吸湿水分が
溜まる量が多くなり、ポップコーン現象の発生する傾向
が大きくなる。
【００２７】これまではポップコーン現象を防ぐため
に、サーマルビアホール１６の数を減らしていた。しか
しながらサーマルビアホール１６を減らすことは、半導
体チップ１の放熱効果を低下させることになる。
【００２８】本発明の目的は、上記課題を解決して、半
導体チップの熱放散性を下げることなく、ＰＢＧＡおよ
びＦＣＢＧＡが吸湿した状態で加熱しても、半導体チッ
プが中心部分とダイボンド剤との界面で剥離せず、さら
にポップコーン現象が発生しない信頼性の高い半導体装
置およびその製造方法を提供することにある。
【００２９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明における半導体装置およびその製造方法
は、下記記載の構成と製造方法を採用する。
【００３０】本発明の半導体装置は、上面側に半導体チ
ップとワイヤボンディングするための接続電極を備え、
下面側にハンダバンプを設けるためのパット電極を備
え、さらに、樹脂基板の中心部分とパット電極を接続し
て半導体チップの発熱を放散させるためのサーマルビア
ホールと、接続電極とパット電極を接続するためのスル
ーホールと、配線を保護するための表面に凹凸のあるレ
ジストとを備える配線基板と、配線基板の中心部分上に
ダイボンド剤で固定される半導体チップと、半導体チッ
プ上の回路素子を保護するための樹脂膜と、半導体チッ
プの電極と配線基板の接続電極を接続するためのボンデ
ィングワイヤと、半導体チップとボンディングワイヤを
封止するためのトランスファモールドと、配線基板のパ
ット電極上にハンダバンプとを有することを特徴として
いる。
【００３１】また、請求項２記載の本発明の半導体装置
は、上面側に半導体チップとワイヤボンディングするた
めの接続電極を備え、下面側にハンダバンプを設けるた
めのパット電極を備え、さらに、樹脂基板の中心部分と
パット電極を接続して半導体チップの発熱を放散させる
ためのサーマルビアホールと、接続電極とパット電極を
接続するためのスルーホールと、配線を保護するための
レジストとを備える配線基板と、配線基板の中心部分上
にダイボンド剤で固定される半導体チップと、半導体チ
ップ上の回路素子を保護するための表面に凹凸のある樹
脂膜と、半導体チップの電極と配線基板の接続電極を接
続するためのボンディングワイヤと、半導体チップとボ
ンディングワイヤを封止するためのトランスファモール
ドと、配線基板のパット電極上にハンダバンプとを有す
ることを特徴としている。
【００３２】また、請求項３記載の本発明の半導体装置
は、上面側に半導体チップとワイヤボンディングするた
めの接続電極を備え、下面側にハンダバンプを設けるた
めのパット電極を備え、さらに、樹脂基板の中心部分と
パット電極を接続して半導体チップの発熱を放散させる
ためのサーマルビアホールと、接続電極とパット電極を
接続するためのスルーホールと、配線を保護するための
表面に凹凸のあるレジストとを備える配線基板と、配線
基板の中心部分上にダイボンド剤で固定される半導体チ
ップと、半導体チップ上の回路素子を保護するための表
面に凹凸のある樹脂膜と、半導体チップの電極と配線基
板の接続電極を接続するためのボンディングワイヤと、
半導体チップとボンディングワイヤを封止するためのト
ランスファモールドと、配線基板のパット電極上にハン
ダバンプとを有することを特徴としている。
【００３３】また、請求項４記載の本発明の半導体装置
は、上面側に半導体チップをフリップチップ実装するた
めの接続電極を備え、下面側にハンダバンプを設けるた
めのパット電極を備え、さらに、接続電極とパット電極
を接続するためのスルーホールと、配線を保護するため
の表面に凹凸のあるレジストとを備える配線基板と、配
線基板上に形成した接続電極と、半導体チップ上の回路
素子を保護するための樹脂膜と、半導体チップ上に形成
した突起電極と、接続電極と突起電極を接続するための
導電接着剤またはハンダ等の接続材料と、半導体チップ
と配線基板の間に封止樹脂とを有し、配線基板のパット
電極上にハンダバンプを有することを特徴としている。
【００３４】また、請求項５記載の本発明の半導体装置
は、上面側に半導体チップをフリップチップ実装するた
めの接続電極を備え、下面側にハンダバンプを設けるた
めのパット電極を備え、さらに、接続電極とパット電極
を接続するためのスルーホールと、配線を保護するため
のレジストとを備える配線基板と、配線基板上に形成し
た接続電極と、半導体チップ上の回路素子を保護するた
めの表面に凹凸のある樹脂膜と、半導体チップ上に形成
した突起電極と、接続電極と突起電極を接続するための
導電接着剤またはハンダ等の接続材料と、半導体チップ
と配線基板の間に封止樹脂とを有し、配線基板のパット
電極上にハンダバンプを有することを特徴としている。
【００３５】また、請求項６記載の本発明の半導体装置
は、上面側に半導体チップをフリップチップ実装するた
めの接続電極を備え、下面側にハンダバンプを設けるた
めのパット電極を備え、さらに、接続電極とパット電極
を接続するためのスルーホールと、配線を保護するため
の表面に凹凸のあるレジストとを備える配線基板と、配
線基板上に形成した接続電極と、半導体チップ上の回路
素子を保護するための表面に凹凸のある樹脂膜と、半導
体チップ上に形成した突起電極と、接続電極と突起電極
を接続するための導電接着剤またはハンダ等の接続材料
と、半導体チップと配線基板の間に封止樹脂とを有し、
配線基板のパット電極上にハンダバンプを有することを
特徴としている。
【００３６】また、本発明の半導体装置の製造方法は、
上下面に銅箔張りした樹脂基板に、半導体チップの放熱
用貫通穴のサーマルビアホールと、樹脂基板の上下面を
接続するためのスルーホールを形成するための穴あけ加
工と、樹脂基板の全表面と穴あけ工程で設けられた穴の
中に銅メッキ層を設ける銅メッキ工程と、樹脂基板の上
面側には半導体チップの電極とボンディングワイヤで接
続される接続電極と、樹脂基板の下面側にはハンダバン
プを形成するためのパット電極を形成するためのパター
ン化工程と、樹脂基板上にレジストを配置し、接続電極
およびパット電極にレジストの開口部を形成するレジス
ト形成工程とともに、それ以外の部分に表面に凹凸のあ
る配線を保護するためのレジストを形成する凹凸形成工
程と、パターン化した銅メッキ層上に金メッキのための
下地メッキを行う下地メッキ工程と、その下地メッキ層
上に金メッキ層を形成する金メッキ工程と、半導体チッ
プ上に樹脂膜を配置し、電極部分を開口する樹脂膜形成
工程と、配線基板の中心部分上に半導体チップをダイボ
ンド剤で固定するダイボンド工程と、固定された半導体
チップの電極と配線基板の接続電極をボンディングワイ
ヤで接続するワイヤボンド工程と、配線基板上に固定さ
れた半導体チップと、この半導体チップと配線基板上の
接続電極を接続するボンディングワイヤを樹脂で封止す
るトランスファモールド工程と、配線基板下面側のパッ
ト電極にハンダボールを供給し、加熱炉で加熱すること
により、ハンダボールがパット電極上に固定され、ハン
ダバンプが形成されるバンプ工程とを有することを特徴
としている。
【００３７】また、請求項８記載の本発明の半導体装置
の製造方法は、上下面に銅箔張りした樹脂基板に、半導
体チップの放熱用貫通穴のサーマルビアホールと、樹脂
基板の上下面を接続するためのスルーホールを形成する
ための穴あけ加工と、樹脂基板の全表面と穴あけ工程で
設けられた穴の中に銅メッキ層を設ける銅メッキ工程
と、樹脂基板の上面側には半導体チップの電極とボンデ
ィングワイヤで接続される接続電極と、樹脂基板の下面
側にはハンダバンプを形成するためのパット電極を形成
するためのパターン化工程と、樹脂基板上にレジストを
配置し、接続電極およびパット電極にレジストの開口部
を形成するレジスト形成工程と、パターン化した銅メッ
キ層上に金メッキのための下地メッキを行う下地メッキ
工程と、その下地メッキ層上に金メッキ層を形成する金
メッキ工程と、半導体チップ上に樹脂膜を配置し、電極
部分を開口する樹脂膜形成工程と、かつ、それ以外の部
分の表面に凹凸を形成する凹凸形成工程と、配線基板の
中心部分上に半導体チップをダイボンド剤で固定するダ
イボンド工程と、固定された半導体チップの電極と配線
基板の接続電極をボンディングワイヤで接続するワイヤ
ボンド工程と、配線基板上に固定された半導体チップ
と、この半導体チップと配線基板上の接続電極を接続す
るボンディングワイヤを樹脂で封止するトランスファモ
ールド工程と、配線基板下面側のパット電極にハンダボ
ールを供給し、加熱炉で加熱することにより、ハンダボ
ールがパット電極上に固定され、ハンダバンプが形成さ
れるバンプ工程とを有することを特徴としている。
【００３８】また、請求項９記載の本発明の半導体装置
の製造方法は、上下面に銅箔張りした樹脂基板に、半導
体チップの放熱用貫通穴のサーマルビアホールと、樹脂
基板の上下面を接続するためのスルーホールを形成する
ための穴あけ加工と、樹脂基板の全表面と穴あけ工程で
設けられた穴の中に銅メッキ層を設ける銅メッキ工程
と、樹脂基板の上面側には半導体チップの電極とボンデ
ィングワイヤで接続される接続電極と、樹脂基板の下面
側にはハンダバンプを形成するためのパット電極を形成
するためのパターン化工程と、樹脂基板上にレジストを
配置し、接続電極およびパット電極にレジストの開口部
を形成するレジスト形成工程とともに、それ以外の部分
に表面に凹凸のある配線を保護するためのレジストを形
成する凹凸形成工程と、パターン化した銅メッキ層上に
金メッキのための下地メッキを行う下地メッキ工程と、
その下地メッキ層上に金メッキ層を形成する金メッキ工
程と、半導体チップ上に樹脂膜を配置し、電極部分を開
口する樹脂膜形成工程と、かつ、それ以外の部分の表面
に凹凸を形成する凹凸形成工程と、配線基板の中心部分
上に半導体チップをダイボンド剤で固定するダイボンド
工程と、固定された半導体チップの電極と配線基板の接
続電極をボンディングワイヤで接続するワイヤボンド工
程と、配線基板上に固定された半導体チップと、この半
導体チップと配線基板上の接続電極を接続するボンディ
ングワイヤを樹脂で封止するトランスファモールド工程
と、配線基板下面側のパット電極にハンダボールを供給
し、加熱炉で加熱することにより、ハンダボールがパッ
ト電極上に固定され、ハンダバンプが形成されるバンプ
工程とを有することを特徴としている。
【００３９】また、請求項１０記載の本発明の半導体装
置の製造方法は、上下面に銅箔張りした樹脂基板に、樹
脂基板の上下面を接続するためのスルーホールを形成す
るための穴あけ加工と、樹脂基板の全表面と穴あけ工程
で設けられた穴の中に銅メッキ層を設ける銅メッキ工程
と、樹脂基板の上面側には半導体チップ上に形成した突
起電極と接続するための接続電極と、樹脂基板の下面側
にはハンダバンプを形成するためのパット電極を形成す
るためのパターン化工程と、樹脂基板上にレジストを配
置し、半導体チップ上に形成した突起電極との接続部分
に当たる接続電極およびパット電極部分を開口するレジ
スト形成工程とともに、それ以外の部分の表面に凹凸を
形成する凹凸形成工程と、パターン化した銅メッキ層上
に金メッキのための下地メッキを行う下地メッキ工程
と、その下地メッキ層上に金メッキ層を形成する金メッ
キ工程と、半導体チップ上の電極部分を開口し、かつ、
それ以外の部分には回路素子を保護するための樹脂膜を
形成する工程と、配線基板の接続電極と半導体チップ上
に形成した突起電極を導電接着剤またはハンダなどで固
定するボンディング工程と、半導体チップと配線基板の
間に封止樹脂を流し込み、加熱炉で加熱硬化させる封止
工程と、配線基板下面側のパット電極にハンダボールを
供給し、加熱炉で加熱することにより、ハンダボールが
パット電極上に固定され、ハンダバンプが形成されるバ
ンプ工程とを有することを特徴としている。
【００４０】また、請求項１１記載の本発明の半導体装
置の製造方法は、上下面に銅箔張りした樹脂基板に、樹
脂基板の上下面を接続するためのスルーホールを形成す
るための穴あけ加工と、樹脂基板の全表面と穴あけ工程
で設けられた穴の中に銅メッキ層を設ける銅メッキ工程
と、樹脂基板の上面側には半導体チップ上に形成した突
起電極と接続するための接続電極と、樹脂基板の下面側
にはハンダバンプを形成するためのパット電極を形成す
るためのパターン化工程と、半導体チップ上に形成した
突起電極との接続部分に当たる接続電極およびパット電
極部分を開口するとともに、配線を保護するためのレジ
ストを形成する工程と、パターン化した銅メッキ層上に
金メッキのための下地メッキを行う下地メッキ工程と、
その下地メッキ層上に金メッキ層を形成する金メッキ工
程と、半導体チップ上に樹脂膜を配置し、電極部分を開
口する樹脂膜形成工程と、かつそれ以外の部分の表面に
凹凸を形成する凹凸形成工程と、配線基板の接続電極と
半導体チップ上に形成した突起電極を導電接着剤または
ハンダなどで固定するボンディング工程と、半導体チッ
プと配線基板の間に封止樹脂を流し込み、加熱炉で加熱
硬化させる封止工程と、配線基板下面側のパット電極に
ハンダボールを供給し、加熱炉で加熱することにより、
ハンダボールがパット電極上に固定され、ハンダバンプ
が形成されるバンプ工程とを有することを特徴としてい
る。
【００４１】また、請求項１２記載の本発明の半導体装
置の製造方法は、上下面に銅箔張りした樹脂基板に、樹
脂基板の上下面を接続するためのスルーホールを形成す
るための穴あけ加工と、樹脂基板の全表面と穴あけ工程
で設けられた穴の中に銅メッキ層を設ける銅メッキ工程
と、樹脂基板の上面側には半導体チップ上に形成した突
起電極と接続するための接続電極と、樹脂基板の下面側
にはハンダバンプを形成するためのパット電極を形成す
るためのパターン化工程と、樹脂基板上にレジストを配
置し、半導体チップ上に形成した突起電極との接続部分
に当たる接続電極およびパット電極部分を開口するレジ
スト形成工程とともに、それ以外の部分の表面に凹凸を
形成する凹凸形成工程と、パターン化した銅メッキ層上
に金メッキのための下地メッキを行う下地メッキ工程
と、その下地メッキ層上に金メッキ層を形成する金メッ
キ工程と、半導体チップ上に樹脂膜を配置し、電極部分
を開口する樹脂膜形成工程と、かつそれ以外の部分の表
面に凹凸を形成する凹凸形成工程と、配線基板の接続電
極と半導体チップ上に形成した突起電極を導電接着剤ま
たはハンダなどで固定するボンディング工程と、半導体
チップと配線基板の間に封止樹脂を流し込み、加熱炉で
加熱硬化させる封止工程と、配線基板下面側のパット電
極にハンダボールを供給し、加熱炉で加熱することによ
り、ハンダボールがパット電極上に固定され、ハンダバ
ンプが形成されるバンプ工程とを有することを特徴とし
ている。
【００４２】［作用］本発明では、樹脂基板上に形成し
た配線を保護するためのレジストおよび半導体チップ上
の回路素子を保護するための樹脂膜を露光現像により開
口できる最小の開口径よりも小さい開口径で露光現像す
ることで表面に凹凸を形成している。
【００４３】そのためＰＢＧＡにおいては半導体チップ
を固定させるためのダイボンド剤との接着面積が増加す
るので接着力が向上し、半導体チップを固定するための
ダイボンド剤と樹脂基板上に形成した配線を保護するた
めのレジストとの界面から進入する水分の経路が長くな
るため、従来発生していた半導体チップを固定するため
のダイボンド剤の剥離やポップコーン現象などの不良を
防ぐことができる。
【００４４】また、ＦＣＢＧＡにおいても半導体チップ
と配線基板との間に流し込む封止樹脂と、半導体チップ
上の回路素子を保護するための樹脂膜および配線基板上
の配線を保護するためのレジストとの接着面積が増加す
るので接着力が向上し、封止樹脂と半導体チップ上の回
路素子を保護するための樹脂膜および配線基板上の配線
を保護するためのレジストとの界面から進入する水分の
経路が長くなるため、従来発生していた封止樹脂の剥離
や、ポップコーン現象などの不良を防ぐことができる。
【００４５】
【発明の実施の形態】以下、図面を用いて、本発明の実
施の形態を実施例により、本発明の半導体装置およびそ
の製造方法について説明する。
【００４６】
【実施例】（実施例１）図１は本発明の第一の実施例の
ＰＢＧＡを示す断面図である。図１に記載するように、
上面側に半導体チップ１とワイヤボンディングするため
の接続電極３を備え、下面側にハンダバンプ６を設ける
ためのパット電極４を備え、さらに、樹脂基板２の中心
部分の配線１５とパット電極４を接続して半導体チップ
１の発熱を放散させるためのサーマルビアホール１６
と、接続電極３とパット電極４を接続するためのスルー
ホール１４と、配線１５を保護するための表面に凹凸の
あるレジスト５とを備える配線基板１８と、配線基板１
８の中心部分上にダイボンド剤７で固定される半導体チ
ップ１と、半導体チップ１上の回路素子を保護するため
の樹脂膜１２と、半導体チップ１の電極と配線基板１８
の接続電極３を接続するためのボンディングワイヤ８
と、半導体チップ１とボンディングワイヤ８を封止する
ためのトランスファモールド９と、配線基板１８のパッ
ト電極４上にハンダバンプ６とを有する構造となってい
る。
【００４７】つぎに第一の実施例における半導体装置の
製造方法を説明する。図２から図５は、第一の実施例の
半導体装置の製造工程を示す断面図である。
【００４８】図２に記載するように、樹脂基板２は四角
形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４と半導体チップ１との放熱のためのサーマルビアホ
ール１６を切削ドリル加工によって設ける。スルーホー
ル１４とサーマルビアホール１６の壁面を含む基板面を
洗浄した後、樹脂基板２の全表面には、無電解銅メッキ
層が設けられる。その銅メッキ層はスルーホール１４と
サーマルビアホール１６の内部にまで形成される。
【００４９】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図３に記
載するように、樹脂基板２の上面側には、ワイヤーボン
ディング用の接続電極３と、下面側にはハンダバンプ６
を形成するためのパット電極４と両面に配線１５が設け
られる。なお樹脂基板２の中心部分の配線１５とパット
電極４は、サーマルビアホール１４を介して、また、レ
ジストの開口部に当たる接続電極３とパット電極４はス
ルーホール１４を介して接続される。
【００５０】さらに樹脂基板２の両面にレジストをラミ
ネートし、露光現像を行うことによりレジスト５を設
け、接続電極３とパット電極４に当たる部分にはレジス
ト５の開口部を設ける。
【００５１】この時、樹脂基板２の上面側の接続電極３
以外の場所にレジスト５の露光現像により開口できる最
小の開口径よりも小さい開口径で露光現像を行うこと
で、露光現像により開口できる最小の開口径よりも小さ
い開口径での部分は完全に開口せず、図４に記載するよ
うにレジスト表面に凹凸を形成することができる。
【００５２】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が下地メッキ層を設ける下地メッキ工程で
ある。
【００５３】つぎに下地メッキ層の上に、ボンディング
ワイヤーと導通性の優れた厚さ０．３μｍから０．７μ
ｍ程度の金メッキ層を設ける。図示していないが、この
工程が金メッキ層を形成する金メッキ工程である。これ
で配線基板１８が完成される。
【００５４】つぎに図５に記載するように、上記に記載
した方法で形成した配線基板１８上面側の中心部分の上
に、ダイボンド剤７を塗布し、その上に半導体チップ１
をのせ、ダイボンド剤７が硬化するまで乾燥させ、半導
体チップ１を配線基板１８上に固定し、半導体チップ１
の電極と、配線基板１８上の接続電極３をボンディング
ワイヤ８で電気的に接続する。その後、半導体チップ１
とボンディングワイヤ８は、トランスファモールド９で
封止する。
【００５５】このとき実装する半導体チップ１は図５に
記載するように回路素子を保護するための樹脂膜１２が
形成してあり、ワイヤボンディングで接続する端子部分
の樹脂膜１２を露光現像により開口させている。
【００５６】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６を設ける。これで本発明の半導体装置が完成す
る。
【００５７】（実施例２）図６は本発明の第二の実施例
のＰＢＧＡを示す断面図である。図６に記載するよう
に、上面側に半導体チップ１とワイヤボンディングする
ための接続電極３を備え、下面側にハンダバンプ６を設
けるためのパット電極４を備え、さらに、樹脂基板２の
中心部分の配線１５とパット電極４を接続して半導体チ
ップ１の発熱を放散させるためのサーマルビアホール１
６と、接続電極３とパット電極４を接続するためのスル
ーホール１４と、配線１５を保護するためのレジスト５
とを備える配線基板１８と、配線基板１８の中心部分上
にダイボンド剤７で固定される半導体チップ１と、半導
体チップ１上の回路素子を保護するための表面に凹凸の
ある樹脂膜１２と、半導体チップ１の電極と配線基板１
８の接続電極３を接続するためのボンディングワイヤ８
と、半導体チップ１とボンディングワイヤ８を封止する
ためのトランスファモールド９と、配線基板１８のパッ
ト電極４上にハンダバンプ６とを有する構造となってい
る。
【００５８】つぎに第二の実施例における半導体装置の
製造方法を説明する。図７から図１０は、第二の実施例
の半導体装置の製造工程を示す断面図である。
【００５９】図７に記載するように、樹脂基板２は四角
形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４と半導体チップ１との放熱のためのサーマルビアホ
ール１６を切削ドリル加工によって設ける。スルーホー
ル１４とサーマルビアホール１６の壁面を含む基板面を
洗浄した後、樹脂基板２の全表面には、無電解銅メッキ
層が設けられる。その銅メッキ層はスルーホール１４と
サーマルビアホール１６の内部にまで形成される。
【００６０】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図８に記
載するように、樹脂基板２の上面側には、ワイヤーボン
ディング用の接続電極３と、下面側にはハンダバンプ６
を形成するためのパット電極４と両面に配線１５が設け
られる。なお樹脂基板２の中心部分の配線１５とパット
電極４は、サーマルビアホール１４を介して、また、レ
ジストの開口部に当たる接続電極３とパット電極４はス
ルーホール１４を介して接続される。
【００６１】さらに図９に記載するように、樹脂基板２
の両面にレジストをラミネートし、露光現像を行うこと
によりレジスト５を設け、接続電極３とパット電極４に
当たる部分にはレジスト５の開口部を設ける。
【００６２】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が下地メッキ層を設ける下地メッキ工程で
ある。
【００６３】つぎに下地メッキ層の上に、ボンディング
ワイヤーと導通性の優れた厚さ０．３μｍから０．７μ
ｍ程度の金メッキ層を設ける。図示していないが、この
工程が金メッキ層を形成する金メッキ工程である。これ
で配線基板１８が完成される。
【００６４】つぎに図１０に記載するように、上記に記
載した方法で形成した配線基板１８上面側の中心部分の
上に、ダイボンド剤７を塗布し、その上に半導体チップ
１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半
導体チップ１を配線基板１８上に固定し、半導体チップ
１の電極と、配線基板１８上の接続電極３をボンディン
グワイヤ８で電気的に接続する。その後、半導体チップ
１とボンディングワイヤ８は、トランスファモールド９
で封止する。
【００６５】このとき実装する半導体チップ１は図１０
に記載するように回路素子を保護するための樹脂膜１２
が形成してあり、ワイヤボンディングで接続する端子部
分の樹脂膜１２を露光現像により開口させる際、露光現
像により開口できる最小の開口径よりも小さい開口径で
突起電極１０を形成する端子以外の部分も露光現像する
ことで半導体チップ１の回路素子を保護している樹脂膜
１２に凹凸を形成している。
【００６６】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６を設ける。これで本発明の半導体装置が完成す
る。
【００６７】（実施例３）図１１は本発明の第三の実施
例のＰＢＧＡを示す断面図である。図１１に記載するよ
うに、上面側に半導体チップ１とワイヤボンディングす
るための接続電極３を備え、下面側にハンダバンプ６を
設けるためのパット電極４を備え、さらに、樹脂基板２
の中心部分の配線１５とパット電極４を接続して半導体
チップ１の発熱を放散させるためのサーマルビアホール
１６と、接続電極３とパット電極４を接続するためのス
ルーホール１４と、配線１５を保護するための表面に凹
凸のあるレジスト５とを備える配線基板１８と、配線基
板１８の中心部分上にダイボンド剤７で固定される半導
体チップ１と、半導体チップ１上の回路素子を保護する
ための表面に凹凸のある樹脂膜１２と、半導体チップ１
の電極と配線基板１８の接続電極３を接続するためのボ
ンディングワイヤ８と、半導体チップ１とボンディング
ワイヤ８を封止するためのトランスファモールド９と、
配線基板１８のパット電極４上にハンダバンプ６とを有
する構造となっている。
【００６８】つぎに第三の実施例における半導体装置の
製造方法を説明する。図１２から図１５は、第三の実施
例の半導体装置の製造工程を示す断面図である。
【００６９】図１２に記載するように、樹脂基板２は四
角形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４と半導体チップ１との放熱のためのサーマルビアホ
ール１６を切削ドリル加工によって設ける。スルーホー
ル１４とサーマルビアホール１６の壁面を含む基板面を
洗浄した後、樹脂基板２の全表面には、無電解銅メッキ
層が設けられる。その銅メッキ層はスルーホール１４と
サーマルビアホール１６の内部にまで形成される。
【００７０】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図１３に
記載するように、樹脂基板２の上面側には、ワイヤーボ
ンディング用の接続電極３と、下面側にはハンダバンプ
６を形成するためのパット電極４と両面に配線１５が設
けられる。なお樹脂基板２の中心部分の配線１５とパッ
ト電極４は、サーマルビアホール１４を介して、また、
レジストの開口部に当たる接続電極３とパット電極４は
スルーホール１４を介して接続される。
【００７１】さらに樹脂基板２の両面にレジストをラミ
ネートし、露光現像を行うことによりレジスト５を設
け、接続電極３とパット電極４に当たる部分にはレジス
ト５の開口部を設ける。
【００７２】この時、樹脂基板２の上面側の接続電極３
以外の場所にレジスト５の露光現像により開口できる最
小の開口径よりも小さい開口径で露光現像を行うこと
で、露光現像により開口できる最小の開口径よりも小さ
い開口径での部分は完全に開口せず、図１４に記載する
ようにレジスト表面に凹凸を形成することができる。
【００７３】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が下地メッキ層を設ける下地メッキ工程で
ある。
【００７４】つぎに下地メッキ層の上に、ボンディング
ワイヤーと導通性の優れた厚さ０．３μｍから０．７μ
ｍ程度の金メッキ層を設ける。図示していないが、この
工程が金メッキ層を形成する金メッキ工程である。これ
で配線基板１８が完成される。
【００７５】つぎに図１５に記載するように、上記に記
載した方法で形成した配線基板１８上面側の中心部分の
上に、ダイボンド剤７を塗布し、その上に半導体チップ
１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半
導体チップ１を配線基板１８上に固定し、半導体チップ
１の電極と、配線基板１８上の接続電極３をボンディン
グワイヤ８で電気的に接続する。その後、半導体チップ
１とボンディングワイヤ８は、トランスファモールド９
で封止する。
【００７６】このとき実装する半導体チップ１は図１５
に記載するように回路素子を保護するための樹脂膜１２
が形成してあり、ワイヤボンディングで接続する端子部
分の樹脂膜１２を露光現像により開口させる際、露光現
像により開口できる最小の開口径よりも小さい開口径で
突起電極１０を形成する端子以外の部分も露光現像する
ことで半導体チップ１の回路素子を保護している樹脂膜
１２に凹凸を形成している。
【００７７】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６を設ける。これで本発明の半導体装置が完成す
る。
【００７８】（実施例４）図１６は本発明の第四の実施
例のＦＣＢＧＡを示す断面図である。図１６に記載する
ように、上面側に半導体チップ１をフリップチップ実装
するための接続電極３を備え、下面側にハンダバンプ６
を設けるためのパット電極４を備え、さらに、接続電極
３とパット電極４を接続するためのスルーホール１４
と、配線１５を保護するための表面に凹凸のあるレジス
ト５とを備える配線基板１８と、半導体チップ１上の回
路素子を保護するための樹脂膜１２と、半導体チップ１
上に形成した突起電極１０と、接続電極１３と突起電極
１０を接続するための導電接着剤またはハンダ等の接続
材料１３と、半導体チップ１と配線基板１８の間に封止
樹脂１１とを有し、配線基板１８のパット電極４上にハ
ンダバンプ６を有する構造となっている。
【００７９】つぎに第四の実施例における半導体装置の
製造方法を説明する。図１７から図２０は、第四の実施
例における半導体装置の製造工程を示す断面図である。
【００８０】図１７に記載するように、樹脂基板２は四
角形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４を切削ドリル加工によって設ける。スルーホール１
４の壁面を含む基板面を洗浄した後、樹脂基板２の全表
面には、無電解銅メッキ層が設けられる。その銅メッキ
層はスルーホール１４の内部にまで形成される。
【００８１】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図１８に
記載するように、樹脂基板２の上面側には、半導体チッ
プ１をフリップチップ実装するための接続電極３と、下
面側にはハンダバンプ６を形成するためのパット電極４
と、両面に配線１５が設けられる。なお、レジストの開
口部に当たる接続電極３とパット電極４はスルーホール
１４を介して接続される。
【００８２】さらに樹脂基板２の両面にレジストをラミ
ネートし、露光現像を行うことによりレジストを設け、
接続電極３とパット電極４に当たる部分にはレジスト５
の開口部を設ける。
【００８３】この時、樹脂基板２の上面側の接続電極３
以外の場所にレジスト５を露光現像により開口できる最
小の開口径よりも小さい開口径で露光現像を行うこと
で、露光現像により開口できる最小の開口径よりも小さ
い開口径での部分は完全に開口せず、図１９に記載する
ようにレジスト５表面に凹凸を形成することができる。
【００８４】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。図示していないが、以上
の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ
層までの工程が下地メッキ層を設ける下地メッキ工程で
ある。
【００８５】つぎに下地メッキ層の上に、厚さ０．３μ
ｍから０．７μｍ程度の金メッキ層を設ける。図示して
いないが、この工程が金メッキ層を形成する金メッキ工
程である。これで配線基板１８が完成される。
【００８６】つぎに図２０に記載するように、上記に記
載した方法で形成した配線基板１８の上面側の接続電極
３と、半導体チップ１上に形成した突起電極１０とをハ
ンダまたは導電接着剤などの接続材料１３でフリップチ
ップ実装を行う。その後、封止樹脂１１を半導体チップ
１端部より流し込み熱硬化することで、半導体チップ１
を保護する。
【００８７】フリップチップ実装する半導体チップ１は
回路素子を保護するための樹脂膜１２を形成し、突起電
極１０を形成する電極部分は露光現像により開口させ、
突起電極１０はハンダや銅や金などの金属をメッキ法や
スタッドバンプ法などで形成しておく。
【００８８】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６が設けられる。これで本発明の半導体装置が完
成する。
【００８９】（実施例５）図２１は本発明の第五の実施
例のＦＣＢＧＡを示す断面図である。図２１に記載する
ように、上面側に半導体チップ１をフリップチップ実装
するための接続電極３を備え、下面側にハンダバンプ６
を設けるためのパット電極４を備え、さらに、接続電極
３とパット電極４を接続するためのスルーホール１４
と、配線１５を保護するためのレジスト５とを備える配
線基板１８と、半導体チップ１上の回路素子を保護する
ための表面に凹凸のある樹脂膜１２と、半導体チップ１
上に形成した突起電極１０と、接続電極３と突起電極１
０を接続するための導電接着剤またはハンダ等の接続材
料１３と、半導体チップ１と配線基板１８の間に封止樹
脂１１とを有し、配線基板１８のパット電極４上にハン
ダバンプ６を有する構造となっている。
【００９０】つぎに第五の実施例における半導体装置の
製造方法を説明する。図２２から図２７は、第五の実施
例における半導体装置の製造工程を示す断面図である。
【００９１】図２２に記載するように、樹脂基板２は四
角形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４を切削ドリル加工によって設ける。スルーホール１
４の壁面を含む基板面を洗浄した後、樹脂基板２の全表
面には、無電解銅メッキ層が設けられる。その銅メッキ
層はスルーホール１４の内部にまで形成される。
【００９２】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、エッチング液を樹脂基板
２の上下両面に吹き付け、エッチングレジスト膜のない
露出した銅を除去する。このエッチング後、残ったエッ
チングレジスト膜を除去する。この工程により図２３に
記載するように、樹脂基板２の上面側には、半導体チッ
プ１をフリップチップ実装するための接続電極３と、下
面側にはハンダバンプ６を形成するためのパット電極４
と、両面に配線１５が設けられる。なお、レジストの開
口部に当たる接続電極３とパット電極４はスルーホール
１４を介して接続される。
【００９３】さらに図２４に記載するように樹脂基板２
の両面にレジスト５をラミネートし、露光現像を行うこ
とによりレジスト５を設け、接続電極３とパット電極４
に当たる部分にはレジスト５の開口部を設ける。
【００９４】つぎに樹脂基板２の上下両面の露出してい
る電極の銅メッキ層の表面に、厚さ２から５μｍ程度の
ニッケルメッキ層を設ける。さらに、そのニッケルメッ
キ層の表面に、コバルト等の不純物を含み、ニッケルメ
ッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフ
ラッシュ金メッキ層を設ける。以上の銅メッキ層とニッ
ケルメッキ層とフラッシュ金メッキ層までの工程が下地
メッキ層を設ける下地メッキ工程である。
【００９５】つぎに下地メッキ層の上に、ボンディング
ワイヤー８と導通性の優れた厚さ０．３μｍから０．７
μｍ程度の金メッキ層を設ける。この工程が金メッキ層
を形成する金メッキ工程である。これで配線基板１８が
完成される。
【００９６】つぎに図２７に記載するように、上記に記
載した方法で形成した配線基板１８の上面側の接続電極
３と、半導体チップ１上に形成した突起電極１０とをハ
ンダまたは導電接着剤などの接続材料１３でフリップチ
ップ実装を行う。その後、封止樹脂１１を半導体チップ
１端部より流し込み熱硬化することで、半導体チップ１
を保護する。
【００９７】フリップチップ実装する半導体チップ１は
図２５に記載するように回路素子を保護するための樹脂
膜１２が形成してあり、突起電極１０を形成する端子部
分の樹脂膜１２を露光現像により開口させる際、露光現
像により開口できる最小の開口径よりも小さい開口径で
突起電極１０を形成する端子以外の部分も露光現像する
ことで半導体チップ１の回路素子を保護している樹脂膜
１２に凹凸を形成している。
【００９８】その後、図２６に記載するように半導体チ
ップ１上に形成する突起電極１０はハンダや銅や金など
の金属をメッキ法やスタッドバンプ法などで形成してお
く。
【００９９】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６が設けられる。これで本発明の半導体装置が完
成する。
【０１００】（実施例６）図２８は本発明の第六の実施
例のＦＣＢＧＡを示す断面図である。図２８に記載する
ように、上面側に半導体チップ１をフリップチップ実装
するための接続電極３を備え、下面側にハンダバンプ６
を設けるためのパット電極４を備え、さらに、接続電極
３とパット電極４を接続するためのスルーホール１４
と、配線１５を保護するための表面に凹凸のあるレジス
ト５とを備える配線基板１８と、配線基板１８上に形成
した接続電極３と、半導体チップ１上の回路素子を保護
するための表面に凹凸のある樹脂膜１２と、半導体チッ
プ１上に形成した突起電極１０と、接続電極３と突起電
極１０を接続するための導電接着剤またはハンダ等の接
続材料１３と、半導体チップ１と配線基板１８の間に封
止樹脂１１とを有し、配線基板１８のパット電極４上に
ハンダバンプ６を有する構造となっている。
【０１０１】つぎに第六の実施例における半導体装置の
製造方法を説明する。図２９から図３４は、第六の実施
例における半導体装置の製造工程を示す断面図である。
【０１０２】図２９に記載するように、樹脂基板２は四
角形で板厚が０．２mm程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔１７が設け
られている。その樹脂基板２には、複数のスルーホール
１４を切削ドリル加工によって設ける。スルーホール１
４の壁面を含む基板面を洗浄した後、樹脂基板２の全表
面には、無電解銅メッキ層が設けられる。その銅メッキ
層はスルーホール１４の内部にまで形成される。
【０１０３】つぎに樹脂基板２の上下両面に、感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後エッチング液を樹脂基板２
の上下両面に吹き付け、エッチングレジスト膜のない露
出した銅を除去する。このエッチング後、残ったエッチ
ングレジスト膜を除去する。この工程により図３０に記
載するように、樹脂基板２の上面側には、半導体チップ
１をフリップチップ実装するための接続電極３と、下面
側にはハンダバンプ６を形成するためのパット電極４
と、両面に配線１５が設けられる。なお、レジストの開
口部に当たる接続電極３とパット電極４はスルーホール
１４を介して接続される。
【０１０４】さらに樹脂基板２の両面にレジスト５をラ
ミネートし、露光現像を行うことによりレジスト５を設
け、接続電極３とパット電極４に当たる部分にはレジス
ト５の開口部を設ける。
【０１０５】この時、樹脂基板２の上面側の接続電極３
以外の場所にレジスト５の露光現像により開口できる最
小の開口径よりも小さい開口径で露光現像を行うこと
で、露光現像により開口できる最小の開口径よりも小さ
い開口径での部分は完全に開口せず、図３１に記載する
ようにレジスト５表面に凹凸を形成することができる。
【０１０６】つぎに樹脂基板２の上下両面の露出してい
る銅メッキ層の表面に、厚さ２から５μｍ程度のニッケ
ルメッキ層を設ける。さらに、そのニッケルメッキ層の
表面に、コバルト等の不純物を含み、ニッケルメッキ層
に食いつきやすい、膜厚が０．０５μｍ程度のフラッシ
ュ金メッキ層を設ける。以上の銅メッキ層とニッケルメ
ッキ層とフラッシュ金メッキ層までの工程が下地メッキ
層を設ける下地メッキ工程である。
【０１０７】つぎに下地メッキ層の上に、ボンディング
ワイヤー８と導通性の優れた厚さ０．３μｍから０．７
μｍ程度の金メッキ層を設ける。この工程が金メッキ層
を形成する金メッキ工程である。これで配線基板１８が
完成される。
【０１０８】つぎに図３４に記載するように、上記に記
載した方法で形成した配線基板１８の上面側の接続電極
３と、半導体チップ１上に形成した突起電極１０とをハ
ンダまたは導電接着剤などの接続材料１３でフリップチ
ップ実装を行う。その後、封止樹脂１１を半導体チップ
１端部より流し込み熱硬化することで、半導体チップ１
を保護する。
【０１０９】図３２に記載しているようにフリップチッ
プ実装する半導体チップ１は回路素子を保護するための
樹脂膜１２が形成してあり、突起電極１０を形成する端
子部分の樹脂膜を露光現像により開口させる際、露光現
像により開口できる最小の開口径よりも小さい開口径で
突起電極１０を形成する端子以外の部分も露光現像する
ことで半導体チップ１の回路素子を保護している樹脂膜
１２に凹凸を形成している。
【０１１０】この時、半導体チップ１上に形成する突起
電極１０は、図３３に記載しているようにハンダや銅や
金などの金属をメッキ法やスタッドバンプ法などで形成
しておく。
【０１１１】つぎに配線基板１８の下面側のパット電極
４に、直径０．６ｍｍから０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによって、ハンダ
バンプ６が設けられる。これで本発明の半導体装置が完
成する。
【０１１２】
【発明の効果】以上の説明で明らかなように、本発明に
おける半導体装置および製造方法では、配線基板上に形
成した配線を保護するためのレジストまたは半導体チッ
プ上の回路素子を保護するための樹脂膜を露光現像によ
り開口できる最小の開口径よりも小さい開口径で露光現
像することで表面に凹凸を形成している。
【０１１３】そのためＰＢＧＡにおいては半導体チップ
を固定させるためのダイボンド剤との接着面積が増加す
るので接着力が向上し、半導体チップを固定するための
ダイボンド剤と配線基板上に形成した配線を保護するた
めのレジストとの界面から進入する水分の経路が長くな
るため、従来発生していたトランスファモールドまたは
半導体チップを固定するためのダイボンド剤の剥離やポ
ップコーン現象などの不良を防ぐことができる。
【０１１４】また、ＦＣＢＧＡにおいても半導体チップ
と配線基板との間に流し込む封止樹脂と、半導体チップ
上の回路素子を保護するための樹脂膜および配線基板上
の配線を保護するためのレジストとの接着面積が増加す
るので接着力が向上し、封止樹脂と半導体チップ上の回
路素子を保護するための樹脂膜および配線基板上の配線
を保護するためのレジストとの界面から進入する水分の
経路が長くなるため、従来発生していた封止樹脂の剥離
や、ポップコーン現象などの不良を防ぐことができる。
【０１１５】すなわち、従来のＰＢＧＡやＦＣＢＧＡの
製造工程を変更することなく、従来発生していた水分の
進入による半導体チップを固定しているダイボンド剤ま
たは半導体チップを保護している封止樹脂の剥離やポッ
プコーン現象などの不良を防ぐことができ、信頼性の高
い半導体パッケージが得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施例における半導体装置を示
す断面図である。
【図２】本発明の第一の実施例における半導体装置を形
成するための製造方法を示す断面図である。
【図３】本発明の第一の実施例における半導体装置を形
成するための製造方法を示す断面図である。
【図４】本発明の第一の実施例における半導体装置を形
成するための製造方法を示す断面図である。
【図５】本発明の第一の実施例における半導体装置を形
成するための製造方法を示す断面図である。
【図６】本発明の第二の実施例における半導体装置を示
す断面図である。
【図７】本発明の第二の実施例における半導体装置を形
成するための製造方法を示す断面図である。
【図８】本発明の第二の実施例における半導体装置を形
成するための製造方法を示す断面図である。
【図９】本発明の第二の実施例における半導体装置を形
成するための製造方法を示す断面図である。
【図１０】本発明の第二の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図１１】本発明の第三の実施例における半導体装置を
示す断面図である。
【図１２】本発明の第三の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図１３】本発明の第三の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図１４】本発明の第三の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図１５】本発明の第三の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図１６】本発明の第四の実施例における半導体装置を
示す断面図である。
【図１７】本発明の第四の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図１８】本発明の第四の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図１９】本発明の第四の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２０】本発明の第四の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２１】本発明の第五の実施例における半導体装置を
示す断面図である。
【図２２】本発明の第五の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２３】本発明の第五の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２４】本発明の第五の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２５】本発明の第五の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２６】本発明の第五の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２７】本発明の第五の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図２８】本発明の第六の実施例における半導体装置を
示す断面図である。
【図２９】本発明の第六の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図３０】本発明の第六の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図３１】本発明の第六の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図３２】本発明の第六の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図３３】本発明の第六の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図３４】本発明の第六の実施例における半導体装置を
形成するための製造方法を示す断面図である。
【図３５】従来例の半導体装置を示す断面図である。
【図３６】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【図３７】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【図３８】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【図３９】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【図４０】従来例の半導体装置を示す断面図である。
【図４１】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【図４２】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【図４３】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【図４４】従来例の半導体装置を形成するための製造方
法を示す断面図である。
【符号の説明】
１ 半導体チップ ２ 樹脂基板 ３ 接続電極 ４ パット電極 ５ レジスト ６ ハンダバンプ ７ ダイボンド剤 ８ ボンディングワイヤ ９ トランスファモールド １０ 突起電極 １１ 封止樹脂 １２ 樹脂膜 １３ 接続材料 １４ スルーホール １５ 配線 １６ サーマルビアホール １７ 銅箔 １８ 配線基板

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 上面側に半導体チップとワイヤボンディ
    ングするための接続電極を備え、下面側にハンダバンプ
    を設けるためのパット電極を備え、さらに、樹脂基板の
    中心部分の配線とパット電極とを接続して半導体チップ
    の発熱を放散させるためのサーマルビアホールと、接続
    電極とパット電極とを接続するためのスルーホールと、
    配線を保護するための表面に凹凸のあるレジストとを備
    える配線基板と、配線基板の中心部分上にダイボンド剤
    で固定される半導体チップと、半導体チップ上の回路素
    子を保護するための樹脂膜と、半導体チップの電極と配
    線基板の接続電極とを接続するためのボンディングワイ
    ヤと、半導体チップとボンディングワイヤとを封止する
    ためのトランスファモールドと、配線基板のパット電極
    上にハンダバンプとを有することを特徴とする半導体装
    置。
  2. 【請求項２】 上面側に半導体チップとワイヤボンディ
    ングするための接続電極を備え、下面側にハンダバンプ
    を設けるためのパット電極を備え、さらに、樹脂基板の
    中心部分の配線とパット電極とを接続して半導体チップ
    の発熱を放散させるためのサーマルビアホールと、接続
    電極とパット電極とを接続するためのスルーホールと、
    配線を保護するためのレジストとを備える配線基板と、
    配線基板の中心部分上にダイボンド剤で固定される半導
    体チップと、半導体チップ上の回路素子を保護するため
    の表面に凹凸のある樹脂膜と、半導体チップの電極と配
    線基板の接続電極とを接続するためのボンディングワイ
    ヤと、半導体チップとボンディングワイヤとを封止する
    ためのトランスファモールドと、配線基板のパット電極
    上にハンダバンプとを有することを特徴とする半導体装
    置。
  3. 【請求項３】 上面側に半導体チップとワイヤボンディ
    ングするための接続電極を備え、下面側にハンダバンプ
    を設けるためのパット電極を備え、さらに、樹脂基板の
    中心部分の配線とパット電極とを接続して半導体チップ
    の発熱を放散させるためのサーマルビアホールと、接続
    電極とパット電極とを接続するためのスルーホールと、
    配線を保護するための表面に凹凸のあるレジストとを備
    える配線基板と、配線基板の中心部分上にダイボンド剤
    で固定される半導体チップと、半導体チップ上の回路素
    子を保護するための表面に凹凸のある樹脂膜と、半導体
    チップの電極と配線基板の接続電極とを接続するための
    ボンディングワイヤと、半導体チップとボンディングワ
    イヤとを封止するためのトランスファモールドと、配線
    基板のパット電極上にハンダバンプとを有することを特
    徴とする半導体装置。
  4. 【請求項４】 上面側に半導体チップをフリップチップ
    実装するための接続電極を備え、下面側にハンダバンプ
    を設けるためのパット電極を備え、さらに、接続電極と
    パット電極を接続するためのスルーホールと、配線を保
    護するための表面に凹凸のあるレジストとを備える配線
    基板と、配線基板上に形成した接続電極と、半導体チッ
    プ上の回路素子を保護するための樹脂膜と、半導体チッ
    プ上に形成した突起電極と、接続電極と突起電極を接続
    するための導電接着剤またはハンダ等の接続材料と、半
    導体チップと配線基板との間に封止樹脂とを有し、配線
    基板のパット電極上にハンダバンプを有することを特徴
    とする半導体装置。
  5. 【請求項５】 上面側に半導体チップをフリップチップ
    実装するための接続電極を備え、下面側にハンダバンプ
    を設けるためのパット電極を備え、さらに、接続電極と
    パット電極を接続するためのスルーホールと、配線を保
    護するためのレジストとを備える配線基板と、配線基板
    上に形成した接続電極と、半導体チップ上の回路素子を
    保護するための表面に凹凸のある樹脂膜と、半導体チッ
    プ上に形成した突起電極と、接続電極と突起電極とを接
    続するための導電接着剤またはハンダ等の接続材料と、
    半導体チップと配線基板の間に封止樹脂とを有し、配線
    基板のパット電極上にハンダバンプを有することを特徴
    とする半導体装置。
  6. 【請求項６】 上面側に半導体チップをフリップチップ
    実装するための接続電極を備え、下面側にハンダバンプ
    を設けるためのパット電極を備え、さらに、接続電極と
    パット電極とを接続するためのスルーホールと、配線を
    保護するための表面に凹凸のあるレジストとを備える配
    線基板と、配線基板上に形成した接続電極と、半導体チ
    ップ上の回路素子を保護するための表面に凹凸のある樹
    脂膜と、半導体チップ上に形成した突起電極と、接続電
    極と突起電極とを接続するための導電接着剤またはハン
    ダ等の接続材料と、半導体チップと配線基板との間に封
    止樹脂とを有し、配線基板のパット電極上にハンダバン
    プを有することを特徴とする半導体装置。
  7. 【請求項７】 上下面に銅箔張りした樹脂基板に、半導
    体チップの放熱用貫通穴のサーマルビアホールと、樹脂
    基板の上下面を接続するためのスルーホールを形成する
    ための穴あけ加工工程と、樹脂基板の全表面と穴あけ加
    工工程で設けられた穴の中に銅メッキ層を設ける銅メッ
    キ工程と、樹脂基板の上面側には半導体チップの電極と
    ボンディングワイヤで接続される接続電極と、樹脂基板
    の下面側にはハンダバンプを形成するためのパット電極
    を形成するためのパターン化工程と、樹脂基板上にレジ
    ストを配置し、接続電極およびパット電極にレジストの
    開口部を形成するレジスト形成工程とともに、それ以外
    の部分の表面に凹凸を形成する凹凸形成工程と、パター
    ン化した銅メッキ層上に金メッキのための下地メッキを
    行う下地メッキ工程と、その下地メッキ層上に金メッキ
    層を形成する金メッキ工程と、半導体チップ上に樹脂膜
    を配置し、電極部分を開口する樹脂膜形成工程と、配線
    基板の中心部分に半導体チップをダイボンド剤で固定す
    るダイボンド工程と、固定された半導体チップの電極と
    配線基板の接続電極をボンディングワイヤで接続するワ
    イヤボンド工程と、配線基板上に固定された半導体チッ
    プと、この半導体チップと配線基板上の接続電極を接続
    するボンディングワイヤを樹脂で封止するトランスファ
    モールド工程と、配線基板下面側のパット電極にハンダ
    ボールを供給し、加熱炉で加熱することにより、ハンダ
    ボールがパット電極上に固定され、ハンダバンプが形成
    されるバンプ工程とを有することを特徴とする半導体装
    置の製造方法。
  8. 【請求項８】 上下面に銅箔張りした樹脂基板に、半導
    体チップの放熱用貫通穴のサーマルビアホールと、樹脂
    基板の上下面を接続するためのスルーホールを形成する
    ための穴あけ加工工程と、樹脂基板の全表面と穴あけ加
    工工程で設けられた穴の中に銅メッキ層を設ける銅メッ
    キ工程と、樹脂基板の上面側には半導体チップの電極と
    ボンディングワイヤで接続される接続電極と、樹脂基板
    の下面側にはハンダバンプを形成するためのパット電極
    を形成するためのパターン化工程と、樹脂基板上にレジ
    ストを配置し、接続電極およびパット電極にレジストの
    開口部を形成するレジスト形成工程と、パターン化した
    銅メッキ層上に金メッキのための下地メッキを行う下地
    メッキ工程と、その下地メッキ層上に金メッキ層を形成
    する金メッキ工程と、半導体チップ上に樹脂膜を配置
    し、電極部分を開口する樹脂膜形成工程と、かつ、それ
    以外の部分の表面に凹凸を形成する凹凸形成工程と、配
    線基板の中心部分に半導体チップをダイボンド剤で固定
    するダイボンド工程と、固定された半導体チップの電極
    と配線基板の接続電極をボンディングワイヤで接続する
    ワイヤボンド工程と、配線基板上に固定された半導体チ
    ップと、この半導体チップと配線基板上の接続電極を接
    続するボンディングワイヤを樹脂で封止するトランスフ
    ァモールド工程と、配線基板下面側のパット電極にハン
    ダボールを供給し、加熱炉で加熱することにより、ハン
    ダボールがパット電極上に固定され、ハンダバンプが形
    成されるバンプ工程とを有することを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 上下面に銅箔張りした樹脂基板に、半導
    体チップの放熱用貫通穴のサーマルビアホールと、樹脂
    基板の上下面を接続するためのスルーホールを形成する
    ための穴あけ加工工程と、樹脂基板の全表面と穴あけ加
    工工程で設けられた穴の中に銅メッキ層を設ける銅メッ
    キ工程と、樹脂基板の上面側には半導体チップの電極と
    ボンディングワイヤで接続される接続電極と、樹脂基板
    の下面側にはハンダバンプを形成するためのパット電極
    を形成するためのパターン化工程と、樹脂基板上にレジ
    ストを配置し、接続電極およびパット電極にレジストの
    開口部を形成するレジスト形成工程とともに、それ以外
    の部分の表面に凹凸を形成する凹凸形成工程と、パター
    ン化した銅メッキ層上に金メッキのための下地メッキを
    行う下地メッキ工程と、その下地メッキ層上に金メッキ
    層を形成する金メッキ工程と、半導体チップ上に樹脂膜
    を配置し、電極部分を開口する樹脂膜形成工程と、か
    つ、それ以外の部分の表面に凹凸を形成する凹凸形成工
    程と、配線基板の中心部分に半導体チップをダイボンド
    剤で固定するダイボンド工程と、固定された半導体チッ
    プの電極と配線基板の接続電極をボンディングワイヤで
    接続するワイヤボンド工程と、配線基板上に固定された
    半導体チップと、この半導体チップと配線基板上の接続
    電極を接続するボンディングワイヤを樹脂で封止するト
    ランスファモールド工程と、配線基板下面側のパット電
    極にハンダボールを供給し、加熱炉で加熱することによ
    り、ハンダボールがパット電極上に固定され、ハンダバ
    ンプが形成されるバンプ工程とを有することを特徴とす
    る半導体装置の製造方法。
  10. 【請求項１０】 上下面に銅箔張りした樹脂基板に、樹
    脂基板の上下面を接続するためのスルーホールを形成す
    るための穴あけ加工工程と、樹脂基板の全表面と穴あけ
    加工工程で設けられた穴の中に銅メッキ層を設ける銅メ
    ッキ工程と、樹脂基板の上面側には半導体チップ上に形
    成した突起電極と接続するための接続電極と、樹脂基板
    の下面側にはハンダバンプを形成するためのパット電極
    を形成するためのパターン化工程と、樹脂基板上にレジ
    ストを配置し、半導体チップ上に形成した突起電極との
    接続部分に当たる接続電極およびパット電極部分を開口
    するレジスト形成工程とともに、それ以外の部分の表面
    に凹凸を形成する凹凸形成工程と、パターン化した銅メ
    ッキ層上に金メッキのための下地メッキを行う下地メッ
    キ工程と、その下地メッキ層上に金メッキ層を形成する
    金メッキ工程と、半導体チップ上の電極部分を開口し、
    かつ、それ以外の部分には回路素子を保護するための樹
    脂膜を形成する工程と、配線基板の接続電極と半導体チ
    ップ上に形成した突起電極とを導電接着剤またはハンダ
    などで固定するボンディング工程と、半導体チップと配
    線基板との間に封止樹脂を流し込み、加熱炉で加熱硬化
    させる封止工程と、配線基板下面側のパット電極にハン
    ダボールを供給し、加熱炉で加熱することにより、ハン
    ダボールがパット電極上に固定され、ハンダバンプが形
    成されるバンプ工程とを有することを特徴とする半導体
    装置の製造方法。
  11. 【請求項１１】 上下面に銅箔張りした樹脂基板に、樹
    脂基板の上下面を接続するためのスルーホールを形成す
    るための穴あけ加工工程と、樹脂基板の全表面と穴あけ
    加工工程で設けられた穴の中に銅メッキ層を設ける銅メ
    ッキ工程と、樹脂基板の上面側には半導体チップ上に形
    成した突起電極と接続するための接続電極と、樹脂基板
    の下面側にはハンダバンプを形成するためのパット電極
    を形成するためのパターン化工程と、半導体チップ上に
    形成した突起電極との接続部分に当たる接続電極および
    パット電極部分を開口するとともに、配線を保護するた
    めのレジストを形成するレジスト形成工程と、パターン
    化した銅メッキ層上に金メッキのための下地メッキを行
    う下地メッキ工程と、その下地メッキ層上に金メッキ層
    を形成する金メッキ工程と、半導体チップ上に樹脂膜を
    配置し、電極部分を開口する樹脂膜形成工程と、かつ、
    それ以外の部分の表面に凹凸を形成する凹凸形成工程
    と、配線基板の接続電極と半導体チップ上に形成した突
    起電極とを導電接着剤またはハンダなどで固定するボン
    ディング工程と、半導体チップと配線基板との間に封止
    樹脂を流し込み、加熱炉で加熱硬化させる封止工程と、
    配線基板下面側のパット電極にハンダボールを供給し、
    加熱炉で加熱することにより、ハンダボールがパット電
    極上に固定され、ハンダバンプが形成されるバンプ工程
    とを有することを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 上下面に銅箔張りした樹脂基板に、樹
    脂基板の上下面を接続するためのスルーホールを形成す
    るための穴あけ加工工程と、樹脂基板の全表面と穴あけ
    加工工程で設けられた穴の中に銅メッキ層を設ける銅メ
    ッキ工程と、樹脂基板の上面側には半導体チップ上に形
    成した突起電極と接続するための接続電極と、樹脂基板
    の下面側にはハンダバンプを形成するためのパット電極
    を形成するためのパターン化工程と、樹脂基板上にレジ
    ストを配置し、半導体チップ上に形成した突起電極との
    接続部分に当たる接続電極およびパット電極部分を開口
    するレジスト形成工程とともに、それ以外の部分の表面
    に凹凸を形成する凹凸形成工程と、パターン化した銅メ
    ッキ層上に金メッキのための下地メッキを行う下地メッ
    キ工程と、その下地メッキ層上に金メッキ層を形成する
    金メッキ工程と、半導体チップ上に樹脂膜を設置し、電
    極部分を開口する樹脂膜形成工程と、かつ、それ以外の
    部分の表面に凹凸を形成する凹凸形成工程と、配線基板
    の接続電極と半導体チップ上に形成した突起電極とを導
    電接着剤またはハンダなどで固定するボンディング工程
    と、半導体チップと配線基板との間に封止樹脂を流し込
    み、加熱炉で加熱硬化させる封止工程と、配線基板下面
    側のパット電極にハンダボールを供給し、加熱炉で加熱
    することにより、ハンダボールがパット電極上に固定さ
    れ、ハンダバンプが形成されるバンプ工程とを有するこ
    とを特徴とする半導体装置の製造方法。
JP04313598A 1998-01-09 1998-02-25 半導体装置の製造方法 Expired - Lifetime JP3939847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04313598A JP3939847B2 (ja) 1998-01-09 1998-02-25 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-2831 1998-01-09
JP283198 1998-01-09
JP04313598A JP3939847B2 (ja) 1998-01-09 1998-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11260954A true JPH11260954A (ja) 1999-09-24
JP3939847B2 JP3939847B2 (ja) 2007-07-04

Family

ID=26336298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04313598A Expired - Lifetime JP3939847B2 (ja) 1998-01-09 1998-02-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3939847B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243871A (ja) * 1999-02-19 2000-09-08 Towa Corp 回路基板
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
US6294405B1 (en) * 1997-12-01 2001-09-25 Motorola Inc. Method of forming semiconductor device having a sub-chip-scale package structure
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
JP2002314003A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp ベース配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2003092374A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置およびその製造方法
US6972488B2 (en) * 2001-07-31 2005-12-06 Nec Compound Semiconductor Devices, Ltd. Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin
US7095115B2 (en) 2001-04-05 2006-08-22 Micron Technology, Inc. Circuit substrates, semiconductor packages, and ball grid arrays
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
US8063313B2 (en) 2008-01-15 2011-11-22 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294405B1 (en) * 1997-12-01 2001-09-25 Motorola Inc. Method of forming semiconductor device having a sub-chip-scale package structure
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
JP2000243871A (ja) * 1999-02-19 2000-09-08 Towa Corp 回路基板
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
US7384805B2 (en) 2001-04-05 2008-06-10 Micron Technology, Inc. Transfer mold semiconductor packaging processes
US7095115B2 (en) 2001-04-05 2006-08-22 Micron Technology, Inc. Circuit substrates, semiconductor packages, and ball grid arrays
US7148083B2 (en) 2001-04-05 2006-12-12 Micron Technology, Inc. Transfer mold semiconductor packaging processes
JP2002314003A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp ベース配線基板およびその製造方法ならびに半導体装置およびその製造方法
US6972488B2 (en) * 2001-07-31 2005-12-06 Nec Compound Semiconductor Devices, Ltd. Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin
JP2003092374A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置およびその製造方法
US8063313B2 (en) 2008-01-15 2011-11-22 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3939847B2 (ja) 2007-07-04

Similar Documents

Publication Publication Date Title
US20110156226A1 (en) Interposer and semiconductor device
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
CN101266962B (zh) 半导体器件及其制造方法
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
TW200839992A (en) Varied solder mask opening diameters within a ball grid array substrate
CN100576476C (zh) 芯片埋入半导体封装基板结构及其制法
JP2003318327A (ja) プリント配線板および積層パッケージ
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP3939847B2 (ja) 半導体装置の製造方法
TWI624011B (zh) 封裝結構及其製法
JPH104151A (ja) 半導体装置およびその製造方法
JP2001077231A (ja) 半導体装置、半導体ウエハ及び半導体装置の製造方法
US6492715B1 (en) Integrated semiconductor package
JP5000105B2 (ja) 半導体装置
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
KR100771674B1 (ko) 인쇄회로기판 및 그 제조방법
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
KR20030085449A (ko) 개량된 플립 칩 패키지
JP2000031195A (ja) 半導体装置およびその製造方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
KR100823224B1 (ko) 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법
JPH08139225A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term