JPH11261179A5 - - Google Patents

Info

Publication number
JPH11261179A5
JPH11261179A5 JP1998334259A JP33425998A JPH11261179A5 JP H11261179 A5 JPH11261179 A5 JP H11261179A5 JP 1998334259 A JP1998334259 A JP 1998334259A JP 33425998 A JP33425998 A JP 33425998A JP H11261179 A5 JPH11261179 A5 JP H11261179A5
Authority
JP
Japan
Prior art keywords
image
ball grid
grid array
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1998334259A
Other languages
English (en)
Other versions
JPH11261179A (ja
Filing date
Publication date
Priority claimed from US08/986,078 external-priority patent/US6040530A/en
Application filed filed Critical
Publication of JPH11261179A publication Critical patent/JPH11261179A/ja
Publication of JPH11261179A5 publication Critical patent/JPH11261179A5/ja
Withdrawn legal-status Critical Current

Links

Description

【特許請求の範囲】
【請求項1】
パッケージを取り付ける第1のアレイ・パータンと、第1の電源面と、第1のグランド面と有する第1のイメージと、
パッケージを取り付ける第2のアレイ・パターンと、第2の電源面と、第2のグランド面とを有する第2のイメージと、
前記第1のイメージと前記第2のイメージの間の第1のルーティング領域であって、第1の電源面を第2の電源面から電気的かつ物理的に分離し、また、前記第1のグランド面を前記第2のグランド面から物理的に分離する第1のルーティング領域と、
前記第1のルーティング領域を貫通して延び、前記第1のグランド面を第2のグランド面に電気的に接続する第1の単一トレースと、
を備えて成るプリント回路基板。
【請求項2】
パッケージを取り付ける第3のアレイ・パータンと、第3の電源面と、第3のグランド面とを有する第3のイメージと、
前記第2のイメージと前記第3のイメージとの間の第2のルーティング領域であって、前記第2の電源面を前記第3の電源面から電気的かつ物理的に分離し、また、前記第2のグランド面を前記第3のグランド面から物理的に分離する第2のルーティング領域と、
前記第2のルーティング領域を貫通して延び、前記第2のグランド面を前記第3のグランド面に電気的に接続する第2の単一トレースと、
をさらに備えて成ることを特徴とする請求項1に記載のプリント回路基板。
【請求項3】
前記第1のアレイ・パターンが、第1の入出力ボール・グリッド・アレイ・パッケージを取り付ける第1のボール・グリッド・アレイ・パターンであり、該第1のボール・グリッド・アレイ・パターンは、密度の低い中心部分を含み、
第1の表面絶縁抵抗パターンが、前記第1のボール・グリッド・アレイ・パターンの密度の低い中心部分に配置されていることを特徴とする請求項1または2に記載のプリント回路基板。
【請求項4】
前記第1のイメージが、第2の入出力ボール・グリッド・アレイ・パッケージを取り付けるための、相互接続パッドの列を有する第2のボール・グリッド・アレイ・パターンと、
前記相互接続パッドの列の間に配置された第2の表面絶縁抵抗パターンと、
をさらに備えて成ることを特徴とする請求項1から3のいずれか一項に記載のプリント回路基板。
【請求項5】
前記第1のアレイ・パターンが、第1の入出力ボール・グリッド・アレイ・パッケージを取り付ける第1のボール・グリッド・アレイ・パターンであり、該第1のボール・グリッド・アレイ・パターンは相互接続パッドの列を有し、
第1の表面絶縁抵抗パターンが、相互接続パッドの列の間に配置されていることを特徴とする請求項1、2または4に記載のプリント回路基板。
【請求項6】
前記第1のイメージが、LEDを取り付けるための複数対の表面実装パッドをさらに備えて成ることを特徴とする請求項1から5のいずれか一項に記載のプリント回路基板。
【請求項7】
第1のイメージが、環境試験中に試験装置の端子を接続するための複数の相互接続バイアをさらに備えて成ることを特徴とする請求項1から6のいずれか一項に記載のプリント回路基板。
【請求項8】
前記第1のイメージが、第1の視準マークと第1の位置決め孔を有し、
前記第2のイメージが、第2の視準マークと第2の位置決め孔とを有する、ことを特徴とする請求項1から7のいずれか一項に記載のプリント回路基板。
【請求項9】
相互接続パッドの列を有し、第1の入出力ボール・グリッド・アレイ・パッケージを取り付ける第1のボール・グリッド・アレイ・パターンと、前記相互接続パッドの列の間に配置された第1の表面絶縁抵抗パターンと、を有する第1のイメージを備えて成るプリント回路基板。
【請求項10】
前記第1のイメージが、追加の入出力ボール・グリッド・アレイ・パッケージを取り付けるための追加のボール・グリッド・アレイ・パターンをさらに備えて成ることを特徴とする請求項9に記載のプリント回路基板。
JP10334259A 1997-12-05 1998-11-25 試験用プリント回路基板 Withdrawn JPH11261179A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US986,078 1997-12-05
US08/986,078 US6040530A (en) 1997-12-05 1997-12-05 Versatile printed circuit board for testing processing reliability

Publications (2)

Publication Number Publication Date
JPH11261179A JPH11261179A (ja) 1999-09-24
JPH11261179A5 true JPH11261179A5 (ja) 2006-01-19

Family

ID=25532056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10334259A Withdrawn JPH11261179A (ja) 1997-12-05 1998-11-25 試験用プリント回路基板

Country Status (5)

Country Link
US (1) US6040530A (ja)
EP (1) EP0926930B1 (ja)
JP (1) JPH11261179A (ja)
DE (1) DE69827754T2 (ja)
SG (1) SG70122A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662250B1 (en) * 2000-02-25 2003-12-09 Hewlett-Packard Development Company, L.P. Optimized routing strategy for multiple synchronous bus groups
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
JP3790175B2 (ja) * 2002-03-01 2006-06-28 株式会社アドバンテスト 基板異常検出回路付き装置
US6788092B2 (en) * 2002-04-15 2004-09-07 Advanced Semiconductor Engineering, Inc. Test assembly for integrated circuit package
US6888360B1 (en) * 2004-02-20 2005-05-03 Research In Motion Limited Surface mount technology evaluation board having varied board pad characteristics
EP1566995B1 (en) * 2004-02-20 2007-08-15 Research In Motion Limited Surface mount technology evaluation board
DE502005008223D1 (de) * 2004-07-09 2009-11-12 Diehl Aerospace Gmbh Leiterkarte mit Karbonisierungssensor
US9853007B2 (en) * 2014-12-30 2017-12-26 Microsemi Solutions (U.S.), Inc. Method for producing an integrated circuit package and apparatus produced thereby
US9698093B2 (en) * 2015-08-24 2017-07-04 Nxp Usa,Inc. Universal BGA substrate
JP7078791B2 (ja) * 2019-02-19 2022-05-31 株式会社Fuji 基準マーク特定装置、基準マーク特定方法
CN114863868B (zh) * 2022-03-27 2023-04-25 深圳市美矽微半导体有限公司 一种led载板及其显示设备
CN115968120B (zh) * 2023-02-21 2026-04-17 宏华胜精密电子(烟台)有限公司 一种水平线异物反沾检查方式

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588616A (en) * 1969-01-24 1971-06-28 Sprague Electric Co Compensation substrate for dual in line package
US3964087A (en) * 1975-05-15 1976-06-15 Interdyne Company Resistor network for integrated circuit
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
US4583150A (en) * 1983-01-21 1986-04-15 Methode Electronics, Inc. Printed circuit boards
US4725775A (en) * 1986-06-12 1988-02-16 Environmental Processing, Incorporated Resistor isolated burn-in socket board
US4926546A (en) * 1988-06-09 1990-05-22 A. O. Smith Corporation PC board panel configuration technique
JPH02197190A (ja) * 1989-01-26 1990-08-03 Shin Kobe Electric Mach Co Ltd 多層印刷配線板
DE58904811D1 (de) * 1989-08-17 1993-07-29 Schlegel Georg Gmbh & Co Elektrische leiterplatte.
US5561584A (en) * 1993-09-30 1996-10-01 Vimak Corporation Electrical ground plane apparatus
JP3037043B2 (ja) * 1993-10-29 2000-04-24 日本電気株式会社 プリント基板のテスト容易化回路実装方式
US5457390A (en) * 1993-12-13 1995-10-10 Northern Telecom Limited Circuit board manufacture
JPH07333300A (ja) * 1994-06-14 1995-12-22 Mitsubishi Electric Corp 電気特性評価用基板
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Mcmキャリア
US5761051A (en) * 1994-12-29 1998-06-02 Compaq Computer Corporation Multi-layer circuit board having a supply bus and discrete voltage supply planes
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
TW382736B (en) * 1996-04-18 2000-02-21 Eastern Kk Circuit board for a semiconductor device and method of making the same
US6612022B1 (en) * 1996-05-03 2003-09-02 Invensys Systems, Inc. Printed circuit board including removable auxiliary area with test points
US5896037A (en) * 1996-10-10 1999-04-20 Methode Electronics, Inc. Interface test adapter for actively testing an integrated circuit chip package

Similar Documents

Publication Publication Date Title
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
US6862190B2 (en) Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers
KR100628286B1 (ko) 캐노피형 캐리어를 구비한 전자 모듈
US20080290342A1 (en) Methods and apparatus for a flexible circuit interposer
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
JPH09191162A (ja) 回路基板アセンブリの試験装置および試験方法
KR930015992A (ko) 플레이트 쓰루 상호연결 소더 씨프
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
KR960006720A (ko) 이중 패턴 마이크로프로세서 패키지 풋 프린트 및 그 형성 방법
US5303119A (en) Interconnection system for integrated circuits
US6133134A (en) Ball grid array integrated circuit package
JP2856195B2 (ja) 回路基板に対するデバイスの実装構造
TW200518270A (en) Semiconductor device, and wiring-layout design system for automatically designing wiring-layout in such semiconductor device
EP0926930B1 (en) Printed circuit board
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JP2006505919A5 (ja)
EP1041618A4 (en) SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF, CIRCUIT BOARD AND ELECTRONIC SYSTEM
WO2002003422A3 (en) Integrated circuits packaging system and method
KR20040057895A (ko) 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술
US6933449B2 (en) Selective area solder placement
JPH11344532A (ja) 回路基板上の探針のための装置
JPH11112152A (ja) フリップチップ実装の多層プリント基板
US6818838B1 (en) PCB component placement and trace routing therebetween
KR910005443A (ko) 직접 장착 반도체 팩케이지
JP2723514B2 (ja) 半導体装置