JPH11261809A - デジタル複写機 - Google Patents
デジタル複写機Info
- Publication number
- JPH11261809A JPH11261809A JP10080447A JP8044798A JPH11261809A JP H11261809 A JPH11261809 A JP H11261809A JP 10080447 A JP10080447 A JP 10080447A JP 8044798 A JP8044798 A JP 8044798A JP H11261809 A JPH11261809 A JP H11261809A
- Authority
- JP
- Japan
- Prior art keywords
- image
- unit
- scaling
- memory
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】
【課題】 原稿の読み取りは一度しか行わずに、読み取
った画像に対して変倍率を少しずつ変えて出力画像の大
きさの微調整ができるデジタル複写機を提供する。 【解決手段】 画像処理部３３は、シェーディング補正
部５１、フィルタ処理部５２、第１の変倍処理部５３
ａ、第２の変倍処理部５３ｂ、メモリＩ／Ｆ５４、γ変
換部５５、画質処理部５６を備える。メモリＩ／Ｆ５４
の前後に第１の変倍処理部５３ａと第２の変倍処理部５
３ｂが設けてある。第１の変倍処理部５３ａで変倍処理
を行った後、画像データをメモリ部３５に格納し、ま
た、メモリ部３５から出力された画像データに対して再
度第２の変倍処理部５３ｂで変倍処理を行う。
った画像に対して変倍率を少しずつ変えて出力画像の大
きさの微調整ができるデジタル複写機を提供する。 【解決手段】 画像処理部３３は、シェーディング補正
部５１、フィルタ処理部５２、第１の変倍処理部５３
ａ、第２の変倍処理部５３ｂ、メモリＩ／Ｆ５４、γ変
換部５５、画質処理部５６を備える。メモリＩ／Ｆ５４
の前後に第１の変倍処理部５３ａと第２の変倍処理部５
３ｂが設けてある。第１の変倍処理部５３ａで変倍処理
を行った後、画像データをメモリ部３５に格納し、ま
た、メモリ部３５から出力された画像データに対して再
度第２の変倍処理部５３ｂで変倍処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、読み取った原稿画
像情報を電気信号に変換し、デジタル処理してレーザに
より感光体上に光書き込みを行って画像を形成するデジ
タル複写機に関し、特に変倍制御技術に関する。
像情報を電気信号に変換し、デジタル処理してレーザに
より感光体上に光書き込みを行って画像を形成するデジ
タル複写機に関し、特に変倍制御技術に関する。
【０００２】
【従来の技術】デジタル複写機は、コンタクトガラス上
に下向きに載置された原稿を光源により照射し、その反
射光をイメージセンサ上にレンズにより結像して光電変
換し、さらにＡ／Ｄ変換器でデジタル信号に変えて各種
の画像処理を施す。また、画像処理後の画像情報信号に
よりレーザを変調し、この変調されたレーザにより感光
体上に画像情報の光書き込みを行って静電潜像を形成
し、トナーで現像することで顕画像を得、この可視画像
を給紙部から給紙されてきた用紙に転写することで、最
終的に用紙上に画像を形成するようになっている。
に下向きに載置された原稿を光源により照射し、その反
射光をイメージセンサ上にレンズにより結像して光電変
換し、さらにＡ／Ｄ変換器でデジタル信号に変えて各種
の画像処理を施す。また、画像処理後の画像情報信号に
よりレーザを変調し、この変調されたレーザにより感光
体上に画像情報の光書き込みを行って静電潜像を形成
し、トナーで現像することで顕画像を得、この可視画像
を給紙部から給紙されてきた用紙に転写することで、最
終的に用紙上に画像を形成するようになっている。
【０００３】デジタル複写機は一般にメモリ機能を有し
ており、一度読み取った画像データをメモリに蓄積し、
必要に応じてメモリから読み出して電子ソートを行うた
めに、回転処理機能を利用して原稿の画像を９０度また
は２７０度回転させるものが知られている。例えば、特
開平９−１３０５８２号公報には、原稿の走査速度など
が微調整されている状態において、メモリ機能を活用し
て原稿の画像を９０度または２７０度回転させて出力し
ても、出力画像において縦方向と横方向とで倍率に違い
が生じないようにする技術が提案されている。
ており、一度読み取った画像データをメモリに蓄積し、
必要に応じてメモリから読み出して電子ソートを行うた
めに、回転処理機能を利用して原稿の画像を９０度また
は２７０度回転させるものが知られている。例えば、特
開平９−１３０５８２号公報には、原稿の走査速度など
が微調整されている状態において、メモリ機能を活用し
て原稿の画像を９０度または２７０度回転させて出力し
ても、出力画像において縦方向と横方向とで倍率に違い
が生じないようにする技術が提案されている。
【０００４】
【発明が解決しようとする課題】上述したように、従来
よりデジタル複写機には、読み取った画像データを一度
フレームメモリに蓄積して、再び原稿の走査を行うこと
なく蓄積した画像を複数部出力する機能を持つものがあ
る。このとき、変倍率を少しずつ変えた画像を複数枚出
力したいという要求も大きい。例えば、Ａ０などの大型
の原稿を扱う複写機の場合、原稿の損傷を避けるため読
み取りは一度にしたいが、所望の大きさの出力を得たい
という要求があった。
よりデジタル複写機には、読み取った画像データを一度
フレームメモリに蓄積して、再び原稿の走査を行うこと
なく蓄積した画像を複数部出力する機能を持つものがあ
る。このとき、変倍率を少しずつ変えた画像を複数枚出
力したいという要求も大きい。例えば、Ａ０などの大型
の原稿を扱う複写機の場合、原稿の損傷を避けるため読
み取りは一度にしたいが、所望の大きさの出力を得たい
という要求があった。
【０００５】本発明は、このような背景に鑑みてなされ
たものであり、原稿の読み取りは一度しか行わずに、読
み取った画像に対して変倍率を少しずつ変えて出力画像
の大きさの微調整ができるデジタル複写機を提供するこ
とを目的とする。
たものであり、原稿の読み取りは一度しか行わずに、読
み取った画像に対して変倍率を少しずつ変えて出力画像
の大きさの微調整ができるデジタル複写機を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、原稿からの反射光をライン
イメージセンサで読み取って電気信号に変換し、さらに
Ａ／Ｄ変換した後、画像処理部で各種の画像処理を施し
てレーザ変調信号を出力し、レーザにより感光体に光書
き込みを行って画像を形成するデジタル複写機におい
て、フレームメモリの前段と後段にそれぞれ第１の変倍
処理部と第２の変倍処理部を備え、第１の変倍処理部で
変倍処理したデータをフレームメモリに格納すると共
に、フレームメモリから読み出されたデータを再度第２
の変倍処理部で処理することを特徴とする。
に、請求項１記載の発明は、原稿からの反射光をライン
イメージセンサで読み取って電気信号に変換し、さらに
Ａ／Ｄ変換した後、画像処理部で各種の画像処理を施し
てレーザ変調信号を出力し、レーザにより感光体に光書
き込みを行って画像を形成するデジタル複写機におい
て、フレームメモリの前段と後段にそれぞれ第１の変倍
処理部と第２の変倍処理部を備え、第１の変倍処理部で
変倍処理したデータをフレームメモリに格納すると共
に、フレームメモリから読み出されたデータを再度第２
の変倍処理部で処理することを特徴とする。
【０００７】また上記目的を達成するために、請求項２
記載の発明は、原稿からの反射光をラインイメージセン
サで読み取って電気信号に変換し、さらにＡ／Ｄ変換し
た後、画像処理部で各種の画像処理を施してレーザ変調
信号を出力し、レーザにより感光体に光書き込みを行っ
て画像を形成するデジタル複写機において、フレームメ
モリの前段と後段にそれぞれ第１の変倍処理部と第２の
変倍処理部を備え、かつ、フレームメモリの前段に画質
処理部を備え、第１の変倍処理部で変倍処理し、かつ、
画質処理部で画質処理したデータをフレームメモリに格
納すると共に、フレームメモリから読み出されたデータ
を再度第２の変倍処理部で処理することを特徴とする。
記載の発明は、原稿からの反射光をラインイメージセン
サで読み取って電気信号に変換し、さらにＡ／Ｄ変換し
た後、画像処理部で各種の画像処理を施してレーザ変調
信号を出力し、レーザにより感光体に光書き込みを行っ
て画像を形成するデジタル複写機において、フレームメ
モリの前段と後段にそれぞれ第１の変倍処理部と第２の
変倍処理部を備え、かつ、フレームメモリの前段に画質
処理部を備え、第１の変倍処理部で変倍処理し、かつ、
画質処理部で画質処理したデータをフレームメモリに格
納すると共に、フレームメモリから読み出されたデータ
を再度第２の変倍処理部で処理することを特徴とする。
【０００８】また上記目的を達成するために、請求項３
記載の発明は、原稿からの反射光をラインイメージセン
サで読み取って電気信号に変換し、さらにＡ／Ｄ変換し
た後、画像処理部で各種の画像処理を施してレーザ変調
信号を出力し、レーザにより感光体に光書き込みを行っ
て画像を形成するデジタル複写機において、フレームメ
モリの前段で変倍処理を行わせるために、画像データを
変倍処理部に切り替える第１の選択手段と、フレームメ
モリから出力された画像データを再度変倍処理部に切り
替える第２の選択手段と、を備えたことを特徴とする。
記載の発明は、原稿からの反射光をラインイメージセン
サで読み取って電気信号に変換し、さらにＡ／Ｄ変換し
た後、画像処理部で各種の画像処理を施してレーザ変調
信号を出力し、レーザにより感光体に光書き込みを行っ
て画像を形成するデジタル複写機において、フレームメ
モリの前段で変倍処理を行わせるために、画像データを
変倍処理部に切り替える第１の選択手段と、フレームメ
モリから出力された画像データを再度変倍処理部に切り
替える第２の選択手段と、を備えたことを特徴とする。
【０００９】また上記目的を達成するために、請求項４
記載の発明は、請求項１及び請求項２記載の発明におい
て、フレームメモリ後段の変倍処理部に用いるＦＩＦＯ
メモリは、フレームメモリ前段の変倍処理部のＦＩＦＯ
メモリよりも小さいことを特徴とする。
記載の発明は、請求項１及び請求項２記載の発明におい
て、フレームメモリ後段の変倍処理部に用いるＦＩＦＯ
メモリは、フレームメモリ前段の変倍処理部のＦＩＦＯ
メモリよりも小さいことを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照しながら説明する。図１はデジタル複写機の
全体構成図である。
図面を参照しながら説明する。図１はデジタル複写機の
全体構成図である。
【００１１】まず、画像読み取り部１の説明を行う。装
置上面には原稿を載置するコンタクトガラス２が設けら
れ、その下部を水平移動（副走査方向の移動）可能に光
源４が走行体５として配置されている。光源４の間の下
部には、原稿からの光を水平方向へ反射させるミラー３
が光源４と一体的に構成されている。ミラー３からの光
を順次９０度ごとに反射させるためにミラー６及びミラ
ー７からなる走行体が、光源４の移動に応じて走行可能
なように設けられている。
置上面には原稿を載置するコンタクトガラス２が設けら
れ、その下部を水平移動（副走査方向の移動）可能に光
源４が走行体５として配置されている。光源４の間の下
部には、原稿からの光を水平方向へ反射させるミラー３
が光源４と一体的に構成されている。ミラー３からの光
を順次９０度ごとに反射させるためにミラー６及びミラ
ー７からなる走行体が、光源４の移動に応じて走行可能
なように設けられている。
【００１２】ミラー３からの光を下方向へ反射させるた
めにミラー６が設けられ、このミラー６からの光をミラ
ー６からの光と逆方向へ反射させるミラー７がミラー６
の下部に設けられている。ミラー７の射光路中にはレン
ズ８が配設され、その合焦点位置にラインイメージセン
サ（ＣＣＤ）９が配設されている。
めにミラー６が設けられ、このミラー６からの光をミラ
ー６からの光と逆方向へ反射させるミラー７がミラー６
の下部に設けられている。ミラー７の射光路中にはレン
ズ８が配設され、その合焦点位置にラインイメージセン
サ（ＣＣＤ）９が配設されている。
【００１３】次にプリンタ部１１の説明を行う。プリン
タ部１１は、感光体ドラム１２を中心とした作像系と給
紙搬送系からなる。作像系は、感光体ドラム１２と、そ
の周囲の帯電器１３、レーザアレイ１４、現像器１５、
転写器１６、分離器１７、クリーニング器１８、除電ラ
ンプ１９を備えている。給紙搬送系は、３段の給紙カセ
ット２１，２２，２３、手差しトレイ２４、レジストロ
ーラ２５、搬送ベルト２６、定着器２７、分岐爪２８、
両面搬送路（反転搬送路）２９を備えている。
タ部１１は、感光体ドラム１２を中心とした作像系と給
紙搬送系からなる。作像系は、感光体ドラム１２と、そ
の周囲の帯電器１３、レーザアレイ１４、現像器１５、
転写器１６、分離器１７、クリーニング器１８、除電ラ
ンプ１９を備えている。給紙搬送系は、３段の給紙カセ
ット２１，２２，２３、手差しトレイ２４、レジストロ
ーラ２５、搬送ベルト２６、定着器２７、分岐爪２８、
両面搬送路（反転搬送路）２９を備えている。
【００１４】このような構成において、レーザアレイ１
４から画像情報に応じて変調されたレーザが出力され、
感光体ドラム１２に書き込みが行われる。こうして形成
された静電潜像は現像器１５によってトナー像となる。
一方、任意のカセット２１〜２３、あるいは手差しトレ
イ２４から送られた用紙は、レジストローラ２５で待機
しており、トナー像先端と同期して転写部に向けて送り
出される。
４から画像情報に応じて変調されたレーザが出力され、
感光体ドラム１２に書き込みが行われる。こうして形成
された静電潜像は現像器１５によってトナー像となる。
一方、任意のカセット２１〜２３、あるいは手差しトレ
イ２４から送られた用紙は、レジストローラ２５で待機
しており、トナー像先端と同期して転写部に向けて送り
出される。
【００１５】転写部でトナー像が転写された用紙は、搬
送ベルト２６により定着部２７に送られ、ここで定着が
行われる。その後、用紙は、機外に排出されるか、ある
いは両面搬送路２９に搬送される。用紙が分離された感
光体ドラム１２の表面は、クリーニング器１８でクリー
ニングされ、さらに除電ランプ１９で除電された後、再
び帯電器１３と対面し、一様に帯電される。
送ベルト２６により定着部２７に送られ、ここで定着が
行われる。その後、用紙は、機外に排出されるか、ある
いは両面搬送路２９に搬送される。用紙が分離された感
光体ドラム１２の表面は、クリーニング器１８でクリー
ニングされ、さらに除電ランプ１９で除電された後、再
び帯電器１３と対面し、一様に帯電される。
【００１６】図２はデジタル複写機の電装系を示すブロ
ック図である。電装系は、スキャナ制御部３１、ビデオ
処理部３２、画像処理部３３、システム制御部３４、メ
モリ部３５、プリンタ制御部３６、ＬＥＤ書き込みヘッ
ド３７からなる。
ック図である。電装系は、スキャナ制御部３１、ビデオ
処理部３２、画像処理部３３、システム制御部３４、メ
モリ部３５、プリンタ制御部３６、ＬＥＤ書き込みヘッ
ド３７からなる。
【００１７】画像信号系の説明を行う。ＣＣＤ９で読み
取られた画像信号は、ビデオ処理部３２で適正なゲイン
を与えられ、Ａ／Ｄ変換され、ｃｋ（１）に同期した、
８ビットのデジタルデータＤＡＴＡ（７：０）として出
力される。ビデオ処理部３１に対しては、ＣＣＤ９の読
み出しタイミングを決めるＣＣＤＳＴＮと２０ＭＨｚの
クロックであるｃｋ（１）が画像処理部３３より送られ
ている。
取られた画像信号は、ビデオ処理部３２で適正なゲイン
を与えられ、Ａ／Ｄ変換され、ｃｋ（１）に同期した、
８ビットのデジタルデータＤＡＴＡ（７：０）として出
力される。ビデオ処理部３１に対しては、ＣＣＤ９の読
み出しタイミングを決めるＣＣＤＳＴＮと２０ＭＨｚの
クロックであるｃｋ（１）が画像処理部３３より送られ
ている。
【００１８】図３は画像処理部のブロック図である。画
像処理部３３は、シェーディング補正部４１、フィルタ
処理部４２、変倍処理部４３、メモリＩ／Ｆ４４、γ変
換部４５、画質処理部（量子化部）４６を備えている。
画像処理部３３では、黒オフセット補正、シェーディン
グ補正、ＭＴＦ補正、主走査方向の電気変倍が行われた
後にγ補正及びディザや誤差拡散などの画質処理が行わ
れる。
像処理部３３は、シェーディング補正部４１、フィルタ
処理部４２、変倍処理部４３、メモリＩ／Ｆ４４、γ変
換部４５、画質処理部（量子化部）４６を備えている。
画像処理部３３では、黒オフセット補正、シェーディン
グ補正、ＭＴＦ補正、主走査方向の電気変倍が行われた
後にγ補正及びディザや誤差拡散などの画質処理が行わ
れる。
【００１９】各ブロックの機能について説明を行う。黒
オフセット補正とは、ＣＣＤ９の暗電流の黒レベルを画
像データから減算する補正である。シェーディング補正
は、主走査方向の光源の光量むらやＣＣＤ９の各画素間
の感度差によるむらを除くため、原稿走査開始前に濃度
の均一な白板を読み取り、そのデータを各画素ごとに記
憶し、原稿読み取り中の画像データを、記憶した各画素
ごとの白板のデータで除算することで、補正を行うもの
である。
オフセット補正とは、ＣＣＤ９の暗電流の黒レベルを画
像データから減算する補正である。シェーディング補正
は、主走査方向の光源の光量むらやＣＣＤ９の各画素間
の感度差によるむらを除くため、原稿走査開始前に濃度
の均一な白板を読み取り、そのデータを各画素ごとに記
憶し、原稿読み取り中の画像データを、記憶した各画素
ごとの白板のデータで除算することで、補正を行うもの
である。
【００２０】ＭＴＦ補正とは、光学的な周波数特性の劣
化などを２次元の空間フィルタで補正するものである。
変倍回路では、３次元コンボリューション法による補間
演算を用いて主走査方向変倍処理が行われる。画質処理
部４６では、γ変換をされた後、モードに応じて文字処
理、誤差拡散処理、ディザ処理などが行われる。
化などを２次元の空間フィルタで補正するものである。
変倍回路では、３次元コンボリューション法による補間
演算を用いて主走査方向変倍処理が行われる。画質処理
部４６では、γ変換をされた後、モードに応じて文字処
理、誤差拡散処理、ディザ処理などが行われる。
【００２１】一連の処理が終わった画像データＳＤＴ
（３：０）は、プリンタ制御部３６に対して送られる。
そして、書き込みクロックに合わせた速度変換を行った
後にＬＥＤ書き込みヘッド３７に送られる。ＬＥＤ書き
込みヘッド３７では、この４ビット１６階調の画像デー
タに応じて、半導体レーザに与える電流のパルス幅や電
流の量をコントロールしている。変倍処理後のデータ
は、パス制御部を通り、メモリ部３５に送られて、画像
データの圧縮、伸張、蓄積、対抗機への転送が行われ
る。
（３：０）は、プリンタ制御部３６に対して送られる。
そして、書き込みクロックに合わせた速度変換を行った
後にＬＥＤ書き込みヘッド３７に送られる。ＬＥＤ書き
込みヘッド３７では、この４ビット１６階調の画像デー
タに応じて、半導体レーザに与える電流のパルス幅や電
流の量をコントロールしている。変倍処理後のデータ
は、パス制御部を通り、メモリ部３５に送られて、画像
データの圧縮、伸張、蓄積、対抗機への転送が行われ
る。
【００２２】読み取った原稿を一旦メモリに蓄えるモー
ドで画像読み取りを行う場合について図２を用いて説明
する。コンタクトガラス２上に画像面を下にして原稿を
セットし、スタートボタンを押す。これにより、ＣＰＵ
から画像処理部３３に対してスキャン開始信号が出さ
れ、副走査方向の画像有効範囲を示すＦＧＡＴＥＮがＡ
ＣＴＩＶＥとなる。走行体５が図１の左方向に移動を開
始し、原稿に対する副走査が行われる。光源４で照明さ
れた原稿からの反射光（読み取り光）は、ミラー３→ミ
ラー６→ミラー７→レンズ８を順次経由してＣＣＤ９へ
到達する。
ドで画像読み取りを行う場合について図２を用いて説明
する。コンタクトガラス２上に画像面を下にして原稿を
セットし、スタートボタンを押す。これにより、ＣＰＵ
から画像処理部３３に対してスキャン開始信号が出さ
れ、副走査方向の画像有効範囲を示すＦＧＡＴＥＮがＡ
ＣＴＩＶＥとなる。走行体５が図１の左方向に移動を開
始し、原稿に対する副走査が行われる。光源４で照明さ
れた原稿からの反射光（読み取り光）は、ミラー３→ミ
ラー６→ミラー７→レンズ８を順次経由してＣＣＤ９へ
到達する。
【００２３】ＣＣＤ９は入射光を電気信号に変換する。
この信号は、ビデオ処理部３２でＡ／Ｄ変換され、画像
処理部３３へ送出される。画像処理部３３に送られたデ
ータは、黒オフセット補正、シェーディング補正、ＭＴ
Ｆ補正、主走査方向の電気変倍が行われた後に、メモリ
Ｉ／Ｆ４４を通じてメモリ部３５に蓄えられる。
この信号は、ビデオ処理部３２でＡ／Ｄ変換され、画像
処理部３３へ送出される。画像処理部３３に送られたデ
ータは、黒オフセット補正、シェーディング補正、ＭＴ
Ｆ補正、主走査方向の電気変倍が行われた後に、メモリ
Ｉ／Ｆ４４を通じてメモリ部３５に蓄えられる。
【００２４】蓄えられた画像データは、システム制御部
３４の指示により、ゲート信号と共にメモリ部３５より
読み出される。このときの主走査同期信号や主走査ゲー
ト信号、副走査ゲート信号は、システム制御部３４より
与えられた値に従ってメモリ部３５が発生する。
３４の指示により、ゲート信号と共にメモリ部３５より
読み出される。このときの主走査同期信号や主走査ゲー
ト信号、副走査ゲート信号は、システム制御部３４より
与えられた値に従ってメモリ部３５が発生する。
【００２５】メモリ部３５からの出力データに対してγ
補正及びディザや誤差拡散などの画質処理が行われて、
プリンタ側のビット数に合わせてデータが量子化され
る。続いてプリンタ制御部３６に画像データが送られ
る。以上が本発明の基本となるデジタル複写機の構成と
動作である。
補正及びディザや誤差拡散などの画質処理が行われて、
プリンタ側のビット数に合わせてデータが量子化され
る。続いてプリンタ制御部３６に画像データが送られ
る。以上が本発明の基本となるデジタル複写機の構成と
動作である。
【００２６】次に本発明を具体的に説明する。まず第１
の実施の形態を説明する。図４は第１の実施の形態を示
す画像処理部のブロック図である。この画像処理部は、
シェーディング補正部５１、フィルタ処理部５２、第１
の変倍処理部５３ａ、第２の変倍処理部５３ｂ、メモリ
Ｉ／Ｆ５４、γ変換部５５、画質処理部５６を備える。
メモリＩ／Ｆ５４の前後に第１の変倍処理部５３ａと第
２の変倍処理部５３ｂが設けてある。
の実施の形態を説明する。図４は第１の実施の形態を示
す画像処理部のブロック図である。この画像処理部は、
シェーディング補正部５１、フィルタ処理部５２、第１
の変倍処理部５３ａ、第２の変倍処理部５３ｂ、メモリ
Ｉ／Ｆ５４、γ変換部５５、画質処理部５６を備える。
メモリＩ／Ｆ５４の前後に第１の変倍処理部５３ａと第
２の変倍処理部５３ｂが設けてある。
【００２７】第１の実施の形態では、シェーディング補
正後、フィルタ処理、第１の変倍処理を行った８ビット
のデータをメモリＩ／Ｆ５４を通してメモリ部３５に格
納する構成となっている。
正後、フィルタ処理、第１の変倍処理を行った８ビット
のデータをメモリＩ／Ｆ５４を通してメモリ部３５に格
納する構成となっている。
【００２８】シェーディング補正、フィルタ処理、第１
の変倍処理の構成は、図３に示す一般的なものと同じで
ある。メモリ部３５から読み出された８ビットのデータ
は、再度、第２の変倍処理部５３ｂによる処理が行われ
る。第２の変倍処理部５３ｂの構成は、第１の変倍処理
部５３ａと同じである。これによって主走査方向の変倍
率の微調整を実施する。
の変倍処理の構成は、図３に示す一般的なものと同じで
ある。メモリ部３５から読み出された８ビットのデータ
は、再度、第２の変倍処理部５３ｂによる処理が行われ
る。第２の変倍処理部５３ｂの構成は、第１の変倍処理
部５３ａと同じである。これによって主走査方向の変倍
率の微調整を実施する。
【００２９】また、図２で示すように、メモリ部３５で
はメモリから出力される画像データに合わせて主走査同
期信号、主走査ゲート信号、副走査ゲート信号が生成さ
れる。これらの信号の周期や有効幅はシステム制御部３
４から制御される。このシステムでは、画像の書き込み
はＬＥＤヘッドによって行われる。そのため、主走査同
期信号の間隔を制御することでライン間隔が決まり、こ
れにより副走査方向の変倍率の微調整が可能となる。同
期信号の間隔を長くすると拡大に、同期信号の間隔を短
くすると縮小となる。
はメモリから出力される画像データに合わせて主走査同
期信号、主走査ゲート信号、副走査ゲート信号が生成さ
れる。これらの信号の周期や有効幅はシステム制御部３
４から制御される。このシステムでは、画像の書き込み
はＬＥＤヘッドによって行われる。そのため、主走査同
期信号の間隔を制御することでライン間隔が決まり、こ
れにより副走査方向の変倍率の微調整が可能となる。同
期信号の間隔を長くすると拡大に、同期信号の間隔を短
くすると縮小となる。
【００３０】このようなシステムのメモリ格納後の変倍
の目的は、出力される画像の大きさの微調整を行うこと
である。そのため、変倍率の範囲は主走査、副走査共に
あまり求められないが、精度は０．１％程度を要求され
る。微調整後の画像データ８ビットは、通常のコピー時
と同じくγ変換されて、画質処理部５６で画質モードに
合わせた方式で量子化されて、最終的には書き込みデバ
イスの扱える４ビットに変換されて出力される。
の目的は、出力される画像の大きさの微調整を行うこと
である。そのため、変倍率の範囲は主走査、副走査共に
あまり求められないが、精度は０．１％程度を要求され
る。微調整後の画像データ８ビットは、通常のコピー時
と同じくγ変換されて、画質処理部５６で画質モードに
合わせた方式で量子化されて、最終的には書き込みデバ
イスの扱える４ビットに変換されて出力される。
【００３１】この実施の形態により、画質処理前のデー
タをメモリに蓄える構成を持つデジタル複写機におい
て、メモリ蓄積後のデータに対する変倍率の微調整が可
能となる。
タをメモリに蓄える構成を持つデジタル複写機におい
て、メモリ蓄積後のデータに対する変倍率の微調整が可
能となる。
【００３２】図５は第２の実施の形態を示す画像処理部
のブロック図である。この画像処理部は、シェーディン
グ補正部５１、フィルタ処理部５２、第１の変倍処理部
５３ａ、γ変換部５５、画質処理部５６、第２の変倍処
理部５３ｂ、メモリＩ／Ｆ５４、量子化部５７を備え
る。メモリＩ／Ｆ５４の前後に第１の変倍処理部５３ａ
と第２の変倍処理部５３ｂが設けてある。
のブロック図である。この画像処理部は、シェーディン
グ補正部５１、フィルタ処理部５２、第１の変倍処理部
５３ａ、γ変換部５５、画質処理部５６、第２の変倍処
理部５３ｂ、メモリＩ／Ｆ５４、量子化部５７を備え
る。メモリＩ／Ｆ５４の前後に第１の変倍処理部５３ａ
と第２の変倍処理部５３ｂが設けてある。
【００３３】第２の実施の形態では、シェーディング補
正後、フィルタ処理、第１の変倍処理、γ変換処理、画
質処理を行った後の４ビットのデータをメモリＩ／Ｆ５
４を通してメモリ部３５に格納する構成となっている。
メモリ部３５から読み出された４ビットのデータは、
（ｍ３，ｍ２，ｍ１，ｍ０）を、８ビット幅を使う変倍
回路に通すため、（ｍ３，ｍ２，ｍ１，ｍ０，ｍ３，ｍ
２，ｍ１，ｍ０）のように８ビットに拡張する。この後
再度第２の変倍処理部５３ｂによる処理が行われる。こ
れによって主走査方向の電気変倍を実施する。
正後、フィルタ処理、第１の変倍処理、γ変換処理、画
質処理を行った後の４ビットのデータをメモリＩ／Ｆ５
４を通してメモリ部３５に格納する構成となっている。
メモリ部３５から読み出された４ビットのデータは、
（ｍ３，ｍ２，ｍ１，ｍ０）を、８ビット幅を使う変倍
回路に通すため、（ｍ３，ｍ２，ｍ１，ｍ０，ｍ３，ｍ
２，ｍ１，ｍ０）のように８ビットに拡張する。この後
再度第２の変倍処理部５３ｂによる処理が行われる。こ
れによって主走査方向の電気変倍を実施する。
【００３４】また、図２で示すように、メモリ部３５で
はメモリから出力される画像データに合わせて主走査同
期信号、主走査ゲート信号、副走査ゲート信号が生成さ
れる。これらの信号の周期や有効幅はシステム制御部３
４から制御される。このシステムでは、画像の書き込み
はＬＥＤヘッドによって行われる。そのため、主走査同
期信号の間隔を制御することでライン間隔が決まり、こ
れにより副走査方向の変倍率の微調整が可能となる。同
期信号の間隔を長くすると拡大に、同期信号の間隔を短
くすると縮小となる。
はメモリから出力される画像データに合わせて主走査同
期信号、主走査ゲート信号、副走査ゲート信号が生成さ
れる。これらの信号の周期や有効幅はシステム制御部３
４から制御される。このシステムでは、画像の書き込み
はＬＥＤヘッドによって行われる。そのため、主走査同
期信号の間隔を制御することでライン間隔が決まり、こ
れにより副走査方向の変倍率の微調整が可能となる。同
期信号の間隔を長くすると拡大に、同期信号の間隔を短
くすると縮小となる。
【００３５】このようなシステムのメモリ格納後の変倍
の目的は、出力される画像の大きさの微調整を行うこと
である。そのため、変倍率の範囲は主走査、副走査共に
あまり求められないが、精度は０．１％程度を要求され
る。微調整後の画像データは、第２の変倍処理部５３ｂ
の補間演算により８ビットデータになるため、この上位
４ビットを取り、再び４ビットに量子化して出力する。
の目的は、出力される画像の大きさの微調整を行うこと
である。そのため、変倍率の範囲は主走査、副走査共に
あまり求められないが、精度は０．１％程度を要求され
る。微調整後の画像データは、第２の変倍処理部５３ｂ
の補間演算により８ビットデータになるため、この上位
４ビットを取り、再び４ビットに量子化して出力する。
【００３６】この実施の形態により、画質処理後のデー
タをメモリに蓄える構成を持つデジタル複写機におい
て、メモリ蓄積後のデータに対する変倍率の微調整が可
能となる。
タをメモリに蓄える構成を持つデジタル複写機におい
て、メモリ蓄積後のデータに対する変倍率の微調整が可
能となる。
【００３７】図６は第３の実施の形態を示す画像処理部
のブロック図である。第３の実施の形態は、単一の変倍
処理部５３をセレクタによってメモリ前段側及びメモリ
後段側に切り替えて使用するようにしたものである。フ
ィルタ処理後のデータ８ビットに対してセレクタ（３）
を切り替えて変倍処理を行う。変倍処理後のデータはセ
レクタ（２）によりγ変換を行うパスに戻される。γ変
換後の画質処理を行った後の４ビットのデータをメモリ
Ｉ／Ｆ５４を通してメモリ部３５に格納する構成となっ
ている。この状態で全ての原稿を走査してメモリ部３５
に取り込む。
のブロック図である。第３の実施の形態は、単一の変倍
処理部５３をセレクタによってメモリ前段側及びメモリ
後段側に切り替えて使用するようにしたものである。フ
ィルタ処理後のデータ８ビットに対してセレクタ（３）
を切り替えて変倍処理を行う。変倍処理後のデータはセ
レクタ（２）によりγ変換を行うパスに戻される。γ変
換後の画質処理を行った後の４ビットのデータをメモリ
Ｉ／Ｆ５４を通してメモリ部３５に格納する構成となっ
ている。この状態で全ての原稿を走査してメモリ部３５
に取り込む。
【００３８】次に、メモリ部３５から取り込んだデータ
の読み出しが行われる。このときにはスキャナによる読
み取りは既に終了している。メモリ部３５から読み出さ
れた４ビットのデータは、（ｍ３，ｍ２，ｍ１，ｍ０）
を、（ｍ３，ｍ２，ｍ１，ｍ０，ｍ３，ｍ２，ｍ１，ｍ
０）のように８ビットに拡張する。この後、セレクタ
（３）を切り替えてメモリ部３５からの読み出しデータ
に対する変倍処理が行われる。これによって主走査方向
の電気変倍を実施する。
の読み出しが行われる。このときにはスキャナによる読
み取りは既に終了している。メモリ部３５から読み出さ
れた４ビットのデータは、（ｍ３，ｍ２，ｍ１，ｍ０）
を、（ｍ３，ｍ２，ｍ１，ｍ０，ｍ３，ｍ２，ｍ１，ｍ
０）のように８ビットに拡張する。この後、セレクタ
（３）を切り替えてメモリ部３５からの読み出しデータ
に対する変倍処理が行われる。これによって主走査方向
の電気変倍を実施する。
【００３９】また、図２で示すように、メモリ部３５で
はメモリから出力される画像データに合わせて主走査同
期信号、主走査ゲート信号、副走査ゲート信号が生成さ
れる。これらの信号の周期や有効幅はシステム制御部３
４から制御される。このシステムでは、画像の書き込み
はＬＥＤヘッドによって行われる。そのため、主走査同
期信号の間隔を制御することでライン間隔が決まり、こ
れにより副走査方向の変倍率の微調整が可能となる。同
期信号の間隔を長くすると拡大に、同期信号の間隔を短
くすると縮小となる。
はメモリから出力される画像データに合わせて主走査同
期信号、主走査ゲート信号、副走査ゲート信号が生成さ
れる。これらの信号の周期や有効幅はシステム制御部３
４から制御される。このシステムでは、画像の書き込み
はＬＥＤヘッドによって行われる。そのため、主走査同
期信号の間隔を制御することでライン間隔が決まり、こ
れにより副走査方向の変倍率の微調整が可能となる。同
期信号の間隔を長くすると拡大に、同期信号の間隔を短
くすると縮小となる。
【００４０】このようなシステムのメモリ格納後の変倍
の目的は、出力される画像の大きさの微調整を行うこと
である。そのため、変倍率の範囲は主走査、副走査共に
あまり求められないが、精度は０．１％程度を要求され
る。微調整後の画像データ８ビットは、再び４ビットに
量子化されてセレクタ（４）を通りプリンタ側へ出力さ
れる。
の目的は、出力される画像の大きさの微調整を行うこと
である。そのため、変倍率の範囲は主走査、副走査共に
あまり求められないが、精度は０．１％程度を要求され
る。微調整後の画像データ８ビットは、再び４ビットに
量子化されてセレクタ（４）を通りプリンタ側へ出力さ
れる。
【００４１】この実施の形態により、画質処理後のデー
タをメモリに蓄える構成を持つデジタル複写機におい
て、メモリ蓄積後のデータに対する変倍率の微調整が可
能となる。仕様上、メモリへの読み込み前の変倍回路と
メモリから読み出した後の変倍回路が同時使用されない
場合、変倍回路を共通利用することでハードウエアの増
大を抑えることができる。
タをメモリに蓄える構成を持つデジタル複写機におい
て、メモリ蓄積後のデータに対する変倍率の微調整が可
能となる。仕様上、メモリへの読み込み前の変倍回路と
メモリから読み出した後の変倍回路が同時使用されない
場合、変倍回路を共通利用することでハードウエアの増
大を抑えることができる。
【００４２】次に、第４の実施の形態を説明する。第４
の実施の形態のブロック構成は基本的には図４に示す第
１の実施の形態と同じである。
の実施の形態のブロック構成は基本的には図４に示す第
１の実施の形態と同じである。
【００４３】第４の実施の形態では、シェーディング補
正後、フィルタ処理、第１の変倍処理を行った８ビット
のデータをメモリＩ／Ｆ５４を通してメモリ部３５に格
納する構成となっている。
正後、フィルタ処理、第１の変倍処理を行った８ビット
のデータをメモリＩ／Ｆ５４を通してメモリ部３５に格
納する構成となっている。
【００４４】メモリ部３５から読み出された８ビットの
データは、再度、第２の変倍処理部５３ｂによる処理が
行われる。第２の変倍処理部５３ｂの構成は、第１の変
倍処理部５３ａと同じである。これによって主走査方向
の変倍率の微調整を実施する。副走査方向の変倍率の微
調整は主走査同期信号の間隔を制御することで行う。こ
のようなシステムのメモリ格納後の変倍の目的は、出力
される画像の大きさの微調整を行うことである。そのた
め、変倍率の範囲は主走査、副走査共にあまり求められ
ないが、精度は０．１％程度を要求される。
データは、再度、第２の変倍処理部５３ｂによる処理が
行われる。第２の変倍処理部５３ｂの構成は、第１の変
倍処理部５３ａと同じである。これによって主走査方向
の変倍率の微調整を実施する。副走査方向の変倍率の微
調整は主走査同期信号の間隔を制御することで行う。こ
のようなシステムのメモリ格納後の変倍の目的は、出力
される画像の大きさの微調整を行うことである。そのた
め、変倍率の範囲は主走査、副走査共にあまり求められ
ないが、精度は０．１％程度を要求される。
【００４５】図７はメモリ前段の変倍処理部のブロック
図、図８はメモリ後段の変倍処理部のブロック図であ
る。図７に示す第１の変倍処理部５３ａ、図８に示す第
２の変倍処理部５３ｂは何れも補間演算部６１と、速度
変換制御部６２と、ＦＩＦＯメモリ（ＦＩＦＯ）６３と
を備える。
図、図８はメモリ後段の変倍処理部のブロック図であ
る。図７に示す第１の変倍処理部５３ａ、図８に示す第
２の変倍処理部５３ｂは何れも補間演算部６１と、速度
変換制御部６２と、ＦＩＦＯメモリ（ＦＩＦＯ）６３と
を備える。
【００４６】メモリ前変倍ブロックである第１の変倍処
理部５３ａのＦＩＦＯ６３の長さは主走査方向の長さが
用意されている。拡大処理の場合は、一度ＦＩＦＯ６３
に１ライン分の画像データが蓄積される。蓄積された画
像データは速度変換制御部６２で変倍率に応じたイネー
ブル制御が行われ、ゆっくりとしたレートで読み出され
る。読み出されたデータに合わせて補間演算部６１で内
挿するデータの演算が行われる。補間演算部６１のアル
ゴリズムは既知のものであるので説明は省略する。
理部５３ａのＦＩＦＯ６３の長さは主走査方向の長さが
用意されている。拡大処理の場合は、一度ＦＩＦＯ６３
に１ライン分の画像データが蓄積される。蓄積された画
像データは速度変換制御部６２で変倍率に応じたイネー
ブル制御が行われ、ゆっくりとしたレートで読み出され
る。読み出されたデータに合わせて補間演算部６１で内
挿するデータの演算が行われる。補間演算部６１のアル
ゴリズムは既知のものであるので説明は省略する。
【００４７】縮小処理の場合は、先に補間演算部６１に
データが通されて縮小された仮想サンプリング点が生成
される。このデータが速度変換制御部６２の制御でＦＩ
ＦＯ６３に書き込まれる。書き込まれたデータはＦＩＦ
Ｏ６３から通常の速度で読み出される。ＦＩＦＯ６３へ
の書き込みと読み出しは２本のＦＩＦＯ６３をトグルに
用いることで行っている。これは回路が簡単になるため
と画像のシフト動作を行う必要があるためである。
データが通されて縮小された仮想サンプリング点が生成
される。このデータが速度変換制御部６２の制御でＦＩ
ＦＯ６３に書き込まれる。書き込まれたデータはＦＩＦ
Ｏ６３から通常の速度で読み出される。ＦＩＦＯ６３へ
の書き込みと読み出しは２本のＦＩＦＯ６３をトグルに
用いることで行っている。これは回路が簡単になるため
と画像のシフト動作を行う必要があるためである。
【００４８】ここで、第２の変倍処理部５３ｂに求めら
れる変倍率の範囲が９５％〜１０５％で、かつシフト動
作が無いものとして内部の動作を考えてみる。シフト動
作無しなので、図８に示すＦＩＦＯ６３は１本の構成を
考える。
れる変倍率の範囲が９５％〜１０５％で、かつシフト動
作が無いものとして内部の動作を考えてみる。シフト動
作無しなので、図８に示すＦＩＦＯ６３は１本の構成を
考える。
【００４９】図９は拡大時のＦＩＦＯの動作を説明する
図であり、（ａ）は通常の長さのＦＩＦＯでの動作、
（ｂ）は長さを制限したＦＩＦＯでの動作を示す。ま
た、図１０は縮小時のＦＩＦＯの動作を説明する図であ
り、（ａ）は通常の長さのＦＩＦＯでの動作、（ｂ）は
長さを制限したＦＩＦＯでの動作を示す。まず拡大時で
ＦＩＦＯ６３の長さが通常（この実施形態では５０００
画素）の場合を図９の（ａ）で考える。書き込みの速度
に対して読み出し時の速度が遅いため、１ライン分の書
き込みが終了した段階で読み出しのアドレスは途中まで
しか進んでいない。そして、次のラインの書き込みが始
まると再び先頭から読み出しが始まる。１０５％の場
合、書き込みが終了したときの読み出しのアドレスとの
差は５０００画素の５％で与えられ、２５０画素とな
る。
図であり、（ａ）は通常の長さのＦＩＦＯでの動作、
（ｂ）は長さを制限したＦＩＦＯでの動作を示す。ま
た、図１０は縮小時のＦＩＦＯの動作を説明する図であ
り、（ａ）は通常の長さのＦＩＦＯでの動作、（ｂ）は
長さを制限したＦＩＦＯでの動作を示す。まず拡大時で
ＦＩＦＯ６３の長さが通常（この実施形態では５０００
画素）の場合を図９の（ａ）で考える。書き込みの速度
に対して読み出し時の速度が遅いため、１ライン分の書
き込みが終了した段階で読み出しのアドレスは途中まで
しか進んでいない。そして、次のラインの書き込みが始
まると再び先頭から読み出しが始まる。１０５％の場
合、書き込みが終了したときの読み出しのアドレスとの
差は５０００画素の５％で与えられ、２５０画素とな
る。
【００５０】ここでＦＩＦＯ６３の長さを制限する。こ
れを表したのが図９の（ｂ）である。当然１ラインのデ
ータ数よりＦＩＦＯ６３が短ければライトアドレスは先
頭に戻ってデータは上書きされる。但し、上書きされる
前に読み出しが終了していればよい。上記より書き込み
と読み出しのアドレスの最大差は２５０である。そのた
め、ＦＩＦＯ６３の長さは最小２５０あれば問題は発生
しない。
れを表したのが図９の（ｂ）である。当然１ラインのデ
ータ数よりＦＩＦＯ６３が短ければライトアドレスは先
頭に戻ってデータは上書きされる。但し、上書きされる
前に読み出しが終了していればよい。上記より書き込み
と読み出しのアドレスの最大差は２５０である。そのた
め、ＦＩＦＯ６３の長さは最小２５０あれば問題は発生
しない。
【００５１】次は縮小時でＦＩＦＯ６３の長さが通常の
場合を図１０の（ａ）に示す。読み出し時の速度に対し
て書き込みの速度が遅いため、書き込みがある程度進ん
でから読み出しを始めないと書き込みに読み出しが追い
ついてしまう。９５％の場合２５０画素分離していない
とデータの上書きが発生する。ここでＦＩＦＯ６３の長
さを制限する。これを表したのが図１０の（ｂ）であ
る。書き込みと読み出しのタイミングを２５０画素離し
て、かつ長さを２５０画素としたものである。このよう
に、実現すべき変倍率の範囲が狭ければＦＩＦＯ６３の
長さを短くすることができる。そのため必要なＦＩＦＯ
６３の量を最小限に抑えることができる。
場合を図１０の（ａ）に示す。読み出し時の速度に対し
て書き込みの速度が遅いため、書き込みがある程度進ん
でから読み出しを始めないと書き込みに読み出しが追い
ついてしまう。９５％の場合２５０画素分離していない
とデータの上書きが発生する。ここでＦＩＦＯ６３の長
さを制限する。これを表したのが図１０の（ｂ）であ
る。書き込みと読み出しのタイミングを２５０画素離し
て、かつ長さを２５０画素としたものである。このよう
に、実現すべき変倍率の範囲が狭ければＦＩＦＯ６３の
長さを短くすることができる。そのため必要なＦＩＦＯ
６３の量を最小限に抑えることができる。
【００５２】
【発明の効果】請求項１記載の発明によれば、画質処理
（量子化）前のデータをフレームメモリに蓄える形式の
デジタル複写機の場合、メモリ蓄積後の主走査電気変倍
とメモリ部の主走査同期信号の周期の変更でメモリ蓄積
後のデータに対する変倍率の微調整が可能となる。この
ため、１度メモリに蓄積した画像出力に対する画像サイ
ズの微調整を行う場合、再び原稿の走査を行う必要がな
い。
（量子化）前のデータをフレームメモリに蓄える形式の
デジタル複写機の場合、メモリ蓄積後の主走査電気変倍
とメモリ部の主走査同期信号の周期の変更でメモリ蓄積
後のデータに対する変倍率の微調整が可能となる。この
ため、１度メモリに蓄積した画像出力に対する画像サイ
ズの微調整を行う場合、再び原稿の走査を行う必要がな
い。
【００５３】請求項２記載の発明によれば、画質処理
（量子化）後のデータをフレームメモリに蓄える形式の
デジタル複写機の場合、メモリ蓄積後の主走査電気変倍
とメモリ部の主走査同期信号の周期の変更でメモリ蓄積
後のデータに対する変倍率の微調整が可能となる。この
ため、１度メモリに蓄積した画像出力に対する画像サイ
ズの微調整を行う場合、再び原稿の走査を行う必要がな
い。
（量子化）後のデータをフレームメモリに蓄える形式の
デジタル複写機の場合、メモリ蓄積後の主走査電気変倍
とメモリ部の主走査同期信号の周期の変更でメモリ蓄積
後のデータに対する変倍率の微調整が可能となる。この
ため、１度メモリに蓄積した画像出力に対する画像サイ
ズの微調整を行う場合、再び原稿の走査を行う必要がな
い。
【００５４】請求項３記載の発明によれば、メモリ蓄積
前に行う変倍動作とメモリ蓄積後に行う変倍動作を共通
回路で行えるので、回路規模が小さくなる。
前に行う変倍動作とメモリ蓄積後に行う変倍動作を共通
回路で行えるので、回路規模が小さくなる。
【００５５】請求項４記載の発明によれば、メモリ蓄積
後に行う変倍処理の変倍回路のＦＩＦＯメモリを前段の
ＦＩＦＯメモリより小さくしているので、回路規模が小
さくなる。
後に行う変倍処理の変倍回路のＦＩＦＯメモリを前段の
ＦＩＦＯメモリより小さくしているので、回路規模が小
さくなる。
【図１】デジタル複写機の全体構成図である。
【図２】デジタル複写機の電装系を示すブロック図であ
る。
る。
【図３】画像処理部のブロック図である。
【図４】第１の実施の形態を示す画像処理部のブロック
図である。
図である。
【図５】第２の実施の形態を示す画像処理部のブロック
図である。
図である。
【図６】第３の実施の形態を示す画像処理部のブロック
図である。
図である。
【図７】メモリ前段の変倍処理部のブロック図である。
【図８】メモリ後段の変倍処理部のブロック図である。
【図９】拡大時のＦＩＦＯの動作を示す図である。
【図１０】縮小時のＦＩＦＯの動作を示す図である。
３１ スキャナ制御部 ３２ ビデオ処理部 ３３ 画像処理部 ３４ システム制御部 ３５ メモリ部 ３６ プリンタ制御部 ３７ ＬＥＤ書き込みヘッド ５１ シェーディング補正部 ５２ フィルタ処理部 ５３ａ 第１の変倍処理部 ５３ｂ 第２の変倍処理部 ５４ メモリＩ／Ｆ ５５ γ変換部 ５６ 画質処理部
Claims (4)
- 【請求項１】 原稿からの反射光をラインイメージセン
サで読み取って電気信号に変換し、さらにＡ／Ｄ変換し
た後、画像処理部で各種の画像処理を施してレーザ変調
信号を出力し、レーザにより感光体に光書き込みを行っ
て画像を形成するデジタル複写機において、 フレームメモリの前段と後段にそれぞれ第１の変倍処理
部と第２の変倍処理部を備え、 第１の変倍処理部で変倍処理したデータをフレームメモ
リに格納すると共に、フレームメモリから読み出された
データを再度第２の変倍処理部で処理することを特徴と
するデジタル複写機。 - 【請求項２】 原稿からの反射光をラインイメージセン
サで読み取って電気信号に変換し、さらにＡ／Ｄ変換し
た後、画像処理部で各種の画像処理を施してレーザ変調
信号を出力し、レーザにより感光体に光書き込みを行っ
て画像を形成するデジタル複写機において、 フレームメモリの前段と後段にそれぞれ第１の変倍処理
部と第２の変倍処理部を備え、かつ、フレームメモリの
前段に画質処理部を備え、 第１の変倍処理部で変倍処理し、かつ、画質処理部で画
質処理したデータをフレームメモリに格納すると共に、
フレームメモリから読み出されたデータを再度第２の変
倍処理部で処理することを特徴とするデジタル複写機。 - 【請求項３】 原稿からの反射光をラインイメージセン
サで読み取って電気信号に変換し、さらにＡ／Ｄ変換し
た後、画像処理部で各種の画像処理を施してレーザ変調
信号を出力し、レーザにより感光体に光書き込みを行っ
て画像を形成するデジタル複写機において、 フレームメモリの前段で変倍処理を行わせるために、画
像データを変倍処理部に切り替える第１の選択手段と、 フレームメモリから出力された画像データを再度変倍処
理部に切り替える第２の選択手段と、 を備えたことを特徴とするデジタル複写機。 - 【請求項４】 請求項１及び請求項２記載において、 フレームメモリ後段の変倍処理部に用いるＦＩＦＯメモ
リは、フレームメモリ前段の変倍処理部のＦＩＦＯメモ
リよりも小さいことを特徴とするデジタル複写機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08044798A JP3733446B2 (ja) | 1998-03-12 | 1998-03-12 | デジタル複写機 |
| US09/266,800 US6486971B1 (en) | 1998-03-12 | 1999-03-12 | Digital image forming apparatus and method for changing magnification ratio for image according to image data stored in a memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08044798A JP3733446B2 (ja) | 1998-03-12 | 1998-03-12 | デジタル複写機 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005156842A Division JP2005269683A (ja) | 2005-05-30 | 2005-05-30 | デジタル複写機 |
| JP2005156841A Division JP2005323388A (ja) | 2005-05-30 | 2005-05-30 | デジタル複写機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261809A true JPH11261809A (ja) | 1999-09-24 |
| JP3733446B2 JP3733446B2 (ja) | 2006-01-11 |
Family
ID=13718526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08044798A Expired - Fee Related JP3733446B2 (ja) | 1998-03-12 | 1998-03-12 | デジタル複写機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6486971B1 (ja) |
| JP (1) | JP3733446B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191291A (ja) * | 2005-01-05 | 2006-07-20 | Murata Mach Ltd | 画像処理装置 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3739604B2 (ja) * | 1999-07-19 | 2006-01-25 | シャープ株式会社 | 画像処理装置 |
| JP2001211292A (ja) * | 1999-11-18 | 2001-08-03 | Tohoku Ricoh Co Ltd | スキャナ制御方法、スキャナ装置、複写印刷装置、調停装置及び記憶媒体 |
| JP2002211036A (ja) * | 2001-01-19 | 2002-07-31 | Canon Inc | 画像形成装置および画像形成方法 |
| JP2003230010A (ja) | 2001-11-30 | 2003-08-15 | Ricoh Co Ltd | 画像処理装置及び画像処理方法 |
| US7227665B2 (en) * | 2003-01-22 | 2007-06-05 | Kabushiki Kaisha Toshiba | Image magnification changing apparatus |
| JP2004336487A (ja) * | 2003-05-08 | 2004-11-25 | Ricoh Co Ltd | ファクシミリ装置、プログラム及び記憶媒体 |
| JP2004336453A (ja) * | 2003-05-08 | 2004-11-25 | Ricoh Co Ltd | 複写機、画像処理システム、プログラム及び記憶媒体 |
| JP2004341760A (ja) * | 2003-05-15 | 2004-12-02 | Ricoh Co Ltd | 画像形成装置、プログラム及び記憶媒体 |
| US8471852B1 (en) | 2003-05-30 | 2013-06-25 | Nvidia Corporation | Method and system for tessellation of subdivision surfaces |
| US8571346B2 (en) * | 2005-10-26 | 2013-10-29 | Nvidia Corporation | Methods and devices for defective pixel detection |
| US7750956B2 (en) * | 2005-11-09 | 2010-07-06 | Nvidia Corporation | Using a graphics processing unit to correct video and audio data |
| US8588542B1 (en) | 2005-12-13 | 2013-11-19 | Nvidia Corporation | Configurable and compact pixel processing apparatus |
| US8737832B1 (en) * | 2006-02-10 | 2014-05-27 | Nvidia Corporation | Flicker band automated detection system and method |
| US8594441B1 (en) | 2006-09-12 | 2013-11-26 | Nvidia Corporation | Compressing image-based data using luminance |
| JP4802082B2 (ja) * | 2006-11-22 | 2011-10-26 | 株式会社リコー | 画像処理装置，変倍処理決定方法，プログラム，および記録媒体 |
| US8723969B2 (en) * | 2007-03-20 | 2014-05-13 | Nvidia Corporation | Compensating for undesirable camera shakes during video capture |
| US8724895B2 (en) * | 2007-07-23 | 2014-05-13 | Nvidia Corporation | Techniques for reducing color artifacts in digital images |
| US8570634B2 (en) * | 2007-10-11 | 2013-10-29 | Nvidia Corporation | Image processing of an incoming light field using a spatial light modulator |
| US9177368B2 (en) * | 2007-12-17 | 2015-11-03 | Nvidia Corporation | Image distortion correction |
| US8780128B2 (en) * | 2007-12-17 | 2014-07-15 | Nvidia Corporation | Contiguously packed data |
| US8698908B2 (en) * | 2008-02-11 | 2014-04-15 | Nvidia Corporation | Efficient method for reducing noise and blur in a composite still image from a rolling shutter camera |
| JP4972018B2 (ja) * | 2008-03-12 | 2012-07-11 | 株式会社リコー | 画像処理装置、画像処理方法、およびその方法をコンピュータに実行させるプログラム |
| US9379156B2 (en) * | 2008-04-10 | 2016-06-28 | Nvidia Corporation | Per-channel image intensity correction |
| US8373718B2 (en) * | 2008-12-10 | 2013-02-12 | Nvidia Corporation | Method and system for color enhancement with color volume adjustment and variable shift along luminance axis |
| US8749662B2 (en) * | 2009-04-16 | 2014-06-10 | Nvidia Corporation | System and method for lens shading image correction |
| US8698918B2 (en) * | 2009-10-27 | 2014-04-15 | Nvidia Corporation | Automatic white balancing for photography |
| JP2013132042A (ja) | 2011-11-25 | 2013-07-04 | Ricoh Co Ltd | 画像検査装置、画像形成装置、画像検査方法及びプログラム |
| US9798698B2 (en) | 2012-08-13 | 2017-10-24 | Nvidia Corporation | System and method for multi-color dilu preconditioner |
| US9508318B2 (en) | 2012-09-13 | 2016-11-29 | Nvidia Corporation | Dynamic color profile management for electronic devices |
| US9307213B2 (en) | 2012-11-05 | 2016-04-05 | Nvidia Corporation | Robust selection and weighting for gray patch automatic white balancing |
| US9418400B2 (en) | 2013-06-18 | 2016-08-16 | Nvidia Corporation | Method and system for rendering simulated depth-of-field visual effect |
| US9756222B2 (en) | 2013-06-26 | 2017-09-05 | Nvidia Corporation | Method and system for performing white balancing operations on captured images |
| US9826208B2 (en) | 2013-06-26 | 2017-11-21 | Nvidia Corporation | Method and system for generating weights for use in white balancing an image |
| JP7424076B2 (ja) | 2020-01-29 | 2024-01-30 | 株式会社リコー | 画像処理装置、画像処理システム、撮像装置、画像処理方法およびプログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901278A (en) * | 1994-08-18 | 1999-05-04 | Konica Corporation | Image recording apparatus with a memory means to store image data |
| JPH09130582A (ja) | 1995-11-06 | 1997-05-16 | Minolta Co Ltd | 画像形成装置 |
| JP3532048B2 (ja) * | 1996-03-27 | 2004-05-31 | 株式会社リコー | デジタル複写機 |
| JPH104467A (ja) * | 1996-04-18 | 1998-01-06 | Ricoh Co Ltd | 画像形成装置 |
-
1998
- 1998-03-12 JP JP08044798A patent/JP3733446B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-12 US US09/266,800 patent/US6486971B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191291A (ja) * | 2005-01-05 | 2006-07-20 | Murata Mach Ltd | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6486971B1 (en) | 2002-11-26 |
| JP3733446B2 (ja) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3733446B2 (ja) | デジタル複写機 | |
| EP0840497B1 (en) | Image forming apparatus and method of printing and reading a reference pattern | |
| JPH09261481A (ja) | 画像形成装置 | |
| JP2001186311A (ja) | 画像読取装置、複写機、ファクシミリ装置および複合機 | |
| JPH0638028A (ja) | 画像読取装置 | |
| JP2005269683A (ja) | デジタル複写機 | |
| JP2005323388A (ja) | デジタル複写機 | |
| JP2021093034A (ja) | データ処理装置、画像読取装置、画像形成装置及びデータ処理方法 | |
| JPH11146153A (ja) | 画像読取装置、複写機、及びシステム | |
| JP3692160B2 (ja) | 画像変倍装置 | |
| JPH09282305A (ja) | デジタルデータ処理装置 | |
| JPH09284479A (ja) | ディジタル複写装置 | |
| JP3403563B2 (ja) | デジタル複写システム | |
| JP3801840B2 (ja) | 画像処理装置 | |
| JP3948645B2 (ja) | 画像データ処理装置 | |
| JPH1098612A (ja) | 画像処理装置と画像処理方法と画像形成装置 | |
| JP3652097B2 (ja) | 画像処理装置 | |
| JP3400874B2 (ja) | 画像形成装置 | |
| JPH06225082A (ja) | 立体物画像読取装置 | |
| JP2000050082A (ja) | 画像入力装置 | |
| JP3686716B2 (ja) | 画像出力装置 | |
| JP2749437B2 (ja) | 影付き画像形成装置 | |
| JP2828637B2 (ja) | 画像形成装置 | |
| JP2930125B2 (ja) | 影付き画像形成装置 | |
| JPH09107468A (ja) | 画像処理装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |