JPH11262253A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 装置の変換効率の向上およびゼロボルトスイ
ッチの確実化を図る。 【解決手段】 第１のスイッチング素子３をオン状態に
して一次巻線２ａを介して入力直流をスイッチングする
ことにより、二次巻線２ｂを含む閉回路１８内のコンデ
ンサ１１を介して二次巻線２ｂから出力電流を放出させ
る第１のスイッチング動作と、第１のスイッチング素子
３をオフ状態にした後に第２のスイッチング素子１５を
オン状態にしてトランス２の放出電流を閉回路１８内に
流すことによりコンデンサ１１を充電させ、かつ残存エ
ネルギーが放出された後にコンデンサ１１から放出電流
とは逆向きの放電電流を第２のスイッチング素子１５を
介して閉回路１８内に流すことにより回生電力を入力直
流の供給源側に回生する第２のスイッチング動作とを交
互に実行するスイッチング電源装置１であって、第２の
スイッチング素子１５のオン時間を制御して回生電力量
を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチングによ
って直流電圧を生成するスイッチング電源装置に関し、
詳しくは、トランスの二次巻線の利用率を上げつつ、い
わゆるゼロボルトスイッチ方式により直流電圧を生成す
るスイッチング電源装置に関するものである。

【０００２】

【従来の技術】この種のトランスの二次巻線の利用率を
上げつつゼロボルトスイッチ方式により直流電圧を生成
するスイッチング電源装置として、図６に示す電源装置
４１が従来から知られている。この電源装置４１は、ト
ランス２を備えており、トランス２の一次巻線２ａ側
に、図外のスイッチング制御回路から出力されるスイッ
チング制御信号ＳS によってオン／オフ制御されるＦＥ
Ｔ３と、ＦＥＴ３に等価的に並列接続されたコンデンサ
４とを備えている。なお、コンデンサ４は、ＦＥＴ３が
有する寄生容量、またはその寄生容量とは別個にＦＥＴ
３に並列接続したコンデンサによって構成されている。
さらに、電源装置４１は、二次巻線２ｂ側に、例えば、
コンデンサ１１と、コンデンサ１１および二次巻線２ｂ
を含む閉回路４２内に直列接続されたダイオード１２
と、平滑用のチョークコイル１３およびコンデンサ１４
とを備えている。

【０００３】この電源装置４１では、ＦＥＴ３をオン状
態に制御すると、一次巻線２ａには、同図に示す向きの
電流Ｉ11が流れる。この際に、二次巻線２ｂの巻き始め
端子からは、同図に示すように、負荷を介して巻き終わ
り端子に戻る電流Ｉ13とコンデンサ１４を介して巻き終
わり端子に戻る電流Ｉ14との和の電流Ｉ12が出力され、
これにより、装置の出力電圧ＶO が生成されると共に両
コンデンサ１１，１４が充電される。この場合、コンデ
ンサ１１は、同図に示すように、二次巻線２ｂ側がプラ
ス電位でダイオード１２側がマイナス電位の極性とな
る。また、トランス２は、その内部コアにギャップが形
成されており、インダクタンスとしても機能する。この
ため、トランス２には、電流Ｉ11が流れることによって
エネルギーが蓄積される。次いで、ＦＥＴ３がオフ状態
に制御されると、トランス２の蓄積エネルギーおよびコ
ンデンサ１１の蓄積エネルギーに基づく電流Ｉ15が、二
次巻線２ｂを介して放出される。この際には、同図に示
す向きの電流Ｉ15が、二次巻線２ｂの巻き終わり端子、
ダイオード１２、コンデンサ１１および二次巻線２ｂの
巻き始め端子からなる閉回路４２を流れることにより、
コンデンサ１１が放電される。この状態では、コンデン
サ１１には、依然として蓄積エネルギーが残存してお
り、コンデンサ１１の極性は、同図に示す極性を維持す
る。

【０００４】次いで、トランス２の蓄積エネルギーがす
べて放出されると、コンデンサ１１の充電エネルギーに
基づく放電電流Ｉ16が電流Ｉ15と同じ向きで流れる。こ
の際には、放電電流Ｉ16が流れることによって、一次巻
線２ａに同図に示す向きの回生電流Ｉ17が流れる。これ
により、コンデンサ４に蓄積されているエネルギーが入
力直流の供給源側に回生される結果、コンデンサ４の両
端電圧が０Ｖまたは０Ｖ近辺に達する。したがって、こ
の状態でＦＥＴ３をオン状態に制御することにより、ゼ
ロボルトスイッチが達成され、ＦＥＴ３によるスイッチ
ング時においてコンデンサ４の短絡に起因する電力損失
の低減および発生ノイズの低減が図られる。次いで、Ｆ
ＥＴ３がオン状態に制御されると、上記した動作と同様
にして、二次巻線２ｂから電流Ｉ12が出力される。この
ように、この電源装置４１では、ＦＥＴ３のオン／オフ
の両時に二次巻線２ｂに電流を流すことにより二次巻線
２ｂを流れる電流値を平均化させ、これにより、二次巻
線２ｂの利用率を向上させてトランス２の小型化を図る
と共に、ＦＥＴ３のゼロボルトスイッチを実現しようと
している。

【０００５】

【発明が解決しようとする課題】ところが、この従来の
電源装置４１には、以下の問題点がある。第１に、この
電源装置４１では、ＦＥＴ３のゼロボルトスイッチを実
現するために、コンデンサ１１に蓄積されたエネルギー
に基づく放電電流Ｉ16を二次巻線２ｂおよびダイオード
１２を介して流すことによって、入力直流の供給源側に
回生している。この場合、供給源側に回生される電力量
は、コンデンサ１１に蓄積されているエネルギーと、Ｆ
ＥＴ３がオン状態に制御されるタイミングとで決定され
る。一方、ＦＥＴ３は、出力電圧ＶO が一定電圧になる
ようなタイミングでオン状態に制御される。したがっ
て、回生電力は、ＦＥＴ３に並列接続されているコンデ
ンサ４の両端電圧を０Ｖに維持するために必要十分な大
きさになるとは限らない。このため、ＦＥＴ３のゼロボ
ルトスイッチのために必要以上の回生電力が入力直流の
供給源側に回生されることによる装置の変換効率の低下
を招いたり、逆に回生電力が少なすぎてゼロボルトスイ
ッチが確実に行われなかったりするという問題点があ
る。第２に、この電源装置４１では、二次巻線２ｂを介
してコンデンサ１１から電流Ｉ15を流す際や、一次巻線
２ａに回生電流Ｉ17を流すために放電電流Ｉ16を流す際
に、両電流Ｉ15，16をダイオード１２を介して流してい
る。したがって、その際にダイオード１２によって電力
が損失される。このため、この電源装置４１には、装置
の変換効率が低下すると共に、ダイオード１２の放熱対
策のために装置コストが上昇するという問題点がある。

【０００６】本発明は、かかる問題点を解決すべくなさ
れたものであり、装置の変換効率の向上およびゼロボル
トスイッチの確実化を図り得るスイッチング電源装置を
提供することを主目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載のスイッチング電源装置は、第１のスイッチ
ング素子をオン状態に制御してトランスの一次巻線を介
して入力直流をスイッチングすることにより、トランス
の二次巻線を含み第２のスイッチング素子によって形成
される閉回路内に直列接続されたコンデンサを介して二
次巻線から出力電流を放出させる第１のスイッチング動
作と、第１のスイッチング素子をオフ状態に制御した後
に第２のスイッチング素子をオン状態に制御して閉回路
を形成させると共にトランスの残存エネルギーに基づく
放出電流を閉回路内に流すことによりコンデンサを充電
させ、かつ、残存エネルギーが放出された後にコンデン
サから放出電流とは逆向きに放出される放電電流を第２
のスイッチング素子を介して閉回路内に流すことにより
放電電流に基づく回生電力を一次巻線を介して入力直流
の供給源側に回生する第２のスイッチング動作とを交互
に実行するスイッチング電源装置であって、第２のスイ
ッチング素子のオン時間を制御して供給源側に回生する
回生電力量を制御することを特徴とする。

【０００８】このスイッチング電源装置では、まず、第
１のスイッチング素子をスイッチングさせることによ
り、二次巻線から出力電流を出力させる。この際には、
負荷に直流電圧が供給されると共に、閉回路中のコンデ
ンサが充電される。次いで、第１のスイッチング素子を
オフ状態に制御した後に第２のスイッチング素子をオン
状態に制御する。この際には、トランスの残存エネルギ
ーに基づく放出電流が二次巻線から閉回路内に流出す
る。この場合、放出電流は、第２のスイッチング素子を
通過してコンデンサを充電する。このコンデンサは、こ
の際に流入した側が正電位となり、以後、この極性を維
持する。この場合、従来の電源装置４１ではダイオード
を介して放出電流が流れていたのに対し、このスイッチ
ング電源装置では、放出電流が第２のスイッチング素子
を流れるため、例えば、第２のスイッチング素子として
ＦＥＴなどを用いることにより、その際の電力損失を低
減することが可能となる。次いで、トランスの残存エネ
ルギーが放出し終わると、コンデンサが、放出電流とは
逆向きの放電電流を第２のスイッチング素子および二次
巻線を介して閉回路内に出力する。

【０００９】次いで、第２のスイッチング素子をオフ状
態に制御することにより、閉回路が遮断される。この状
態では、二次巻線を流れていた電流によって励磁された
トランスは、その励磁エネルギーを放出しようとして、
少なくとも一次巻線側に放出する。このときには、入力
直流の供給源側に向けてトランスの一次巻線に回生電流
が流れることにより、第１のスイッチング素子に等価的
に並列接続されているコンデンサの両端電圧が低下させ
られる。この状態で、第１のスイッチング素子をオン状
態に制御する。これにより、ゼロボルトスイッチングが
達成される。この場合、この電源装置では、第２のスイ
ッチング素子をオフ状態に制御する時間を制御すること
によって、コンデンサの放電電流が出力される時間を制
御することができる。したがって、トランスの励磁エネ
ルギー量が制御され、これにより、入力直流の供給源側
に回生する回生電力量を制御することができる。このた
め、第１のスイッチング素子をゼロボルトスイッチング
するのに必要かつ十分なエネルギーを一次巻線側に回生
することができる。この結果、必要以上の回生電力の一
次巻線側への回生を防止しつつ、ゼロボルトスイッチの
確実化を図ることが可能となる。また、回生電力の適正
化および第２スイッチング素子による電力損失の低減に
より、装置の変換効率の向上を図ることも可能となる。

【００１０】請求項２記載のスイッチング電源装置は、
請求項１記載のスイッチング電源装置において、第２の
スイッチング素子に並列接続され第１のスイッチング素
子がオフ状態に制御された直後の放出電流を通過可能な
一方向性素子を備えていることを特徴とする。

【００１１】第１のスイッチング素子をオフ状態に制御
した直後に第２のスイッチング素子を制御することがで
きる限り、第２のスイッチング素子に対して並列にダイ
オードを接続する必要はない。ところが、かかる構成の
場合、第２のスイッチング素子をオン状態に制御するタ
イミングが早すぎると、第１のスイッチング素子がオン
状態に制御されているときに二次巻線から放出される電
流が閉回路内を流れるという短絡現象が発生する。一
方、第２のスイッチング素子をオフ状態に制御するタイ
ミングが遅すぎると、トランスの残存エネルギーを放出
するための閉回路が形成されないという事態を生じる。
この電源装置では、第１のスイッチングがオフ状態に制
御され、かつ閉回路が形成されるまでの間では、トラン
スの残存エネルギーに基づく電流は、第２のスイッチン
グ素子に並列接続されているダイオードを介して閉回路
内を流れる。次いで、第２のスイッチング素子がオン状
態に制御されると、その電流は、第２のスイッチング素
子を介して閉回路内を流れる。したがって、第２のスイ
ッチング素子をオン状態に制御するためのタイミング
は、第１のスイッチング素子がオフ状態に制御された後
であればよく、そのための制御が簡易になると共に閉回
路内での短絡現象を確実に防止することが可能となる。

【００１２】請求項３記載のスイッチング電源装置は、
請求項１または２記載のスイッチング電源装置におい
て、第２のスイッチング素子は、電界効果トランジスタ
で構成され、その内部容量に充電されたエネルギーがト
ランスの放出電流によって放出された状態でオン状態に
制御されることを特徴とする。

【００１３】第２のスイッチング素子としてのＦＥＴを
オン状態に制御する場合、ＦＥＴに並列接続されたノイ
ズ除去用のコンデンサまたはＦＥＴの寄生コンデンサに
エネルギーが蓄積されていると、ＦＥＴがオン状態に制
御されたときに、これらのコンデンサの短絡に起因して
電力を損失する。この電源装置では、第１のスイッチン
グ素子がオフ状態に制御されてトランスの残存エネルギ
ーに基づく電流が閉回路内を流れる際に、ＦＥＴの内部
ダイオードまたは内部ダイオードに並列接続された一方
向性素子を介して残存エネルギーを放出させることによ
り、これらのコンデンサの両端電圧を低下させ、次い
で、第２のスイッチング素子をオン状態に制御する。こ
のため、ゼロボルトスイッチ方式により第２のスイッチ
ング素子をオン状態に制御できる結果、第２のスイッチ
ング素子による電力損失を低下することが可能となる。

【００１４】請求項４記載のスイッチング電源装置は、
請求項１から３のいずれかに記載のスイッチング電源装
置において、入力直流の電圧値に基づいて第２のスイッ
チ手段に対するオフタイミングを制御することを特徴と
する。

【００１５】第２のスイッチ手段をオフ状態に制御する
タイミングは種々の方式を採用することができる。一
方、第１のスイッチング素子にコンデンサが等価的に並
列接続されていると、そのコンデンサの両端電圧は、入
力直流の電圧が高くなれば、それに応じて高くなる。こ
のスイッチング電源装置では、例えば、入力直流の電圧
が高いときには、第２のスイッチング素子のオン時間を
長く制御し、入力直流の電圧値が低いときには、オン時
間を短く制御する。つまり、入力直流の電圧が高いとき
には、トランスの一次巻線を介してコンデンサを放電さ
せるための回生電流を多めに制御する。これにより、そ
のコンデンサの両端電圧を確実に０Ｖまたは０Ｖ近辺に
低下させることができるため、ゼロボルトスイッチの確
実化を図りつつ、適正量の回生電力を一次巻線側に回生
することが可能となる。

【００１６】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。なお、電源装置４１と同一の構成要素に
ついては同一の符号を付して重複した説明を省略する。

【００１７】図１に示すように、この電源装置１は、本
発明における第１のスイッチング素子に相当しトランス
２の一次巻線２ａに直列接続されたＦＥＴ３と、ＦＥＴ
３にそれぞれ並列接続されたコンデンサ４およびダイオ
ード５とを備えている。なお、ダイオード５は、ＦＥＴ
３の内部に存在するいわゆるボディダイオードあるいは
寄生ダイオードと呼ばれるダイオード、またはそのボデ
ィダイオードなどとは別個にＦＥＴ３に並列接続した独
立のダイオードによって構成されている。この場合、Ｆ
ＥＴ３は、図外のスイッチング制御回路から出力される
スイッチング信号ＳS によって制御され、そのスイッチ
ングデューティ比および周波数がフィードバック制御さ
れることにより、出力電圧ＶO を電圧値Ｅ２に安定化す
る。

【００１８】また、二次巻線２ｂ側には、コンデンサ１
１、ダイオード１２、チョークコイル１３およびコンデ
ンサ１４を電源装置４１と同様にして備えるほか、本発
明における第２のスイッチング素子に相当しダイオード
１２に並列接続されたＦＥＴ１５と、ダイオード１２に
並列接続されたコンデンサ１６と、入力直流の入力電圧
ＶINの電圧値に応じてＦＥＴ１５のオン／オフを制御す
る制御回路１７とを備えている。なお、ダイオード１２
は、本発明における一方向性素子に相当し、ＦＥＴ１５
の内部に存在するいわゆるボディダイオードあるいは寄
生ダイオードと呼ばれるダイオード、またはそのボディ
ダイオードなどとは別個にＦＥＴ１５に並列接続した独
立のダイオードによって構成されている。また、コンデ
ンサ１６は、ＦＥＴ１５の内部に存在する寄生容量、ま
たは、その寄生容量とは別個にＦＥＴ１５に並列接続さ
れたコンデンサによって構成されている。

【００１９】次に、電源装置１の動作について、図２を
参照して説明する。

【００２０】電源装置１では、電源投入後の常態におい
て、図２（ａ），（ｂ）に示すように、制御信号ＳC が
ロウレベルに維持されてＦＥＴ１５がオフ状態である時
間ｔ１の時に、ハイレベルのスイッチング制御信号ＳS
が出力されることによりＦＥＴ３がオン状態に制御され
る。この際には、一次巻線２ａを流れる電流Ｉ1 は、同
図（ｄ）に示すように、当初は０Ａまたは若干マイナス
の電流値であって、時間の経過と共に徐々に増加する。
電流Ｉ1 が一次巻線２ａを流れると、トランス２の二次
巻線２ｂから、同図（ｅ）に示すように、電流Ｉ1 にほ
ぼ比例する電流Ｉ2 が出力されると共に、電流Ｉ1 の一
部に相当するエネルギーによってトランス２が励磁され
る。この場合、電流Ｉ2 の電流値は、図１に示すよう
に、出力電圧ＶO として負荷に供給される電流Ｉ3 の電
流値と、コンデンサ１４を充電する電流Ｉ4 の電流値と
の和となる。また、コンデンサ１１は、その容量が大き
く、かつ、常態では、ＦＥＴ１５のドレイン側が正電位
で、二次巻線２ｂ側が負電位に充電されている。このた
め、電流Ｉ2 が流れる際には、コンデンサ１１は、その
充電エネルギーの一部がトランス２から放出されるエネ
ルギーと共に負荷またはコンデンサ１４に出力される
が、その容量が大きいために両端電圧が僅かに低下する
に止まる。一方、電流Ｉ3 は、チョークコイル１３を流
れるため、その電流値が徐々に増加する三角波状の電流
となり、負荷に供給されると共に、チョークコイル１３
を流れる際に、その一部のエネルギーがチョークコイル
１３の励磁エネルギーとして蓄積される。

【００２１】次いで、時間ｔ２の時に、図２（ａ）に示
すように、ロウレベルのスイッチング制御信号ＳS が出
力されてＦＥＴ３がオフ状態に制御されると共に、その
直後には、同図（ｂ）に示すように、ハイレベルの制御
信号ＳC が制御回路１７から出力されることによりＦＥ
Ｔ１５がオン状態に制御される。この際には、トランス
２に残存している励磁エネルギーに基づいて、二次巻線
２ｂから放出電流Ｉ5が出力される。この場合、放出電
流Ｉ5 は、ＦＥＴ１５がオン状態に達していない時に
は、図１に示すように、二次巻線２ｂの巻き終わり端
子、ダイオード１２、コンデンサ１１、および二次巻線
２ｂの巻き始め端子からなる閉回路１８を流れてコンデ
ンサ１１を充電する。一方、ＦＥＴ１５がオン状態に制
御された後には、放出電流Ｉ5 は、二次巻線２ｂの巻き
終わり端子、ＦＥＴ１５のソースおよびドレイン、コン
デンサ１１、並びに二次巻線２ｂの巻き始め端子からな
る閉回路１８を流れてコンデンサ１１を充電する。この
場合、放出電流Ｉ5 を先にダイオード１２を介して流す
ことにより、ＦＥＴ１５をゼロボルトスイッチによりオ
ン状態に制御することができる結果、その際の電力損失
が低減されると共に、ノイズの発生が低減されている。
また、この際には、二次巻線２ｂの両端がコンデンサ１
１の両端電圧とほぼ等しい電圧にクランプされるため、
コンデンサ４の両端電圧でもあるＦＥＴ３のドレイン−
ソース間電圧ＶDSは、図２（ｃ）に示すように下記の
式で表される電圧値となる。なお、式において、Ｅ
１、Ｅ３、Ｖ2b、Ｎ１およびＮ２は、それぞれ、入力電
圧ＶINの電圧値、二次巻線２ｂがクランプされていると
きの二次巻線２ｂの両端電圧、一次巻線２ａの巻数、お
よび二次巻線２ｂの巻数を意味する。 ＶDS＝Ｅ１＋Ｅ３ ＝Ｅ１＋Ｖ2b×（Ｎ１／Ｎ２）・・・式

【００２２】また、この時間ｔ２から時間ｔ３の間で
は、チョークコイル１３に蓄積されたエネルギーも徐々
に放出され、このときには、チョークコイル１３から放
出される電流ＩL が、チョークコイル１３、コンデンサ
１４の正極および負極、ＦＥＴ１５のソースおよびドレ
イン、並びにチョークコイル１３からなる電流経路を流
れ、その電流波形は、電流値が徐々に減少する三角波状
の波形となる。この結果、同図（ｆ）に示すように、Ｆ
ＥＴ１５に流れる電流Ｉ8 は、二次巻線２ｂから放出さ
れた放出電流Ｉ5 と、チョークコイル１３から放出され
た電流ＩL との合成電流となる。

【００２３】次いで、トランス２に残存している励磁エ
ネルギーが減少するのに応じて電流Ｉ5 も減少する。ト
ランス２からエネルギーが放出し終わると、トランス２
の二次巻線２ｂに誘起していた電圧は０Ｖに低下する。
この状態になると、コンデンサ１１を定電圧源として、
同図（ｅ）に示すように、コンデンサ１１の正極から、
ＦＥＴ１５、二次巻線２ｂおよびコンデンサ１１の負極
からなる閉回路１８内を放出電流Ｉ5 とは逆向きの放電
電流Ｉ6 が流れ始める。この状態では、チョークコイル
１３から放出される電流ＩL の電流値も低下しているた
め、ＦＥＴ１５を流れる電流Ｉ8 は、マイナスの向き
（電流Ｉ6 と逆向き）からプラスの向き（電流Ｉ6 の向
き）に徐々に増加する。この場合、チョークコイル１３
による電流ＩL の放出が、トランス２による放出電流Ｉ
5 の放出よりも先に終了したときには、コンデンサ１４
の正極、チョークコイル１３、ＦＥＴ１５およびコンデ
ンサ１４の負極を介しての経路で電流ＩL と逆向きの電
流が流れることにより、ＦＥＴ１５を流れる電流Ｉ8 は
早めにプラスの向きになる。つまり、ＦＥＴ１５では、
トランス２から放出される放出電流Ｉ5 またはコンデン
サ１１から出力される放電電流Ｉ6 と、チョークコイル
１３から放出される電流ＩL またはコンデンサ１４から
出力される電流とが互いに相殺されることがある。した
がって、トランス２による放出電流Ｉ5 の放出と、チョ
ークコイル１３による電流ＩL の放出とを同時に終了さ
せ、かつ、コンデンサ１１から放電電流Ｉ6 が流れ出す
タイミングと、コンデンサ１４から電流ＩL と逆向きの
電流が流れ出すタイミングとを同時にすることにより、
ＦＥＴ１５には同じ向きの電流が流れることになる結
果、余分な電流をＦＥＴ１５に流す必要なく電流Ｉ8 を
プラスの向きにすることができ、装置の変換効率の低下
を防止することができる。

【００２４】次いで、電流Ｉ8 が僅かにプラスの向き
（電流Ｉ6 の向き）に転じた時間ｔ３の時に、制御回路
１７からロウレベルの制御信号ＳC が出力されることに
より、ＦＥＴ１５が、オフ状態に制御される。この場
合、制御回路１７は、入力電圧ＶINの電圧値Ｅ１の高低
に応じたタイミングでロウレベルの制御信号ＳC を出力
する。つまり、電圧値Ｅ１が高ければ、時間ｔ２から時
間ｔ３までの期間を長くし、低ければ、その期間を短く
する。この際には、放電電流Ｉ6 の経路が遮断されるた
め、放電電流Ｉ6 によって励磁されていたトランス２
は、蓄積エネルギーを放出しようとして、図１および図
２（ｄ）にそれぞれ示すように、一次巻線２ａの巻き始
め端子、入力直流のプラス電位側およびマイナス電位
側、ＦＥＴ３のソースおよびドレイン、並びに一次巻線
２ａの巻き終わり端子からなる電流経路を回生電流Ｉ9
が流れる。このため、図２（ｃ）に示すように、第１の
スイッチング素子に等価的に並列接続されているコンデ
ンサ４の両端電圧であるＦＥＴ３のドレイン−ソース間
電圧ＶDSが低下させられる。この際に、ダイオード５に
よって、ＦＥＴ３のドレイン−ソース間電圧ＶDSがマイ
ナス電圧になるのを阻止される結果、ＦＥＴ３の耐圧破
壊が防止される。また、回生電流Ｉ9 が流れるのと同時
に、トランス２の蓄積エネルギーに基づく電流Ｉ10が、
二次巻線２ｂの巻き始め端子、コンデンサ１１，チョー
クコイル１３、コンデンサ１４および二次巻線２ｂの巻
き終わり端子からなる経路を流れる。これにより、負荷
に出力すべきエネルギーがコンデンサ１４に蓄積され
る。

【００２５】次いで、コンデンサ４の両端電圧が低下さ
せられた状態で、ハイレベルのスイッチング制御信号Ｓ
S が出力されることによりＦＥＴ３がオン状態に制御さ
れる。これにより、ゼロボルトスイッチングが確実に達
成される。この場合、この電源装置１では、ＦＥＴ１５
をオフ状態にするタイミングである時間ｔ３の時期を制
御することによって、コンデンサ１１から放電電流Ｉ6
を放出させる時間を制御することができる。言い換えれ
ば、入力直流の供給源側に回生する回生電力量を制御す
ることができる。このため、ＦＥＴ３をゼロボルトスイ
ッチングするのに必要かつ十分なエネルギーを一次巻線
２ａ側に回生することができる。したがって、必要以上
の回生電力の一次巻線２ａ側への回生を防止しつつ、ゼ
ロボルトスイッチの確実化を図ることができる。これら
の上記した処理が繰り返し実行され、出力電圧ＶO が生
成される。

【００２６】以上のように、この電源装置１によれば、
制御回路１７が、入力直流の電圧Ｅ１の高低に応じてＦ
ＥＴ１５のオフタイミングを制御することにより、ＦＥ
Ｔ３のゼロボルトスイッチを行わせるのに必要かつ十分
なエネルギーを一次巻線２ａ側に回生する。このため、
必要以上の電力が一次巻線２ａ側に回生されるのを防止
することができる結果、ゼロボルトスイッチの確実化を
図りつつ、装置の変換効率を向上させることができる。
また、一次巻線２ａ側に電力を回生するために、ＦＥＴ
１５を介して電流Ｉ5 ，Ｉ6 を流しているため、従来の
電源装置４１ではダイオードに電流を流していたのと比
較して、より装置の変換効率を向上させることができる
と共に、放熱対策に要するコストを低減することができ
る。

【００２７】なお、本発明は、上記した発明の実施の形
態に限定されず、その構成を適宜変更することができ
る。具体的には、電源装置１では、図３に示す等価的基
本回路を採用しているが、本発明は、これに限定され
ず、例えば、図４に示すように、図３の等価的基本回路
を基本として、コンデンサ１１をＦＥＴ１５のソースお
よび二次巻線２ｂ間に接続することもできる。また、図
５に示すように、チョークコイル１３についても、ＦＥ
Ｔ１５のソースおよびコンデンサ１４間に接続すること
もできる。

【００２８】さらに、本発明の実施の形態では、第１お
よび第２のスイッチ手段としてＦＥＴを使用した例につ
いて説明したが、本発明は、これに限定されず、トラン
ジスタなど種々のスイッチング素子を用いることができ
る。

【００２９】

【発明の効果】以上のように、請求項１記載のスイッチ
ング電源装置によれば、第２のスイッチング素子のオン
時間を制御して入力直流の供給源側に回生する回生電力
量を制御することにより、第１のスイッチング素子を確
実にゼロボルトスイッチ方式によってスイッチングさせ
ることができる。また、第２のスイッチング素子に電流
を流すことにより、その際の電力損失を低減することが
できると共に、第１のスイッチング素子をゼロボルトス
イッチングするのに必要かつ十分なエネルギーを一次巻
線側に回生することができる結果、装置の変換効率を向
上させることができる。

【００３０】また、請求項２記載のスイッチング電源装
置によれば、第２のスイッチング素子に並列接続され第
１のスイッチング素子がオフ状態に制御された直後の放
出電流を通過可能な一方向性素子を備えたことにより、
第２のスイッチング素子をオフ状態に制御するための制
御を簡易にすることができると共に閉回路内での短絡現
象を確実に防止することができる。

【００３１】さらに、請求項３記載のスイッチング電源
装置によれば、第２のスイッチング素子としての電界効
果トランジスタに対し、その内部容量などに蓄積された
エネルギーがトランスの放出電流によって放出された状
態でオン状態に制御することにより、第２のスイッチン
グ素子による電力損失を低減することができると共に、
ノイズの発生を低減することができる。

【００３２】また、請求項４記載のスイッチング電源装
置によれば、第２のスイッチ手段を入力直流の電圧値に
基づいてオフ状態に制御することにより、第１のスイッ
チング素子に対するゼロボルトスイッチの確実化を図る
ことができると共に、適正量の回生電力を一次巻線側に
回生することができるため、装置の変換効率を向上させ
ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電源装置の回路図で
ある。

【図２】本発明の実施の形態に係る電源装置の動作を説
明するための図であって、（ａ）はスイッチング制御信
号ＳS の電圧波形図、（ｂ）は制御信号ＳC の電圧波形
図、（ｃ）はＦＥＴ３のドレイン−ソース間電圧ＶDSの
電圧波形図、（ｄ）は一次巻線２ａを流れる電流Ｉ1 ，
Ｉ9 の電流波形図、（ｅ）は二次巻線２ｂを流れる電流
Ｉ2 ，Ｉ5 ，Ｉ6 ，Ｉ10の電流波形図、（ｆ）はＦＥＴ
１５を流れる電流Ｉ8 の電流波形図である。

【図３】本発明の実施の形態に係る電源装置の等価的基
本回路図である。

【図４】図３に示した等価的基本回路図を変更した電源
装置の等価回路図である。

【図５】図３に示した等価的基本回路図を変更した他の
電源装置の等価回路図である。

【図６】従来の電源装置の回路図である。

【符号の説明】

１ 電源装置 ２ トランス ２ａ 一次巻線 ２ｂ 二次巻線 ３ ＦＥＴ ４ コンデンサ １１ コンデンサ １２ ダイオード １５ ＦＥＴ １７ 制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１のスイッチング素子をオン状態に制
   御してトランスの一次巻線を介して入力直流をスイッチ
   ングすることにより、前記トランスの二次巻線を含み第
   ２のスイッチング素子によって形成される閉回路内に直
   列接続されたコンデンサを介して当該二次巻線から出力
   電流を放出させる第１のスイッチング動作と、 前記第１のスイッチング素子をオフ状態に制御した後に
   前記第２のスイッチング素子をオン状態に制御して前記
   閉回路を形成させると共に前記トランスの残存エネルギ
   ーに基づく放出電流を当該閉回路内に流すことにより前
   記コンデンサを充電させ、かつ、当該残存エネルギーが
   放出された後に当該コンデンサから当該放出電流とは逆
   向きに放出される放電電流を当該第２のスイッチング素
   子を介して当該閉回路内に流すことにより当該放電電流
   に基づく回生電力を前記一次巻線を介して前記入力直流
   の供給源側に回生する第２のスイッチング動作とを交互
   に実行するスイッチング電源装置であって、 前記第２のスイッチング素子のオン時間を制御して前記
   供給源側に回生する回生電力量を制御することを特徴と
   するスイッチング電源装置。
2. 【請求項２】 前記第２のスイッチング素子に並列接続
   され前記第１のスイッチング素子がオフ状態に制御され
   た直後の前記放出電流を通過可能な一方向性素子を備え
   ていることを特徴とする請求項１記載のスイッチング電
   源装置。
3. 【請求項３】 前記第２のスイッチング素子は、電界効
   果トランジスタで構成され、その内部容量に充電された
   エネルギーが前記トランスの放出電流によって放出され
   た状態でオン状態に制御されることを特徴とする請求項
   １または２記載のスイッチング電源装置。
4. 【請求項４】 前記入力直流の電圧値に基づいて前記第
   ２のスイッチ手段に対するオフタイミングを制御するこ
   とを特徴とする請求項１から３のいずれかに記載のスイ
   ッチング電源装置。