JPH11265321A - 障害復旧方法、中央処理装置及び中央処理システム - Google Patents

Abstract

(57)【要約】 【課題】 二重冗長構成の中央処理システムで、障害の
発生先を判定して多様な障害復旧処理を実行する。 【解決手段】 中央処理装置として機能しているアクト
系の第１の中央処理装置と、中央処理装置として機能し
ていないスタンバイ系で、この第１の中央処理装置と同
一の構成を有する第２の中央処理装置とを並置し、これ
ら第１及び第２の中央処理装置の主メモリに対して同一
サイクルで同一情報を書き込むときに発生する障害の復
旧方法において、前記書き込み動作中に発生した障害
が、第１又は第２のどちらの中央処理装置で発生したか
を、アクト系の第１の中央処理装置が判定し、この判定
の結果に応じて異なる復旧処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、中央処理システム
に関し、たとえばＰＢＸ（構内交換機）のプログラムお
よびシステムデータなどが格納されるＲＡＭ（ランダム
アクセスメモリ）に障害が発生した場合のシステムバッ
クアップ機能などを提供する中央処理システムに適用し
得るものである。

【０００２】また本発明は、かかる中央処理システムの
構成要素としての中央処理装置に関するものである。

【０００３】さらに本発明は、かかる中央処理システム
において使用する障害復旧方法に関するものである。

【０００４】

【従来の技術】従来、交換システムや情報処理システム
においては、システムの稼動停止を防ぐため、あるいは
システムの信頼性向上のために、しばしば二重冗長構成
が採られている。

【０００５】この二重冗長構成では、現にシステムの中
央処理装置として動作しているアクト系（運用中）の中
央処理装置と、この中央処理装置と同一構成の中央処理
装置であって中央処理装置として動作していないスタン
バイ系（待機中）の中央処理装置を並置している。

【０００６】そしてこれら２つの中央処理装置に内蔵さ
れている主メモリ（ＲＡＭ）には、同一サイクルで同一
のプログラムやデータが書き込み（二重書き込み）され
る。書き込みが終わると各主メモリからは、応答信号が
送出され、ワイヤードＯＲの応答通知ラインに供給され
る。

【０００７】当該書き込みのアクセスタイムアウト時間
は、システムとして最適なある単一の時間に規定され、
その時間において各主メモリから送出されるはずの２つ
の応答信号のどちらか一つでも送出されない場合には、
タイムアウト障害となり、アクト系の中央処理装置で割
込みが行われ、障害復旧処理が実行されている。

【０００８】

【発明が解決しようとする課題】しかしながら上述の方
法では、二重書き込みアクセスにおいてタイムアウト障
害が発生したために一方の主メモリから応答信号が送出
されない場合、それがどちらの主メモリであるかを判別
する手段が無く、あらかじめ規定された割込み処理で、
アクト系、スタンバイ系の双方に対し同じ障害復旧処理
を行っていた。

【０００９】

【課題を解決するための手段】かかる課題を解決するた
め、第１の発明では、中央処理装置として機能している
アクト系の第１の中央処理装置と、中央処理装置として
機能していないスタンバイ系で、この第１の中央処理装
置と同一の構成を有する第２の中央処理装置とを並置
し、これら第１及び第２の中央処理装置の主メモリに対
して同一サイクルで同一情報を書き込むときに発生する
障害の復旧方法において、前記書き込み動作中に発生し
た障害が、第１又は第２のどちらの中央処理装置で発生
したかを、アクト系の第１の中央処理装置が判定し、こ
の判定の結果に応じて異なる復旧処理を行うことを特徴
とする。

【００１０】また、内蔵している自系メモリと外部の他
系メモリに対して同一サイクルで同一情報を書き込む中
央処理装置において、以下のようにしたことを特徴とす
る。

【００１１】すなわち、第２の発明では、（１）自系メ
モリに対する１サイクル分の情報書き込みが終了したこ
とを、内蔵している中央処理部制御回路に通知する自系
応答手段と、（２）他系メモリに対する１サイクル分の
情報書き込みが終了したことを、前記中央処理部制御回
路に通知する他系応答手段とを備え、（３）前記サイク
ルに対応した所定のタイミングまでに、前記自系又は他
系の応答手段から前記通知がないときは前記中央処理部
が、どちらの応答手段からの通知がないかによって異な
る復旧処理を行うことを特徴とする。

【００１２】また、第３の発明にかかる中央処理システ
ムは、請求項３又は４のいずれかの中央処理装置を複数
接続することにより構成することを特徴とする。

【００１３】

【発明の実施の形態】（Ａ）実施形態 以下、本発明にかかる障害復旧方法、中央処理装置及び
中央処理システムを、ＰＢＸ交換機に適用した場合を例
に、一実施形態について説明する。

【００１４】（Ａ−１）実施形態の構成 実施形態にかかる中央処理システム１０を図１に示す。

【００１５】図１において、中央処理システム１０は中
央処理装置１１および１２の２つのパッケージから構成
されている。

【００１６】中央処理装置１１内のタイムアウト監視回
路１３は、二重書き込みアクセスサイクルの開始ごとに
ＭＰＵ１４から送出される起動信号を受信すると初期値
からカウントをはじめるタイマで、ＭＰＵ１４による自
系メモリ１５、他系メモリ１６へのアクセスサイクルご
とにあらかじめ設定されたタイムアウト時間（タイミン
グ）の経過をＭＰＵ制御回路１７に通知する回路であ
る。起動信号の供給を受けるためにタイムアウト監視回
路１３の入力端子は、複合バス１８のなかの制御バスに
接続し、出力端子はＭＰＵ制御回路１７に接続してい
る。

【００１７】複合バス１８には、ＭＰＵ１４、タイムア
ウト監視回路１３間の制御バスのほか、ＭＰＵ１４から
自系メモリ１５、他系メモリ１６に至るアドレス・バス
およびデータ・バスが含まれる。

【００１８】ＭＰＵ１４は、（二重書き込みも含む）基
本的なＰＢＸ交換プログラムの実行にともなって必要と
なるデータやプログラムを自系メモリ１５と他系メモリ
１６に書き込む（二重書き込み）ために、複合バス１８
で自系および他系メモリ１５，１６に接続されている。

【００１９】自身に対するこの書き込みが終了したこと
をアクセス応答信号で通知するために（中央処理装置１
１の主メモリである）自系メモリ１５は、制御バス２１
で自系受信回路１９に接続されている。自系受信回路１
９はこの応答信号の受信を通知するためにＭＰＵ制御回
路１７に接続されている。

【００２０】同様に、自身に対する前記書き込みが終了
したことをアクセス応答信号で通知するために（中央処
理装置１２の主メモリである）他系メモリ１６は、制御
バス２２で、中央処理装置１１内の他系受信回路２３に
接続されている。そして他系受信回路２３はこの応答信
号の受信を通知するためにＭＰＵ制御回路１７に接続さ
れている。

【００２１】一方、ＭＰＵ制御回路１７は、自系用の障
害要因レジスタ２４と他系用の障害要因レジスタ２５を
備え、アクセスタイムアウトエラーなど自系メモリ１５
へのアクセスで発生した障害要因を障害要因レジスタ２
４に格納し、他系メモリ１６へのアクセスで発生した障
害要因を障害要因レジスタ２５に格納する。

【００２２】またＭＰＵ制御回路１７は、前記１サイク
ル内の後述するタイミングまでに自系、他系の受信回路
１９、２３が応答信号の受信を知らせてきたことを示す
応答通知信号を送出するために、ＭＰＵ１４に接続され
ている。

【００２３】障害要因レジスタ２４に接続された割込み
回路２６は、少なくとも障害要因レジスタ２４に格納さ
れている自系の障害要因を示す信号を送出するために、
割込み制御回路２７に接続されている。

【００２４】同様に、障害要因レジスタ２５に接続され
た割込み回路２８は、少なくとも障害要因レジスタ２５
に格納されている他系の障害要因を示す信号を送出する
ために、割込み制御回路２７に接続されている。

【００２５】割込み制御回路２７は、割込み回路２６ま
たは２８からの出力信号に応じて、基本的なＰＢＸ交換
プログラムを実行しているＭＰＵ１４に対し、ハードウ
エア的に割込みを行うために内部バス２０でＭＰＵ１４
に接続されている。

【００２６】割込み用の内部バス２０はたとえば３本の
信号線から構成され３ビットの情報を伝送する内部バス
で、障害要因および障害の発生個所が自系か他系かに応
じてレベル０〜７の異なる割込み信号をＭＰＵ１４に伝
送する。この割込み信号のレベルすなわち割込みレベル
に応じてＭＰＵ１４は、自系または他系どちらのメモリ
で障害が発生したかを認識し、異なる割込み処理（割込
みプログラム）を実行する。

【００２７】なお、中央処理装置１２の構成は、中央処
理装置１１とまったく同一なので、中央処理装置１２の
主メモリである他系メモリ１６以外は省略する。

【００２８】以下、このような構成を有する本実施形態
の動作について説明する。

【００２９】（Ａ−２）実施形態の動作 あらかじめタイムアウト監視回路１３は、自系メモリ１
５に対するアクセスタイムアウト時間ＴＳと、他系メモ
リ１６に対するアクセスタイムアウト時間ＴＯの情報を
得ている。ここではＴＳの方がＴＯより長く、たとえば
ＴＳ＝１０μＳ、ＴＯ＝５μＳとする。ただし必要に応
じて、ＴＳの方がＴＯより短くなるように設定してもよ
いし、その時間も５μＳ、１０μＳより短くてもよく長
くてもよい。要するにシステムのタイミング設計が許容
し、ＭＰＵ制御回路１７が認識できる程度にＴＳとＴＯ
のあいだに時間差があればよい。ＰＢＸ交換機の中央処
理装置として動作しているアクト系の中央処理装置１１
内のＭＰＵ１４は正常時には、自系メモリ１５および他
系メモリ１６に対して同時にアクセスし、同一のデータ
またはプログラムを書き込むとともに、当該アクセス開
始時にはタイムアウト監視回路１３に起動信号を送出す
る。

【００３０】タイムアウト監視回路１３はこの起動信号
を受信すると、初期値から時間のカウントをはじめる。

【００３１】当該アクセスによる書き込みが完了すると
各メモリ１５，１６が、制御バス２１，２２で受信回路
１９，２３に応答信号を送出する。正常時には受信回路
１９および２３はそれぞれ、タイミングＴＳ、ＴＯまで
に応答信号を受信し、これらを検出したＭＰＵ制御回路
１７は、両応答信号の受信を示す１つの応答通知をＭＰ
Ｕ１４に送出する。

【００３２】このときにはまだ、ＭＰＵ制御回路１７
は、タイムアウト監視回路１３が送出するＴＯ経過通知
もＴＳ経過通知も受信していない。通常は、応答通知を
送出してからＭＰＵ１４がつぎの１サイクルをはじめる
までの期間に、ＭＰＵ制御回路１７はＴＯ経過通知とＴ
Ｓ経過通知を相次いで受信することになる。もちろん他
系メモリ２２からの応答信号受信、ＴＯ＝５μＳ経過通
知受信、自系メモリ１５からの応答信号受信、ＴＳ＝１
０μＳ経過通知受信という順番になってもよい。

【００３３】どのケースであれ正常時には、少なくとも
ＴＳ＝１０μＳの経過までにはＭＰＵ制御回路１７は応
答通知の送出を終えており、ＴＯ、ＴＳの経過通知受信
によって特に動作を行うことはない。

【００３４】応答通知を受信したあとでＭＰＵ１４は、
自系メモリ１５、他系メモリ１６に対してつぎの１サイ
クルの書き込みアクセスを開始するとともに、タイムア
ウト監視回路１３はふたたびこの開始タイミングで初期
値からカウントをはじめる。正常な状態がつづいている
あいだは、このような二重書き込みのサイクルが繰り返
される。

【００３５】このサイクルが繰り返されているあいだ、
スタンバイ系の中央処理装置１２はスタンバイ（待機）
状態を維持している。

【００３６】ところがある１サイクルにおいて、自系メ
モリ１５からの応答信号はタイムアウト時間ＴＳまでに
自系受信回路１９で受信されたものの、他系メモリ１６
から出力されるはずの応答信号がタイムアウト時間ＴＯ
までに受信されなかったとする。

【００３７】この場合、当該サイクルで、ＴＯ＝５μＳ
の経過通知までに他系受信回路２３が他系メモリ１６か
らの応答信号を受信していないことを検出したＭＰＵ制
御回路１７は、ＴＯ経過通知後ただちに、他系用の障害
要因レジスタ２５に障害要因としてタイムアウトエラー
を格納し、当該二重書き込みのサイクルを終了させる。
これに前後して自系メモリ１５から送出された応答信号
の受信が、ＭＰＵ制御回路１７に検出される。

【００３８】タイムアウトエラーの格納を割込み回路２
８が検出すると割込み制御回路２７は、ＭＰＵ１４に対
し割込み信号を送出する。この割込み信号のレベルは、
障害の発生個所が他系メモリ１６または他系メモリ１６
に影響する複合バス１８の周辺個所であることと、障害
要因がタイムアウトエラーであることを示すもので、上
述のレベル０〜７の８つのレベルのなかから選択された
ものである。

【００３９】割込み信号を受信することによってＭＰＵ
１４は、スタンバイ系の他系メモリ１６に対しては書き
込みアクセスを行わずに障害修復処理を行うとともに、
自系メモリ１５に対してはこれまでどおり、データなど
の書き込みを行う。したがって中央処理装置１１による
ＰＢＸ交換機の中央処理装置としての働きは、当該障害
発生によってまったく影響を受けることがない。

【００４０】そして障害修復処理によって他系メモリ１
６部での障害が修復された場合には、ふたたび二重書き
込みが開始される。なお、障害修復処理を実行するのは
ＭＰＵ１４ではなく、中央処理装置１２に内蔵されたＭ
ＰＵ（ＭＰＵ１４に相当するもの）が実行するようにし
てもよい。この場合、割込み信号を受信したときにＭＰ
Ｕ１４は、スタンバイ系中央処理装置１２の切り離しを
行い、障害修復後に再組み込みを行うなどの処理を実行
することになる。

【００４１】一方、正常に二重書き込みが行われている
ときにある１サイクルにおいて、他系メモリ１６からの
応答信号はタイムアウト時間ＴＯまでに他系受信回路２
３で受信されたものの、自系メモリ１５から出力される
はずの応答信号がタイムアウト時間ＴＳまでに受信され
なかったとする。

【００４２】この場合、当該サイクルで、ＴＳ＝１０μ
Ｓの経過通知までに自系受信回路１９が自系メモリ１５
からの応答信号を受信していないことを検出したＭＰＵ
制御回路１７は、ＴＳ経過通知後ただちに、自系用の障
害要因レジスタ２４に障害要因としてタイムアウトエラ
ーを格納し、当該二重書き込みのサイクルを終了させ
る。この場合このときには、他系メモリ１６からの応答
信号の受信は、すでにＭＰＵ制御回路１７に検出されて
いる。

【００４３】上記の他系のタイムアウトエラーの場合と
同様に、このタイムアウトエラーの格納を自系用の割込
み回路２６が検出すると、割込み制御回路２７はＭＰＵ
１４に対し割込み信号を送出する。ただしこの割込み信
号のレベルは上述した割込み信号とは異なる。障害要因
がタイムアウトエラーである点では上述のケースと同じ
であるが、障害の発生個所が自系メモリ１５または自系
メモリ１５に影響する複合バス１８の周辺個所である点
が異なるためである。

【００４４】割込み信号から自系メモリ１５に障害が発
生したことを認識したＭＰＵ１４は、ひとまず二重書き
込みのサイクルを終了して、上記とは異なる割込み処理
を行う。

【００４５】この割込み処理の内容はタイムアウト時間
と１サイクルの時間との関係によって変わり得る。長い
方のタイムアウト時間、すなわち本実施形態では自系タ
イムアウト時間ＴＳ＝１０μＳの経過したあとの残りの
１サイクルの時間に障害修復処理を実行するだけの余裕
がない場合には、二重書き込みのサイクルを終了すると
同時に、これまでスタンバイ系であった中央処理装置１
２をアクト系として自系はＰＢＸ交換機の中央処理装置
としての動作を中止して障害修復処理に専従する。障害
修復後には、自系中央処理装置１１はスタンバイ系とな
ってもよいし、ふたたびアクト系となり他系中央処理装
置１２をスタンバイ系としてもよい。

【００４６】余裕がある場合には、その期間に障害修復
処理を実行してみて修復できればつぎの１サイクルがは
じまるはずの時刻にはふたたび二重書き込みサイクルを
開始し、修復できなければその時点で他系中央処理装置
１２をアクト系とし、ＭＰＵ１４は障害修復処理に専従
するようにしてもよい。これにより当該ＰＢＸ交換機の
動作にはまったく影響が表れない。

【００４７】なお、あらかじめ格納された障害修復処理
プログラムで障害が修復できない場合には、パッケージ
ごと中央処理装置が取り替えられることになる。

【００４８】（Ａ−３）実施形態の効果 以上のように、本実施形態によれば、同じ障害要因に対
しても障害の発生個所に応じて異なる割込み処理で、障
害修復やアクト系とスタンバイ系の切り替えなどの多様
な処理を含む障害復旧処理を実行することができ、障害
発生時にも中央処理装置としての動作に影響を与えず、
システムの信頼性を高めることができる。

【００４９】（Ｂ）他の実施形態 なお、上記の実施形態では、自系タイムアウト時間ＴＳ
の方が他系タイムアウト時間ＴＯより長いものとした
が、実際には複合バス１８においても、制御バス２１，
２２においても他系の伝送遅延の方が大きくなるのが普
通であるので、ＴＳの方がＴＯより短くなるように設定
した方が、システムのタイミング設計上有利である。

【００５０】また必要に応じて、３つ以上の中央処理装
置を接続して三重冗長以上の冗長度でシステムを構成し
てもよい。この場合、請求項における「中央処理装置」
は必ずしも１つの中央処理装置であることを意味せず、
１または複数の中央処理装置を意味する。

【００５１】さらに、上述の実施形態においては、ＰＢ
Ｘ交換機に適用した場合を例に説明したが、本発明の適
用範囲はこれに限定されず、少なくとも一定時間は稼動
停止することなく動作しつづけることを求められる機器
のなかの、冗長構成をなす中央処理装置に広く適用する
ことができ、その信頼性を高める。

【００５２】

【発明の効果】以上のように、第１の発明にかかる障害
復旧方法では、書き込み動作中に発生した障害が、アク
ト系又はスタンバイ系のどちらの中央処理装置で発生し
たかを判定し、この判定の結果に応じて異なる復旧処理
を行うので、多様な割込み処理で多様な障害復旧処理を
実行することが可能で、障害復旧方法の信頼性を高める
ことができる。

【００５３】また、第２の発明にかかる中央処理装置で
は、自系メモリに対する１サイクル分の情報書き込みが
終了したことを、内蔵している中央処理部制御回路に通
知する自系応答手段と、他系メモリに対する１サイクル
分の情報書き込みが終了したことを、前記中央処理部制
御回路に通知する他系応答手段とを備えて、どちらの応
答手段からの通知がないかによって異なる復旧処理を行
うので、想定される障害状況に応じて柔軟に多彩な復旧
処理を用意することができ、信頼性が高い。

【００５４】さらに、このような中央処理装置を複数接
続することにより構成された第３の発明にかかる中央処
理システムでは、当該中央処理装置による冗長構成で、
システム全体として信頼性の向上を図ることができる。

【図面の簡単な説明】

【図１】実施形態にかかる中央処理システムの構成を示
すブロック図である。

【符号の説明】

１０…中央処理システム、１１，１２…中央処理装置、
１３…タイムアウト監視回路、１４…ＭＰＵ、１５…自
系メモリ、１６…他系メモリ、１７…ＭＰＵ制御回路、
１８…複合バス、１９，２３…受信回路、２０…内部バ
ス、２１，２２…制御バス、２４，２５…障害要因レジ
スタ、２６，２８…割込み回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｑ 3/58 １０１ Ｈ０４Ｑ 3/58 １０１

Claims (5)

【特許請求の範囲】
1. 【請求項１】 中央処理装置として機能しているアクト
   系の第１の中央処理装置と、中央処理装置として機能し
   ていないスタンバイ系で、この第１の中央処理装置と同
   一の構成を有する第２の中央処理装置とを並置し、これ
   ら第１及び第２の中央処理装置の主メモリに対して同一
   サイクルで同一情報を書き込むときに発生する障害の復
   旧方法において、 前記書き込み動作中に発生した障害が、第１又は第２の
   どちらの中央処理装置で発生したかを、アクト系の第１
   の中央処理装置が判定し、 この判定の結果に応じて異なる復旧処理を行うことを特
   徴とする障害復旧方法。
2. 【請求項２】 請求項１の障害復旧方法において、 前記アクト系の第１の中央処理装置では、第１の障害要
   因記憶手段に第１の中央処理装置で発生した障害の障害
   要因を記憶し、第２の障害要因記憶手段に第２の中央処
   理装置で発生した障害の障害要因を記憶しておき、 前記アクト系の第１の中央処理装置に内蔵されている中
   央処理部は、前記障害要因に応じた割込みレベルで割込
   みを受け、 割込みを受けた当該中央処理部は、この障害要因を記憶
   している障害要因記憶手段が第１の障害要因記憶手段で
   ある場合には少なくともスタンバイ系とアクト系の切り
   替えを含む復旧処理を行い、前記の障害要因を記憶して
   いる障害要因記憶手段が第２の障害要因記憶手段である
   場合には少なくともスタンバイ系とアクト系の切り替え
   を含まない復旧処理を行うことを特徴とする障害復旧方
   法。
3. 【請求項３】 内蔵している自系メモリと外部の他系メ
   モリに対して同一サイクルで同一情報を書き込む中央処
   理装置において、 自系メモリに対する１サイクル分の情報書き込みが終了
   したことを、内蔵している中央処理部制御回路に通知す
   る自系応答手段と、 他系メモリに対する１サイクル分の情報書き込みが終了
   したことを、前記中央処理部制御回路に通知する他系応
   答手段とを備え、 前記サイクルに対応した所定のタイミングまでに、前記
   自系又は他系の応答手段から前記通知がないときは前記
   中央処理部が、どちらの応答手段からの通知がないかに
   よって異なる復旧処理を行うことを特徴とする中央処理
   装置。
4. 【請求項４】 請求項３の中央処理装置において、 前記復旧処理は、１サイクル内の第１のタイミングまで
   に自系応答手段からの通知がない場合には、少なくとも
   自系の中央処理装置をスタンバイ系にすると共に他系メ
   モリを内蔵している中央処理装置をアクト系にし、当該
   １サイクル内の第２のタイミングまでに他系応答手段か
   らの通知がない場合には、少なくとも自系の中央処理装
   置をそのままアクト系として維持する処理であり、 前記の復旧処理を当該１サイクル以内に実行したうえ
   で、少なくともアクト系の主メモリに対する次ぎの１サ
   イクル以降の情報書き込みを、正常に実行する手段を備
   えることを特徴とする中央処理装置。
5. 【請求項５】 請求項３又は４のいずれかの中央処理装
   置を複数接続することにより構成することを特徴とする
   中央処理システム。