JPH11265934A - 接続部の形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁膜を貫通する接続孔の内壁及び底面と、
絶縁膜上に積層されるバリアメタル膜の膜厚が等しくな
るように、必要以上に厚く積層される絶縁膜上のバリア
メタル膜の膜厚、接続孔の底面上に積層されるバリアメ
タル膜の膜厚を低減する。これによって配線抵抗を小さ
く抑制する。 【解決手段】 絶縁膜を貫通する接続孔を開口後、スパ
ッタリング法によってバリアメタル膜を積層し、その
後、例えばＥＣＲエッチングを行うことによって絶縁膜
上、接続孔の底面に積層されたバリアメタル膜の膜厚を
低減し、接続孔の内壁に積層されるバリアメタル膜の膜
厚に近づける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、接続部の製造方
法に関し、特に基板上の絶縁膜に開口されるコンタクト
ホール内壁と底面、及び絶縁膜上に積層されるバリアメ
タルの膜厚を同じレベルに調整し、配線抵抗を低減する
技術に関するものである。

【０００２】

【従来の技術】近年のＵＬＳＩのような半導体装置が高
集積化、高性能化するのに伴い、多層配線デバイスの層
間絶縁膜に形成されるコンタクトホールやビアホール等
のホールのアスペクト比（ホールの深さ／ホールの径）
も大きくなってきている。ホールのアスペクト比が増大
すると、絶縁膜にコンタクトホールを開口した後に、バ
リアメタルの成膜を行うと、そのバリアメタルの膜厚
は、絶縁膜上とホールの底面、側面とで変化する。

【０００３】図６は、例えば半導体基板１０１の表面上
に絶縁膜１０２を積層し、この絶縁膜１０２を貫通する
コンタクトホール１０３を開口した被処理基板に対し
て、スパッタリング法によってバリアメタル膜１０４を
積層した場合の断面を示すものである。バリアメタル膜
１０４はＴｉ層１０４ａとＴｉＮ層１０４ｂが順次積層
された多層構造であるとする。なお、Ｔｉ層１０４ａの
厚さはＴｉＮ層１０４ｂの厚さに比べて小さくなってい
る。

【０００４】また、絶縁膜１０２の上面に積層されるバ
リアメタル膜１０４を構成するＴｉＮ層１０４ｂの膜厚
をｔ１、コンタクトホール１０３の底面に積層されるＴ
ｉＮ層１０４ｂの膜厚をｔ２、コンタクトホール１０３
の内壁に積層されるＴｉＮ層１０４ｂの膜厚をｔ３とす
ると、ｔ１は、ｔ２やｔ３よりも大きくなり、この絶縁
膜１０２の上面に積層されたＴｉＮ層１０４ｂを上層配
線の一部として用いると、そのＴｉＮ層１０４ｂの膜厚
が大きくなっているために配線抵抗が大きくなってしま
い、信頼性の低下につながるという問題があった。

【０００５】さらに、コンタクトホールのアスペクト比
が極端に大きな場合では、コンタクトホール１０３の内
壁及び底面に積層されるバリアメタル膜１０４の膜厚は
極端に小さくなり、信頼性の低下につながってしまうな
どの問題を有していた。また、コンタクトホール１０３
の底面と内壁では、スパッタリング法によってバリアメ
タル膜を形成する場合、コンタクトホールの底面（ｔ
２）の方が、内壁（ｔ３）よりも厚く積層されるという
ことがわかっている。

【０００６】コンタクトホール３１０の内壁及び底面に
積層されるバリアメタル膜１０４の膜厚を所定値以上と
なるようにする方法として、バリアメタル膜を厚く積
み、コンタクトホール１０３内に積層される膜厚を確保
するという方法がある。しかし、その方法ではコンタク
トホール１０３の内壁及び底面以外の、絶縁膜１０２の
表面上に積層されるバリアメタル膜１０４の膜厚が大き
くなり過ぎ、次工程での上層配線のパターニング時に、
バリアメタル膜１０４、特にＴｉＮ層１０４ｂのエッチ
ング時間が長くなり、ウエハ処理のタクトタイムが長く
なる。

【０００７】またエッチング時間が長いと、上層の金属
配線のエッチング時にエッチングマスクとして用いるレ
ジストパターンのエッチングが増え、このレジストパタ
ーンの形状がエッチング中に崩れ、適正な寸法形状を維
持して上層金属配線を形成することが困難になることが
ある。これを防止しようと時間を短くすると、オーバー
エッチ量が不足し、エッチング残が出やすくなる等の問
題が生じる。そこで、コンタクトホール１０３の内壁及
び底面以外の、絶縁膜１０２の上面に積層されるバリア
メタル膜１０４、特にＴｉＮ層１０４ｂを薄くする必要
がある。

【０００８】なお、従来の技術として特開平７−１３５
２５０号公報に開示された技術がある。この公開公報に
は、Ｓｉ基板上にＣＶＤ法によって積層したＳｉＯ₂膜
からなる層間絶縁膜を積層し、異方性エッチングによっ
てコンタクト孔を開口し、次にコンタクト孔を含む表面
にスパッタ法によってＴｉ膜、ＴｉＮ膜を順次堆積して
積層したＴｉＮ／Ｔｉ膜からなるバリアメタル膜を形成
し、その後、ＴｉＮ／Ｔｉ膜の表面をＡｒイオンで衝撃
して表面を極く薄くエッチングするという技術が示され
ている。このＡｒイオンによるバリアメタル膜の表面エ
ッチングは、次工程で成膜するＡｌ系合金膜とのぬれ性
を向上させるために行うエッチングであり、バリアメタ
ル膜の膜厚調整のために行うものではなく、またぬれ性
を向上させるためにコンタクト孔の内壁に積層されたバ
リアメタルの表面もＡｒイオンによりエッチングし、そ
の膜厚を低減していると考えられる。

【０００９】

【発明が解決しようとする課題】この発明は上記のよう
な問題を解決するためになされたものであり、コンタク
トホールのアスペクト比が大きな場合であっても、その
内壁及び底面に積層されるバリアメタルの膜厚を確保し
つつ、コンタクトホールが開口された絶縁膜の上面に積
層されたバリアメタルの膜厚を異方性エッチングによっ
て所定の膜厚に調整し、上層金属配線のパターニング時
にエッチング残が生じたり、タクトタイムが長くなった
りするという不都合を解消する半導体装置の製造方法を
提供するものである。

【００１０】

【課題を解決するための手段】この発明の請求項１に係
る接続部の形成方法は、基板上若しくは上記基板上の第
一の金属配線上に積層された絶縁膜を貫通する接続孔を
開口する工程、上記接続孔の内壁及び底面に、第一のバ
リアメタル膜を積層するとともに、上記絶縁膜の上面に
第二のバリアメタル膜を積層する工程、上記第一、第二
のバリアメタル膜に対して選択的にエッチングを行い、
上記接続孔の底面に位置する上記第一のバリアメタル膜
及び上記第二のバリアメタル膜の膜厚を低減する工程、
上記絶縁膜上に金属膜を積層するとともに上記金属膜に
よって上記接続孔を埋設し、接続部を得る工程、上記金
属膜及び上記第二のバリアメタル膜に対してパターニン
グを行い、第二の金属配線を得る工程を含み、エッチン
グによって上記接続孔の底面に位置する上記第一のバリ
アメタル膜及び上記第二のバリアメタル膜の膜厚を、上
記接続孔の内壁に積層される上記第一のバリアメタル膜
の膜厚に近づけるものである。

【００１１】また、この発明の請求項２に係る接続部の
形成方法は、基板上若しくは上記基板上の第一の金属配
線上に積層された絶縁膜を貫通する接続孔を開口する工
程、上記接続孔の内壁及び底面に、第一のバリアメタル
膜を積層するとともに、上記絶縁膜の上面に第二のバリ
アメタル膜を積層する工程、上記接続孔内に導電物質を
埋設し、上記接続孔内に埋設された上記導電物質を残
し、他の導電物質を除去して接続部を得る工程、上記第
二のバリアメタル膜に対してエッチングを行い、膜厚を
低減する工程、上記第二のバリアメタル膜及び上記接続
部上に金属膜を積層する工程、上記金属膜及び上記第二
のバリアメタル膜に対してパターニングを行い、第二の
金属配線を得る工程を含み、エッチングによって上記第
二のバリアメタル膜の膜厚を、上記接続孔の内壁に積層
される上記第一のバリアメタル膜の膜厚に近づけるもの
である。

【００１２】さらに、この発明の請求項３に係る接続部
の形成方法は、請求項１若しくは請求項２に相当する半
導体装置の製造方法において形成する第一、第二のバリ
アメタル膜が、スパッタリング法によって成膜された膜
を含むものである。

【００１３】また、この発明の請求項４に係る接続部の
形成方法は、請求項１若しくは請求項２に相当する半導
体装置の製造方法において、第一、第二のバリアメタル
膜、若しくは上記第二のバリアメタル膜に対して行うエ
ッチングは、ＥＣＲ（Electric Cyclotron Resonance）
型ＲＩＥ（Reactive Ion Etching）、マグネトロンＲＩ
Ｅ、ＩＣＰ（Inductive Couplled Plasma）型ＲＩＥ、
平行平板型ＲＩＥのいずれかの方法により行うものであ
る。

【００１４】さらに、この発明の請求項５に係る接続部
の形成方法は、請求項１若しくは請求項２に相当する半
導体装置の製造方法において、第一、第二のバリアメタ
ル膜を、ＴｉとＴｉＮの積層構造、若しくはＴｉＮまた
はＷＮの単層構造の膜から構成するものである。

【００１５】また、この発明の請求項６に係る接続部の
形成方法は、半導体装置に含まれる接続部が、請求項１
〜５のいずれかの接続部の形成方法によって形成される
ものである。

【００１６】

【発明の実施の形態】実施の形態１．この発明の実施の
形態１について説明する。図１はこの発明の半導体装置
の製造方法によって形成した半導体装置の断面図を示す
ものであり、表面にゲート電極２を含む素子が形成され
た半導体基板１上に絶縁膜３を介して第一の金属配線９
が、この第１の金属配線９上には層間絶縁膜１０、１７
を介して第二の金属配線１６、第三の金属配線２３が順
次積層された、多層金属配線構造の半導体装置を示すも
のである。

【００１７】半導体基板１の表面領域の活性領域と第１
の金属配線９を接続するために絶縁膜２を貫通するコン
タクトホール４が形成され、このコンタクトホール４内
にバリアメタル膜５ａが、さらにコンタクトホール４を
埋め込む第１の金属膜６ａが埋設されており、コンタク
ト７を形成している。第１の金属配線９は、絶縁膜３の
上面に成膜されたバリアメタル膜５ｂと、コンタクト７
及びバリアメタル膜５ｂ上に積層された第１の金属膜６
ｂ、その上層に成膜された反射防止膜８によって構成さ
れている。

【００１８】第１の金属配線９の上層には層間絶縁膜１
０が積層され、この層間絶縁膜１０を貫通するビアホー
ル１１内には、バリアメタル膜１２ａと第二の金属膜１
３ａが埋設され第１のプラグ１４を構成しており、第一
のプラグ１４の底部は第１の金属配線９の上部に接して
いる。また第一のプラグ１４の上部は層間絶縁膜１０の
表面に配置される第二の金属配線１６と接している。第
二の金属配線１６と第三の金属配線２３とを接続するた
めに層間絶縁膜１７を貫通するように形成された第二の
プラグ２１の構成は第一のプラグ１４の構成と同様であ
るので説明は省略する。

【００１９】なお、符号１２ｂ、１９ａ、１９ｂはバリ
アメタル膜、１５、２２は反射防止膜、１８はビアホー
ル、１３ｂは第二の金属膜、２０ａ、２０ｂは第三の金
属膜、２１は第二のプラグ、Ａはコンタクト７を中心と
するコンタクト形成領域、Ｂは第一のプラグ１４（若し
くは第二のプラグ２１でも同様）を中心とするプラグ形
成領域をそれぞれ示すものである。

【００２０】上記のように構成された図１のバリアメタ
ル膜５ａ、５ｂ（若しくは１２ａ、１２ｂ、または１９
ａ、１９ｂでも同様）は、同じレベルの膜厚を有してお
り、コンタクトホール４（若しくはビアホール１１また
は１８）の内壁及び底面には、そのアスペクト比が大き
な場合であっても、バリアメタルとしての効果を保持す
る程度の膜厚を確保し、絶縁膜２（若しくは層間絶縁膜
１０または１７）の上面には、上層配線のパターニング
時にタクトタイムが悪化しない程度、また上層配線の構
成要素となっても配線抵抗が上昇しない程度の膜厚とな
るように形成されているものである。

【００２１】次に、上記のように、コンタクトホール４
（若しくはビアホール１１または１８）の内壁及び底面
と、コンタクトホール４以外の領域に積層されるバリア
メタル膜４の膜厚のレベルが等しくなるように形成され
た半導体装置の製造方法について図２（ａ）〜（ｃ）を
用いて説明する。図２（ａ）〜（ｃ）は、コンタクト形
成領域Ａに相当する領域の断面図を示している。

【００２２】まず、図２（ａ）に示すように、半導体基
板１上にトランジスタ素子等の形成を行い、その後ＣＶ
Ｄ法によってシリコン酸化膜等の絶縁膜３を１０００ｎ
ｍ程度の膜厚となるように積層する。さらに、絶縁膜３
を貫通するコンタクトホール４の開口を異方性エッチン
グによって行う。このコンタクトホール４の開口径は４
００ｎｍ程度の大きさとする。

【００２３】その後、図２（ｂ）に示すように、コンタ
クトホール４の内壁及び底面を含む絶縁膜３の表面にス
パッタリング法によってＴｉ層５１を３０ｎｍ程度の厚
さとなるように積層し、さらにスパッタリング法によっ
てＴｉＮ層５２を１００ｎｍ程度の膜厚となるように積
層する。このとき、絶縁膜３の上面に積層されるＴｉＮ
層５２の膜厚をＴ₁１とし、コンタクトホール４の底
面、内壁に積層されるＴｉＮ層５２の膜厚をそれぞれＴ
₁２、Ｔ₁３とすると、Ｔ₁１＝１００ｎｍ、Ｔ₁２＝７０
ｎｍ、Ｔ₁３＝５０ｎｍという膜厚にそれぞれ積層され
る。

【００２４】次に、図２（ｃ）に示すように、ＴｉＮ層
５２に対し、Ａｒガス、Ｃｌ₂ガス、ＢＣｌ₃／Ｃｌ₂混
合ガス、ＣＦ₄／Ｏ₂混合ガス、Ｃ₄Ｆ₈／Ｏ₂混合ガス、
ＣＨＦ₃／Ｏ₂混合ガス等を使用した電子サイクロトロン
共鳴（ＥＣＲ）エッチングにより、異方性エッチングす
る（符号Ｅ１で示す↓は、エッチング方向を示す。）。
ＴｉＮ層５２の絶縁膜４２上の膜厚１００ｎｍが５０ｎ
ｍになるまでエッチングを施す。

【００２５】この異方性エッチングによるＴｉＮ層５２
のエッチングレートは、エッチングされる領域によって
異なる。例えばコンタクトホール４内以外の領域、すな
わち絶縁膜３の上面、コンタクトホール４の底面、コン
タクトホール４の内壁のエッチングレートをそれぞれＶ
１、Ｖ２、Ｖ３とすると、その大きさはＶ１＞Ｖ２＞Ｖ
３となる。コンタクトホール４の底面はＲＩＥ−ｌａｇ
により、コンタクトホール４以外の部分に比べてエッチ
ングレートが低くなり、また異方性のエッチングである
ために、コンタクトホール４の内壁に対してはほとんど
エッチングが及ばないためである。

【００２６】従って、ＥＣＲエッチングが施され、絶縁
膜３の上面上及びコンタクトホール４の底面に積層され
たＴｉＮ層５２ａ、５２ｂ（コンタクトホール４内のＴ
ｉＮ層を符号５２ａで、上層配線９の一部となるＴｉＮ
層を符号５２ｂとする。）の膜厚は、図２（ｂ）に示す
場合よりも小さくなる。ＥＣＲエッチング後の、コンタ
クトホール４以外の領域、コンタクトホール４の底面、
内壁に残るＴｉＮ層５２の膜厚を、Ｔ₂１、Ｔ₂２、Ｔ₂
３とすると、その値はＴ₂１ Ｔ₂２ Ｔ₂３ ５０ｎｍ
となる。なお、膜厚低減後のコンタクトホール４の内壁
及び底面に積層されるＴｉＮ層を５２ａとして示し、絶
縁膜３の上面に積層されるＴｉＮ層を５２ｂとして示
す。

【００２７】上記のようにＥＣＲエッチングによってＴ
ｉＮ層５２ａ、５２ｂの膜厚を調整した後、バリアメタ
ル膜５ａ、５ｂの表面にＡｌ合金膜等の第一の金属膜６
ｂを積層すると同時にコンタクトホール４内を第一の金
属膜６ａによって埋設してコンタクト７を得、さらに第
一の金属膜６ｂの上面に反射防止膜８を成膜する。その
後、第一の金属配線９の形状に相当するレジストパター
ンを形成し、これをエッチングマスクとして反射防止膜
８、第一の金属膜６ｂ、バリアメタル膜５ｂに対して順
次異方性エッチングを行うことで第一の金属配線９を得
る。このようにして図１に示すコンタクト７及び第一の
金属配線９を含む構造の半導体装置を得ることが可能で
ある。

【００２８】このように、ＥＣＲエッチングを施すこと
によって、ＴｉＮ層５２の膜厚を、必要な部分を残しつ
つ、厚すぎる部分についてはエッチングを行って、必要
な膜厚分だけ残すことが可能となる。具体的には、絶縁
膜３上のＴｉＮ層５２ｂの膜厚を１００ｎｍとせず、５
０ｎｍに低減することで上層配線のパターニング時にウ
エハ一枚当たり１５秒間の処理時間短縮が可能となり、
これに伴って、このパターニングに用いるエッチングマ
スクであるレジストパターンの損傷を抑制することが可
能となる。具体的には、ＴｉＮ層５２の膜厚を５０ｎｍ
に低減することによって、エッチングマスクとして用い
るレジストパターン自体のエッチング量を５０ｎｍ少な
くすることができ、レジストパターン形状を崩すことな
く、エッチング残を発生させないだけのオーバーエッチ
ングを行うことが可能となるものである。

【００２９】なお、上記の説明においては、ＴｉＮ層５
２の異方性エッチングはＥＣＲエッチング（ＥＣＲ−Ｒ
ＩＥとも言う。）によって行うと説明したが、その他、
マグネトロンＲＩＥ、ＩＣＰ型ＲＩＥ、平行平板型ＲＩ
Ｅによってエッチングを行っても、同様の効果を得られ
る。

【００３０】さらに、バリアメタル膜５ａ、５ｂとして
ＴｉＮ／Ｔｉの積層構造を一例として挙げたが、その他
に、ＷＮ、ＴｉＮの単層構造のものを用いることも可能
である。

【００３１】実施の形態２．次に、この発明の実施の形
態２について説明する。実施の形態１では、コンタクト
形成領域Ａのコンタクト７及び第一の金属配線９の形成
について述べた。この実施の形態２では、実施の形態１
の場合と同様に、プラグ形成領域Ｂに、第一のプラグ１
４と第二の金属配線１６を形成する例を説明する。層間
絶縁膜１０に開口されるビアホール１１内に埋設形成さ
れる第一のプラグ１４を構成するバリアメタル膜１２ａ
と、層間絶縁膜１０の上面に第二の金属配線１６を構成
するバリアメタル膜１２ｂの膜厚は、同じレベルとなっ
ている。

【００３２】次に、図３（ａ）〜（ｃ）を用いて、プラ
グ形成領域Ｂに含まれる第一のプラグ１４を中心とする
製造方法について説明する。まず、図３（ａ）に示すよ
うに、反射防止膜８の上面に層間絶縁膜１０を積層し、
コンタクトホール４と同様のアスペクト比のビアホール
１１を開口する。その後、図３（ｂ）に示すように、ス
パッタリング法によってＴｉ層６１、ＴｉＮ層６２を順
次積層することでバリアメタル膜１２を成膜する。この
時、層間絶縁膜１０の上面に積層されるＴｉＮ層６２の
膜厚Ｔ₁１、ビアホール１１の底面に積層される膜厚Ｔ₁
２、ビアホール１１の内壁に積層される膜厚Ｔ₁３の比
率は、１０：７：５となる。なお、Ｔｉ層６１の膜厚も
も同様の比率となるように積層される。

【００３３】次に、図３（ｃ）に示すように、実施の形
態１の場合と同様に、ＥＣＲエッチングによってＴｉＮ
層６２に対して異方性エッチングを行い、ＴｉＮ層６２
の膜厚Ｔ₁１、Ｔ₁２の膜厚の低減を行う。ＥＣＲエッチ
ング後に、ビアホール１１以外の領域、すなわち層間絶
縁膜１０の上面に残るＴｉＮ層６２の膜厚、ビアホール
１１の底面、内壁に残るＴｉＮ層６２の膜厚をそれぞれ
Ｔ₂１、Ｔ₂２、Ｔ₂３とすると、その値はＴ₂１ Ｔ₂２
Ｔ₂３ Ｔ₁３となる。なお、ビアホール１１の内壁及び
底面に積層される膜厚低減後のＴｉＮ層は符号６２ａで
示し、また層間絶縁膜１０の上面に積層される膜厚低減
後のＴｉＮ層は符号６２ｂで示す。

【００３４】ＴｉＮ層６２ａ、６２ｂの膜厚を調整後、
Ｔｉ層５１とＴｉＮ層５２ａ、５２ｂからなるバリアメ
タル膜１２ａ、１２ｂの表面にＡｌ合金膜等の第二の金
属膜１３ｂを積層すると同時にビアホール１１内を第二
の金属膜１３ａによって埋設して第一のプラグ１４を
得、さらに第二の金属膜１３ｂの上面に反射防止膜１５
を成膜する。第一の金属配線９の形成の場合と同様にレ
ジストパターンを用いてパターニングを行い、第二の金
属配線１６を得ることで、図１に示すプラグ形成領域Ｂ
の、第一のプラグ１４及び第二の金属配線１６を含む構
造の半導体装置を得ることが可能である。

【００３５】このように、上層下層配線間を接続するプ
ラグを形成する場合も、基板配線間を接続するコンタク
トを形成する場合と同様に、ＥＣＲエッチングを施すこ
とによって、ＴｉＮ層５２の膜厚を、必要な部分を残し
つつ、厚すぎる部分についてはエッチングを行って、必
要な膜厚分だけ残すことが可能であり、バリアメタルと
して必要となる膜厚のみを残して他を除去することで、
良好な形状の半導体装置を得ることが可能となる。な
お、ここでは第一のプラグ１４及び第二の上層配線１６
の形成について主に説明したが、同様に、さらに上層に
配置される第二のプラグ２１及び第三の上層配線２３の
形成も可能であることは言うまでもない。

【００３６】なお、ＴｉＮ層６２の異方性エッチングに
はＥＣＲエッチングの他、マグネトロンＲＩＥ、ＩＣＰ
型ＲＩＥ、平行平板型ＲＩＥによってエッチングを行っ
ても、同様の効果を得られる。さらに、バリアメタル膜
１２ａ、１２ｂとしてはＴｉＮ／Ｔｉの積層構造の他
に、ＷＮ、ＴｉＮの単層構造のものを用いることも可能
である。

【００３７】実施の形態３．次に、この発明の実施の形
態３について説明する。実施の形態１及び２では、絶縁
膜に開口されたホールの内壁及び底面を含む絶縁膜の表
面に積層されるバリアメタル膜のうち、必要以上に厚く
積層される部分のＴｉＮ層の膜厚を選択的に低減する方
法として、ＴｉＮ層を積層後にＥＣＲエッチング等の異
方性エッチングを行うという技術について示した。この
実施の形態３では、バリアメタル膜の一部であるＴｉＮ
層を、絶縁膜上及びその絶縁膜を貫通するホールの内壁
及び底面に成膜した後、ホール内を導電物質によって埋
め込み、その後、エッチバックを行うことでＴｉＮ層の
膜厚を調整するという技術について説明する。

【００３８】次に、この実施の形態３の技術によって、
図１のコンタクト形成領域Ａのコンタクト７及び第一の
金属配線９を含む半導体装置を製造する方法について、
図４（ａ）〜（ｃ）を用いて説明する。

【００３９】まず、実施の形態１の図２（ａ）の場合と
同様にコンタクトホール４の開口を行い、次に、図２
（ｂ）に示すように、Ｔｉ層５１及びＴｉＮ層５２を順
次スパッタリング法によって積層することで、バリアメ
タル膜５を形成する。その後、図４（ａ）に示すよう
に、ＣＶＤ法によってタングステンからなる埋め込み膜
６を５００ｎｍの膜厚となるように積層し、コンタクト
ホール４の埋め込みを行う。

【００４０】次に、図４（ｂ）に示すように、タングス
テンからなる埋め込み膜６に対してエッチバックを行
う。具体的には、ＳＦ₆／Ｃｌ₂混合ガスを使用して、Ｔ
ｉＮ層５２の上面が露出するまで、埋め込み膜６に対し
てエッチングを行い、コンタクトホール４内のみに第一
の金属膜６ａとして埋め込み膜６が残るようにする。

【００４１】その後、図４（ｃ）に示すように、連続し
てＴｉＮ層５２に対するエッチングを行い、その膜厚を
低減する。具体的には、Ａｒガス、Ｃｌ₂ガス、ＢＣｌ₃
／Ｃｌ₂混合ガス、ＣＦ₄／Ｏ₂混合ガス、Ｃ₄Ｆ₈／Ｏ₂混
合ガス、ＣＨＦ₃／Ｏ₂混合ガス、ＣＦ₄／Ｏ₂混合ガスを
使用したＥＣＲエッチングにより、ＴｉＮ層５２を上面
から５０ｎｍ程度エッチングし、膜厚低減後の絶縁膜３
の上面に残るＴｉＮ層５２ｂの膜厚Ｔ₂１が５０ｎｍ程
度の値となる。

【００４２】図１のコンタクト形成領域Ａに示すような
構造を得るためには、その後、平坦な面を構成するバリ
アメタル膜５ｂ及びコンタクト７の上面に第一の金属膜
９を積層後、さらに反射防止膜８を積層し、その後、実
施の形態１の場合と同様に、第一の金属配線９の形状に
相当する形状のレジストパターンを形成し、これをエッ
チングマスクとして反射防止膜８、第一の金属膜６ｂ、
バリアメタル膜５ｂを順次エッチングし、所定の形状に
加工する。

【００４３】上記のような製造方法によってＴｉＮ層５
ａ、５ｂを形成した場合、コンタクトホール４の内壁及
び底面に積層されるＴｉＮ層５ａは、スパッタリング法
によって成膜した際の膜厚を保持し、コンタクトホール
４の内壁には必要となるだけの膜厚を残すことができ、
絶縁膜３の上面の必要以上に積層された部分については
選択的にエッチバックして、その膜厚を低減することが
可能である。

【００４４】絶縁膜３上のＴｉＮ層５２ｂの膜厚を１０
０ｎｍとせず、５０ｎｍに低減することで、上層配線の
パターニング時にウエハ一枚当たり１５秒間の処理時間
短縮が可能となり、これに伴って、このパターニングに
用いるエッチングマスクであるレジストパターンの損傷
を抑制することが可能となる。具体的には、ＴｉＮ層５
２の膜厚を５０ｎｍに低減することによって、エッチン
グマスクとして用いるレジストパターン自体のエッチン
グ量を５０ｎｍ少なくすることができ、レジストパター
ン形状を崩すことなく、エッチング残を発生させないだ
けのオーバーエッチングを行うことが可能となるもので
ある。

【００４５】実施の形態４．次に、この発明の実施の形
態４について説明する。実施の形態３では図１のコンタ
クト形成領域Ａに位置する構成要素の形成方法について
説明したが、この実施の形態４では、プラグ形成領域Ｂ
に対し、実施の形態３に示した接続部の形成方法を応用
した例を、図５（ａ）〜（ｃ）を用いて説明する。

【００４６】プラグ形成領域Ｂに位置する第一の金属配
線９を、実施の形態１、３のいずれかに示した製造方法
に従って形成し、その後、図３（ａ）〜（ｂ）に示した
製造方法に従って、ビアホール１１を開口し、さらにＴ
ｉ層６１、ＴｉＮ層６２をスパッタリング法によって積
層する。次に、図５（ａ）に示すように、Ａｌ合金膜若
しくはタングステン等の埋め込み膜１３をＣＶＤ法によ
って成膜することで、ビアホール１１内を埋設する。

【００４７】その後、図５（ｂ）に示すように、埋め込
み膜１３に対してエッチバックを行い、ＴｉＮ層６２の
表面を露出させる。次に、図５（ｃ）に示すように、Ｔ
ｉＮ層６２に対してエッチングを行って、その膜厚を低
減し、ビアホール１１の内壁に積層されたＴｉＮ層６２
ａの膜厚と同じレベルとなるように調整を行う。その後
は、実施の形態３の場合と同様に、第二の金属配線１６
を形成する。

【００４８】このように、プラグを形成する場合も、Ｅ
ＣＲエッチングによって、ＴｉＮ層５２の膜厚を、厚す
ぎる部分についてはエッチングを行って、必要な膜厚分
だけ残すことが可能であり、バリアメタルとして必要と
なる膜厚のみを残して他を除去することで、良好な形状
の半導体装置を得ることが可能となる。なお、ここでは
第一のプラグ１４及び第二の上層配線１６の形成につい
て主に説明したが、同様に、さらに上層に配置される第
二のプラグ２１及び第三の上層配線２３の形成も可能で
あることは言うまでもない。

【００４９】

【発明の効果】以下に、この発明の各請求項の効果につ
いて記載する。この発明の請求項１に係る接続部の形成
方法は、第一、第二のバリアメタル膜が必要以上に厚く
積層される接続孔内壁と絶縁膜上に対しては、エッチン
グを行うことで必要な膜厚だけを残しつつその膜厚を低
減し、第一、第二のバリアメタル膜の膜厚を近づけると
いう方法をとっている。従って、比較的抵抗の大きな第
二のバリアメタル膜が、接続部若しくは金属配線内にお
いて占める割合が小さくなり、配線抵抗の低減が可能と
なる。よって、良好な電気特性の金属配線及び接続部を
得ることが可能となる。

【００５０】また、この発明の請求項２に係る接続部の
形成方法によれば、第一のバリアメタル膜を接続孔の内
壁に必要な厚さとなるように積層した後、接続孔内のみ
に導電物質を埋設し、露出する絶縁膜上の必要以上の膜
厚の第二のバリアメタル膜に対して選択的にエッチング
を行い、その膜厚を低減して第一、第二のバリアメタル
膜の膜厚を近づける。従って、配線抵抗の低減が可能で
あり、良好な電気特性の金属配線及び接続部を得ること
が可能となる。

【００５１】さらに、この発明の請求項３に係る接続部
の形成方法によれば、第一、第二のバリアメタル膜がス
パッタリング法によって積層された膜であり、接続孔内
壁と絶縁膜上面とで、同時に積層されるバリアメタルの
厚さが大きく異なるものであっても、少なくとも絶縁膜
上面に積層されるバリアメタルの膜厚を低減し、良好な
電気特性の金属配線及び接続部を得ることが可能とな
る。

【００５２】また、この発明の請求項４に係る接続部の
形成方法によれば、接続孔の内壁、底面、絶縁膜の上面
に積層されるバリアメタル膜の膜厚に相違があり、絶縁
膜上の第二のバリアメタル膜の膜厚が必要以上に大きな
寸法となっても、ＥＣＲエッチング、マグネトロンＲＩ
Ｅ、ＩＣＰ型ＲＩＥ、平行平板型ＲＩＥのいずれかの方
法によりエッチングすることでその膜厚を低減でき、接
続孔内壁に積層される第一のバリアメタル膜の膜厚に近
づけることが可能である。よって、配線抵抗の低減が可
能であり、良好な電気特性の金属配線及び接続部を得る
ことが可能である。

【００５３】さらに、この発明の請求項５に係る接続部
の形成方法によれば、第一、第二のバリアメタル膜とし
ては、ＴｉとＴｉＮとの積層構造若しくは単層のＴｉＮ
またはＷＮを用いることができ、このような物質によっ
て第一、第二のバリアメタル膜を構成しても、請求項１
または請求項２の効果と同様の効果を得ることが可能で
ある。

【００５４】また、この発明の請求項６に係る接続部の
形成方法によれば、半導体装置に含まれる接続部を、請
求項１〜５のうちのいずれかの方法によって形成するこ
とによって、良好な電気特性の金属配線及び接続部を持
つ半導体装置を得ることが可能である。

【図面の簡単な説明】

【図１】 この発明の実施の形態１の接続部を示す図で
ある。

【図２】 この発明の実施の形態１の接続部の形成フロ
ーを示す図である。

【図３】 この発明の実施の形態２の接続部の形成フロ
ーを示す図である。

【図４】 この発明の実施の形態３の接続部の形成フロ
ーを示す図である。

【図５】 この発明の実施の形態４の接続部の形成フロ
ーを示す図である。

【図６】 従来の技術を示す図である。

【符号の説明】

１．半導体基板 ２．ゲート電極 ３．絶縁膜 ４．コンタクトホール ５、１２．バリアメタル膜 ５ａ、５ｂ、１２ａ、１２ｂ、１９ａ、１９ｂ．バリア
メタル膜 ６、１３．埋め込み膜 ６ａ、６ｂ．第一の金属膜 ７．コンタクト ８，１５、２２．反射防止膜 ９．第一の金属配線 １０、１７．層間絶縁膜 １１、１８．ビアホール １３ａ、１３ｂ．第二の金属膜 １４．第一のプラグ １６．第二の金属配線 ２０ａ、２０ｂ．第三の金属膜 ２１．第二のプラグ ２３．第三の金属配線 ５１、６１．Ｔｉ層 ５２、５２ａ、５２ｂ、６２ａ、６２ｂ．ＴｉＮ層 Ａ．コンタクト形成領域 Ｂ．プラグ形成領域 Ｅ１、Ｅ２．エッチング方向

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基板上若しくは上記基板上の第一の金属
   配線上に積層された絶縁膜を貫通する接続孔を開口する
   工程、 上記接続孔の内壁及び底面に、第一のバリアメタル膜を
   積層するとともに、上記絶縁膜の上面に第二のバリアメ
   タル膜を積層する工程、 上記第一、第二のバリアメタル膜に対してエッチングを
   行い、上記接続孔の底面に位置する上記第一のバリアメ
   タル膜及び上記第二のバリアメタル膜の膜厚を低減する
   工程、 上記絶縁膜上に金属膜を積層するとともに上記金属膜に
   よって上記接続孔を埋設し、接続部を得る工程、 上記金属膜及び上記第二のバリアメタル膜に対してパタ
   ーニングを行い、第二の金属配線を得る工程を含み、 上記エッチングによって上記接続孔の底面に位置する上
   記第一のバリアメタル膜及び上記第二のバリアメタル膜
   の膜厚を、上記接続孔の内壁に積層される上記第一のバ
   リアメタル膜の膜厚に近づけることを特徴とする接続部
   の形成方法。
2. 【請求項２】 基板上若しくは上記基板上の第一の金属
   配線上に積層された絶縁膜を貫通する接続孔を開口する
   工程、 上記接続孔の内壁及び底面に、第一のバリアメタル膜を
   積層するとともに、上記絶縁膜の上面に第二のバリアメ
   タル膜を積層する工程、 上記接続孔内に導電物質を埋設し、上記接続孔内に埋設
   された上記導電物質を残し、他の導電物質を除去して接
   続部を得る工程、 上記第二のバリアメタル膜に対してエッチングを行い、
   膜厚を低減する工程、 上記第二のバリアメタル膜及び上記接続部上に金属膜を
   積層する工程、 上記金属膜及び上記第二のバリアメタル膜に対してパタ
   ーニングを行い、第二の金属配線を得る工程を含み、 エッチングによって上記第二のバリアメタル膜の膜厚
   を、上記接続孔の内壁に積層される上記第一のバリアメ
   タル膜の膜厚に近づけることを特徴とする接続部の形成
   方法。
3. 【請求項３】 第一、第二のバリアメタル膜はスパッタ
   リング法によって成膜する膜を含むことを特徴とする請
   求項１〜２のいずれか一項記載の接続部の形成方法。
4. 【請求項４】 第一、第二のバリアメタル膜、若しくは
   上記第二のバリアメタル膜に対して行うエッチングは、
   ＥＣＲ型ＲＩＥ、マグネトロンＲＩＥ、ＩＣＰ型ＲＩ
   Ｅ、平行平板型ＲＩＥのいずれかの方法により行うこと
   を特徴とする請求項１〜２のいずれか一項記載の接続部
   の形成方法。
5. 【請求項５】 第一、第二のバリアメタル膜は、Ｔｉと
   ＴｉＮの積層構造、若しくはＴｉＮまたはＷＮの単層構
   造の膜からなることを特徴とする請求項１〜２のいずれ
   か一項記載の接続部の形成方法。
6. 【請求項６】 半導体装置内に含まれる接続部の形成に
   用いることを特徴とする請求項１〜５のいずれか一項記
   載の接続部の形成方法。