JPH11265984A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11265984A
JPH11265984A JP10066336A JP6633698A JPH11265984A JP H11265984 A JPH11265984 A JP H11265984A JP 10066336 A JP10066336 A JP 10066336A JP 6633698 A JP6633698 A JP 6633698A JP H11265984 A JPH11265984 A JP H11265984A
Authority
JP
Japan
Prior art keywords
electrode
manufacturing
film
semiconductor device
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10066336A
Other languages
English (en)
Other versions
JPH11265984A5 (ja
Inventor
Katsuyuki Hironaka
克行 広中
Akihiko Ochiai
昭彦 落合
Naohiro Tanaka
均洋 田中
Kenji Katori
健二 香取
Chiharu Isobe
千春 磯辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10066336A priority Critical patent/JPH11265984A/ja
Publication of JPH11265984A publication Critical patent/JPH11265984A/ja
Publication of JPH11265984A5 publication Critical patent/JPH11265984A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 誘電体キャパシタの電極材料を、めっき法に
より白金族金属で形成すると、めっき浴中に含まれる還
元剤、pH調整用の緩衝剤等のNa、Kを含む化合物に
より、トランジスタ特性が著しく劣化する。 【解決手段】 基体10上にめっきマスク層31を形成
した後、めっきマスク層31に基体10に達するもので
キャパシタの電極が設けられる開口部32を形成する工
程と、Na、K等を含まないめっき浴を用いた電気めっ
き法によって開口部32内を埋め込む状態に白金族金属
からなる電極材料層33を形成する工程と、開口部32
に埋め込んだ電極材料層33を残してめっきマスク層3
1を除去し、電極材料層33でキャパシタの電極(下部
電極17)を形成する工程とを備えている製造方法であ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは強誘電体不揮発メモリ等に用いら
れる誘電体キャパシタを有する半導体装置の製造方法に
関する。
【0002】
【従来の技術】半導体メモリ装置に用いる誘電体キャパ
シタの電極材料としては、誘電体膜と電極との界面に電
気抵抗値の高い酸化物層が形成されることを防止するた
めに酸化しにくい白金族に属する金属もしくは酸化して
も導電性を保持する酸化ルテニウム(RuO2 )のよう
な材料を使用することが開示されている。一方、白金族
に属する金属は、化学的に非常に安定であるので、半導
体装置の製造プロセスにおける反応性イオンエッチング
法で微細加工を行うことは難しく、これらの材料を用い
て大容量メモリ装置を製造することは困難とされてい
る。そこで反応性イオンエッチング法を用いないで金属
配線を形成する方法としてめっき法が用いられている。
【0003】
【発明が解決しようとする課題】しかしながら、白金族
金属の電極および配線の形成をめっき法によって行った
例がないことに加え、従来、一般的に金属層をめっき法
で製造するためのめっき浴には、還元剤もしくはpH調
整用の緩衝剤としてナトリウムやカリウムを含む化合物
(例えば、Na2 HPO4 ・12H2 O、NaNO2
NaCl等)が添加されている。このようなナトリウム
やカリウムはトランジスタ特性を著しく劣化させること
から、上記のようなめっき浴を半導体装置の電極材料や
配線材料の形成プロセスで用いることはできない。
【0004】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であり、第
1の製造方法は、基体上にめっきマスク層を形成した
後、このめっきマスク層に、基体に達する開口部を形成
する工程と、めっき法によって開口部内を埋め込む状態
に電極材料層を形成する工程と、開口部内に電極材料層
を残してめっきマスク層を除去し、残した電極材料層で
キャパシタの電極を成す工程とを備えている。
【0005】上記めっき法では、めっき浴に、IrCl
3 ・3H2 O、IrCl4 、(NH4 2 IrCl6
(NH4 2 PtCl6 、PtCl4 ・5H2 O、H2
PtCl6 、PdCl2 ・4H2 O、PdSO4 ・2H
2 O、H3 RhCl6 、RhCl3 ・3H2 O、Rh
(NO3 2 ・2H2 O、Rh(SO4 3 、Rh(O
H)3 、RuCl3 ・H2 O、RuNOCl3 なる化学
式で表される金属化合物のうちの少なくとも1種を選択
して溶解させた溶液を用い、かつその溶液の水素イオン
濃度のpHを0.5〜6の範囲内の値にする。
【0006】またはめっき浴に、(NH4 2 IrCl
6 、IrCl3 ・3H2 O、Pt(NH3 2 (N
2 2 、(NH4 2 PtCl6 、PtCl4 ・5H
2 O、Pd(NH3 2 (NO2 2 、PdCl2 ・4
2 O、PdSO4 ・2H2 O、Rh(OH)3 、Rh
(NO3 2 ・2H2 O、RhCl3 ・3H2 O、Ru
Cl3 ・H2 Oなる化学式で表される金属化合物のうち
の少なくとも1種を選択して溶解させた溶液を用い、か
つその溶液の水素イオン濃度のpHを7.5〜10の範
囲内の値に設定する。
【0007】上記第1の製造方法では、めっき法により
電極材料層を形成し、しかもそのめっき浴に上記金属化
合物のうちの少なくとも1種を選択して溶解させた溶液
を用いることで、ナトリウム、カリウム等の半導体装置
の特性、特にはトランジスタの特性に悪影響を及ぼす物
質が入っていないめっき浴にすることが可能になる。し
たがって、上記めっき浴を用いためっき法により電極材
料層を形成しても、トランジスタの特性を劣化させるこ
とはない。また基体上のめっきマスク層に形成した開口
部内を埋め込む状態に、めっき法により電極材料層を形
成した後、めっきマスク層を除去して、残した電極材料
層を電極とすることから、電極は基体上より突出した状
態に形成される。そのため、この電極を用いてキャパシ
タを形成した場合には、電極の側壁面積分だけキャパシ
タ容量を大きくすることが可能になる。
【0008】第2の製造方法は、基体上に形成された絶
縁膜にキャパシタの電極が設けられる凹部を形成する工
程と、めっき法によって、凹部内を埋め込む状態に電極
材料層を形成する工程と、絶縁膜が表出するまで電極材
料層を除去して凹部内に電極材料層を残し、残した電極
材料層でキャパシタの電極を成す工程とを備えている。
また、このめっき法では、上記第1の製造方法に用いた
めっき浴を用いる。
【0009】上記第2の製造方法では、めっき法により
電極材料層を形成し、しかもそのめっき浴に上記めっき
浴を用いることで、ナトリウム、カリウム等の半導体装
置の特性、特にはトランジスタの特性に悪影響を及ぼす
物質が入っていないめっき浴を用いることが可能にな
る。したがって、上記めっき浴を用いためっき法により
電極材料層を形成しても、トランジスタの特性を劣化さ
せることはない。また、基体上の絶縁膜に形成した凹部
内を埋め込む状態に電極材料層を形成した後、絶縁膜が
表出するまで電極材料層を除去して、凹部内に残した電
極材料層を電極とすることから、電極上面と絶縁膜上面
とはほぼ同一平面上に形成される。そのため、この電極
を用いてキャパシタを形成した場合には、キャパシタの
誘電体膜を塗布法またはスパッタ法等のカバリッジ性を
問題とする方法でも形成することが可能になる。
【0010】第3の製造方法は、基体上に絶縁膜を形成
した後、絶縁膜に、基体に達する凹部(例えば接続孔、
溝、または溝とその底部側に形成した接続孔)を形成す
る工程と、絶縁膜上にめっきマスク層を形成した後、凹
部上のめっきマスク層に、該凹部の底部が露出する状態
に開口部を形成する工程と、めっき法によって開口部内
および凹部内を埋め込む状態に電極材料層を形成する工
程と、凹部および開口部に埋め込んだ電極材料層を残し
てめっきマスク層を除去することで、残した電極材料層
でキャパシタの電極と導電体部とを成すとともに、導電
体部上の電極材料層でキャパシタの電極を成す工程とを
備えている。また、このめっき法では、上記第1の製造
方法に用いためっき浴を用いる。
【0011】第3の製造方法では、めっき法により電極
材料層を形成し、しかもそのめっき浴に上記めっき浴を
用いることで、ナトリウム、カリウム等の半導体装置の
特性、特にはトランジスタの特性に悪影響を及ぼす物質
が入っていないめっき浴を用いることが可能になる。し
たがって、上記めっき浴を用いためっき法により電極材
料層を形成しても、トランジスタの特性を劣化させるこ
とはない。また、開口部内および凹部内を埋め込む状態
に電極材料層を形成することから、凹部内に埋め込まれ
た電極材料層が導電体部(例えば接続プラグ等)とな
り、その上部の電極材料層が電極となり、電極と同時工
程で導電体部も形成されるので、製造工程数が削減され
る。また、接続プラグと電極とを別々の工程で形成した
従来の製造方法で問題となる接続プラグ上に形成される
自然酸化膜は、上記導電体部上には形成されない。した
がって、自然酸化膜の除去工程も削減でき、さらに導電
体部と電極との接続抵抗は小さくなる。
【0012】
【発明の実施の形態】本発明の第1の製造方法に係わる
第1の実施の形態の一例を、図1の製造工程図によって
説明する。なお、以下の説明では基本的に物質名、化合
物名等は元素記号を用いて示す。
【0013】図1の(1)に示すようにSi基板11上
に、例えば素子や配線等(図示省略)を形成した後、層
間絶縁膜12を例えばホウ素リンシリケートガラス(B
PSG)で500nmの厚さに形成する。次いで、レジ
スト塗布およびリソグラフィー技術により、プラグ電極
を形成する領域上に開口部を設けたレジストマスク(図
示省略)を形成した後、エッチング技術により、上記層
間絶縁膜12にプラグ電極を形成するための接続孔13
を形成する。この接続孔13は、例えばトランジスタの
拡散層(図示省略)に通じるものである。その後、上記
レジストマスクを除去する。続いて、通常のプラグ電極
の形成技術により、上記接続孔13にプラグ電極14を
埋め込むように形成する。したがって、プラグ電極14
は、図示しない上記トランジスタの拡散層に接続されて
いる。
【0014】次いで上記層間絶縁膜12上に、界面酸化
防止膜として例えばTiSi膜、TiN膜、Ti膜を順
に成膜してなるバリア層15を形成した後、例えば反応
性スパッタ法によってIr0.8 0.2 を30nmの厚さ
に形成し、さらにスパッタ法によりIr膜を20nmの
厚さに成膜して電極下地膜16を形成する。この第1の
実施の形態では、Si基板11より上記電極下地膜16
までを基体10としている。
【0015】続いて、上記電極下地膜16上に例えば感
光性レジストを塗布してめっきマスク層31を形成す
る。その後、リソグラフィー技術(露光、現像、ベーキ
ング等の工程)により、上記めっきマスク層31の所定
の位置、すなわち後述する電極(下部電極)を形成する
位置に、電極下地膜16に達する開口部32を形成す
る。ここでは、上記プラグ電極14に通じるように開口
部32を形成している。
【0016】続いて図1の(2)に示すように、電気め
っき法によって、上記開口部32内を埋め込む状態に電
極材料層33を、例えばIrで形成する。めっき条件と
しては、めっき浴を、(NH4 2 IrCl6 (5kg
/m3 〜15kg/m3 )、H2 SO4 (0.2kg/
3 〜2kg/m3 )および(NH4 2 SO4 (10
kg/m3 〜50kg/m3 )で構成し、めっき浴のp
Hを1.0〜3.5、電流密度を50A/m2 〜500
A/m2 に設定し、印加電流をパルス電流とし、そのパ
ルス電流のON(通電)時間を0.1秒、同OFF(停
電)時間を1秒に設定した。
【0017】その結果、電極下地膜16がめっきのシー
ドとなって開口部32はIrからなる電極材料層33に
よって埋め込まれる。その際、めっきマスク層31上に
はめっき層が成長しない。次いで上記めっきマスク層3
1を除去した後、図1の(3)に示すように、上記電極
材料層33をマスクにした反応性イオンエッチング(以
下RIEという、RIEはReactive Ion Etchingの略)
により、上記電極下地膜16(2点鎖線で示す部分)を
除去する。その際、バリア層15(2点鎖線で示す部
分)もエッチングされる。このようにして、図1の
(4)に示すように、プラグ電極14に接続する下部電
極17が上記電極材料層33、電極下地膜16、バリア
層15等により形成される。
【0018】なお、上記めっきマスク層31を除去した
後に、窒素雰囲気中または不活性ガス雰囲気中で、熱処
理を行ってもよい。一例としては、600℃の窒素雰囲
気で30分間の熱処理を行うとよい。このような熱処理
を行うことにより、上記電極材料層33の電気抵抗は低
くなる。なお、熱処理雰囲気は窒素雰囲気に限定される
ことはなく、不活性ガス雰囲気であってもよい。また熱
処理温度は600℃に限定されることはなく、電極材料
層33によって300℃〜800℃程度の温度範囲で適
宜選択される。
【0019】上記第1の製造方法に係わる実施形態で
は、電気めっき法により電極材料層33を形成する際
に、上記(NH4 2 IrCl6 、H2 SO4 および
(NH4 2 SO4 で構成したNa、K等のトランジス
タ特性に悪影響を及ぼす物質が入っていないめっき浴を
用いることから、トランジスタ特性を劣化させることは
なく電極材料層33が形成される。また、電気めっき法
により基体10上のめっきマスク層31に形成した開口
部32内を埋め込む状態に電極材料層33を形成した
後、めっきマスク層31を除去して、残した電極材料層
33等を下部電極17とすることから、下部電極17は
基体10上より突出した状態で形成される。そのため、
この下部電極10を用いてキャパシタを形成した場合に
は、下部電極17の側壁面積分だけキャパシタ容量を大
きくすることが可能になる。
【0020】次に、上記図1によって説明した第1の製
造方法を利用して、ペデスタル型のキャパシタを形成す
る方法を、図2によって説明する。この図2では、前記
図1によって説明したのと同様なる構成部品には、同一
の符号を付す。
【0021】図2に示すように、Si基板11にはトラ
ンジスタ51が形成され、Si基板11にはそのトラン
ジスタ51A、51Bの拡散層52A,52B、53
A,53Bが形成されている。そしてトランジスタ51
A、51Bを覆う状態に層間絶縁膜12が形成されてい
て、基体10が構成されている。さらに、層間絶縁膜1
2には拡散層53A,52Bに接続するプラグ電極14
A,14Bが形成され、さらにプラグ電極14A,14
Bに、下部電極17(17A,17B)が形成されてい
る。
【0022】このような基体10上に上記各下部電極1
7を覆うキャパシタ誘電体膜18を例えばSrBi2
2 9 (以下SBTという)なる強誘電体膜で形成す
る。その製造方法は、Bi、Sr、Taの各元素を含む
有機金属原料であるBi(C6 5 3 、Sr(DP
M)2 tetraglyme,Ta(i−OC3 7
4 DPMを所定の組成比に混合する。上記DPMはジピ
バロイルメタン(C11202 )を表す。そして気化さ
せ、Arガスをキャリアガスに用いて総ガス流量が10
00sccmになるように設定し、さらに成膜室の直前
でO2 ガス(1000sccm)と混合し、成膜室の反
応ガス圧力を66.5Pa〜1.3kPaの範囲に調節
する。以下、sccmは標準状態における体積流量(c
3 /分)を表す。その混合ガスを400℃〜650℃
に保持された上記基体10上に導入し、プラズマMOC
VD(MOCVDはMetal Organic Chemical Vapor Dep
osition の略)法により、13.56MHzの高周波を
50W〜500Wで入力してプラズマを発生させ、ほぼ
SBTの化学量論組成よりもBiを過剰に含むCVD膜
を例えば100nmの厚さに堆積する。その後、例えば
700℃30秒間のRTA(Rapid Thermal Annealing
)を行い、続いて例えば700℃の酸素雰囲気中で3
0分間の熱処理を行う。
【0023】次に、例えばスパッタ法によって、上記キ
ャパシタ誘電体膜18上に上部電極となるIr0.8
0.2 膜を例えば100nmの厚さに形成する。続いて例
えば600℃の酸素雰囲気中で30分間の熱処理を施
す。さらに、レジスト塗布、リソグラフィー技術および
エッチング技術により、上記Ir0.8 0.2 膜をパター
ニングして上部電極19を形成し、さらに上記キャパシ
タ誘電体膜18もエッチング加工する。その後、エッチ
ングマスクとして用いたレジストを除去する。このよう
にして、下部電極17、キャパシタ誘電体膜18、上部
電極19からなるキャパシタ1が形成される。
【0024】その後、ノンドープトシリケートガラス
(NSG)膜からなる層間絶縁膜21を例えば200n
mの厚さに形成する。そして図示はしないが上部電極用
のコンタクトホールおよび下部電極用のコンタクトホー
ルを形成した後、さらに例えば600℃の酸素雰囲気中
で30分間の熱処理を施す。
【0025】次いでレジスト塗布、リソグラフィー技術
およびエッチング技術によって、上記層間絶縁膜21〜
層間絶縁膜12にわたって、トランジスタ51A,51
Bの拡散層52A,53Bに通じる接続孔22A,22
Bを形成する。なお、図に示すように、予め拡散層52
A,53B上にプラグ電極54A,54Bを形成してお
いたほうが好ましい。その後、エッチングマスクとして
用いたレジストを除去する。次いでスパッタ法により、
上記接続孔22A,22Bの内部および上記層間絶縁膜
21上にTi膜を例えば20nmの厚さに堆積し、Ti
N膜を例えば30nmの厚さに堆積し、Ti膜を例えば
20nmの厚さに堆積し、Al膜を例えば300nmの
厚さに堆積して配線材料層を形成する。したがって、上
記接続孔22は配線材料層によって埋め込まれる。そし
てレジスト塗布、リソグラフィー技術およびRIE技術
により配線材料層をパターニングしてビット線23を形
成する。その後、エッチングマスクとして用いたレジス
トを除去する。
【0026】その後、キャパシタ1の電気特性の評価を
行ったところ、2Pr=10μC/cm2 〜22μC/
cm2 、2Ec=100kV/cm〜200kV/c
m、リーク電流=1×10-6A/cm2 〜1×10-7
/cm2 という良好なる値を得た。
【0027】上記製造方法では、上記キャパシタ誘電体
膜18をCVD(例えばMOCVD)法により成膜して
いることから、下部電極17に対するキャパシタ誘電体
膜18のカバリッジ性が良好になる。
【0028】次に、本発明の第2の製造方法に係わる第
1の実施の形態の一例を、図3の製造工程図によって説
明する。この図3では、前記図1で説明したのと同様な
る構成部品には同一符号を付与する。
【0029】図3の(1)に示すようにSi基板11上
に、例えば素子や配線等(図示省略)を形成した後、層
間絶縁膜12を例えばホウ素リンシリケートガラス(B
PSG)で500nmの厚さに形成する。次いで、レジ
スト塗布およびリソグラフィー技術により、プラグ電極
を形成する所定の領域上に開口部を設けたレジストマス
ク(図示省略)を形成した後、エッチング技術により、
上記層間絶縁膜12にプラグ電極を形成するための接続
孔13を形成する。この接続孔13は、例えばトランジ
スタの拡散層(図示省略)に通じるものである。その
後、上記レジストマスクを除去する。続いて、通常のプ
ラグ電極の形成技術により、上記接続孔13にプラグ電
極14を例えばタングステンで形成する。したがって、
プラグ電極14は、図示しない上記トランジスタの拡散
層に接続されている。この実施の形態では、Si基板1
1より上記層間絶縁膜12までを基体10としている。
【0030】次いで上記層間絶縁膜12上にさらに絶縁
膜41を、例えばBPSGを300nmの厚さに堆積し
て形成する。そしてこの絶縁膜41上に例えば感光性レ
ジストを塗布してエッチングマスク層42を形成する。
リソグラフィー技術(露光、現像、ベーキング等の工
程)により、上記エッチングマスク層42の所定の位置
に、絶縁膜41に達する開口部43を形成する。ここで
は、上記プラグ電極14の上方に開口部43を形成して
いる。
【0031】次いで、このエッチングマスク層42をマ
スクにしてエッチングを行い、図3の(2)に示すよう
に、上記絶縁膜41に上記プラグ電極14に達するもの
で後にキャパシタの下部電極となる電極材料層が埋め込
まれる凹部として電極形成凹部(例えば溝)44を形成
する。その後、上記(1)図に示したエッチングマスク
層42を除去する、この(2)図では、エッチングマス
クを除去した状態を示してある。
【0032】続いて図3の(3)に示すように、上記電
極形成凹部44内および上記絶縁膜41上に、例えばス
パッタ法によってTa膜を30nmの厚さに形成し、次
いでPt膜を50nmの厚さに形成して電極下地膜16
を形成する。
【0033】続いて電気めっき法によって、上記電極形
成凹部44内を埋め込む状態に電極材料層33を形成す
る。このときの、めっき条件としては、めっき浴を、P
tCl4 ・5H2 O(5kg/m3 〜100kg/
3 )、HCl(5kg/m3 〜100kg/m3 )、
NH4 Cl(10kg/m3 〜100kg/m3 )およ
びpH調整用のアンモニア水溶液(28%溶液)で構成
し、めっき浴のpHを0.5〜2.5、電流密度を50
A/m2 〜1000A/m2 、パルス電流のON(通
電)時間を0.2秒、同OFF(停電)時間を1秒に設
定した。このように、電気めっきにより電極材料層33
を形成する際に、上記Na、K等のトランジスタ特性に
悪影響を及ぼす物質が入っていないめっき浴を用いるの
で、トランジスタ特性を劣化させることなく電極材料層
33が形成される。
【0034】その結果、白金(Pt)からなる電極材料
層33を300nmの厚さに堆積し、上記電極形成凹部
44をこの電極材料層33によって埋め込む。その際、
絶縁膜44上にも電極材料層33は形成される。
【0035】次いで化学的機械研磨(以下CMPとい
う、CMPはChemical Mechanical Polishing の略)に
より、電極材料層33、電極下地膜16、絶縁膜41等
を除去加工し、図3の(4)に示すように、電極形成凹
部44内の電極材料層33と電極下地膜16とで下部電
極17を形成する。このとき、絶縁膜41は例えば20
0nmの厚さに形成され、同時に下部電極17も200
nmの厚さに形成される。そして絶縁膜41と電極材料
層33とで構成される面が平坦化される。
【0036】なお、上記電極材料層33を形成した後
に、窒素雰囲気中または不活性ガス雰囲気中で、熱処理
を行ってもよい。この熱処理温度は例えば600℃程度
に設定し、熱処理時間は例えば30分に設定する。この
ような熱処理を行うことにより、上記下部電極17は低
抵抗なものとなる。
【0037】上記第1の実施形態では、電気めっき法に
より電極材料層を形成する際に、上記PtCl4 ・5H
2 O、HCl、NH4 ClおよびpH調整用のアンモニ
ア水溶液(28%溶液)で構成されためっき浴を用いる
ことから、ナトリウム、カリウム等のトランジスタ特性
に悪影響を及ぼす物質が入っていないめっき浴を用いる
ことが可能になる。したがって、トランジスタ特性を劣
化させることなく電極材料層33が形成される。まため
っき法によって、絶縁膜41に形成した電極形成凹部4
4内を埋め込む状態に電極材料層33を形成した後、絶
縁膜41が表出しかつ電極材料層33が所定の厚さにな
るまでCMPにより電極材料層33、絶縁膜41等を除
去することで、電極形成凹部44内に残した電極材料層
33で下部電極17を構成することから、下部電極17
の上面と絶縁膜41の上面とはほぼ同一平面上に形成さ
れる。そのため、この下部電極17を用いてキャパシタ
を形成した場合には、キャパシタの誘電体膜を塗布法ま
たはスパッタ法等のカバリッジ性を問題とする方法でも
形成することが可能になる。
【0038】次に、上記図3によって説明した第2の製
造方法を利用して、スタック型のキャパシタを形成する
方法を、図4によって説明する。この図4では、前記図
3によって説明したのと同様なる構成部品には、同一の
符号を付す。
【0039】図4に示すように、上記Si基板11には
トランジスタ51が形成され、Si基板11にはそのト
ランジスタ51A、51Bの拡散層52A,52B、5
3A,53Bが形成されている。そしてトランジスタ5
1A、51Bを覆う状態に層間絶縁膜12が形成され
て、基体10が構成されている。さらに、層間絶縁膜1
2には拡散層53A,52Bに接続するプラグ電極14
A,14Bが形成されている。
【0040】そして前記図3によって説明した製造方法
により、基体10上に成膜した絶縁膜41に形成した電
極形成凹部44内にプラグ電極14A,14Bに接続す
る下部電極17(17A,17B)を形成する。次い
で、回転塗布法により、絶縁膜41上に下部電極17を
覆うキャパシタ誘電体膜18を100nmの厚さに形成
する。
【0041】上記キャパシタ誘電体膜18には、例えば
下記(1)式なる化学式で表される物質で主たる結晶層
をなす強誘電体膜を用いる。この強誘電体膜の結晶層中
には、Bi、TaおよびNbのうちの少なくとも1種を
含む酸化物を有していてもよい。
【0042】 Bix Sry (Tau Nbv Tiw 2 z …(1) 〔(1)式中のx、y、z、u、v、w、は、1.7≦
x≦2.5、0.6≦y≦1.2、z=9±d、かつ0
≦d≦1.0であり、0≦u≦1.0、0≦v≦1.
0、0≦w≦0.5、かつu+v+w=1.0〕
【0043】次いで、レジスト塗布、リソグラフィー技
術およびエッチング技術により、上記キャパシタ誘電体
膜18をエッチング加工する。その後、エッチングマス
クとして用いたレジストを除去する。
【0044】次にキャパシタ誘電体膜18を覆う絶縁膜
45を、例えばCVD法によってNSGを200nmの
厚さに堆積して形成する。その後、レジスト塗布、リソ
グラフィー技術およびエッチング技術により、上記絶縁
膜45をエッチング加工して、上記キャパシタ誘電体膜
18上に上部電極用凹部(例えば溝)46をその底面に
キャパシタ誘電体膜18が露出する状態に形成する。そ
の後、エッチングマスクとして用いたレジストを除去す
る。
【0045】続いて、例えばスパッタ法によって、上記
キャパシタ誘電体膜18上に上部電極の電極下地膜47
となるPt0.9 0.1 膜を例えば100nmの厚さに形
成する。次いで、例えば600℃の酸素雰囲気中で30
分間の熱処理を行う。
【0046】次に、この第1の実施の形態で説明した電
気めっきと同様なる条件の電気めっき法によって、上記
電極下地膜47上に電極形成層48となるPt膜を例え
ば200nmの厚さに形成して、上記電極下地膜47と
電極形成層48とで300nmの厚さの上部電極膜を構
成する。次いでCMPによって、上記上部電極膜が15
0nmの厚さになるまで、電極形成層48、電極下地膜
47および絶縁膜45を研磨して、上部電極用凹部46
内のキャパシタ誘電体膜18上に上部電極膜からなる上
部電極19を形成する。このようにして、下部電極1
7、キャパシタ誘電体膜18、上部電極19からなるキ
ャパシタ2が形成される。
【0047】次に、絶縁膜45上に上部電極19を覆う
層間絶縁膜21を、例えばCVD法によってNSGを1
00nmの厚さに堆積して形成する。そして図示はしな
いが上部電極用のコンタクトホールおよび下部電極用の
コンタクトホールを形成した後、さらに例えば600℃
の酸素雰囲気中で30分間の熱処理を施す。
【0048】次いでレジスト塗布、リソグラフィー技術
およびエッチング技術によって、上記層間絶縁膜膜21
〜層間絶縁膜12にわたって、トランジスタ51A,5
1Bの拡散層52A,53Bに接続孔22A,22Bを
形成する。なお、図に示すように、予め拡散層52A,
53B上にプラグ電極54A,54Bを形成しておいた
ほうが好ましい。その後、エッチングマスクとして用い
たレジストを除去する。次いでスパッタ法により、上記
接続孔22A,22Bの内部および上記層間絶縁膜21
上にTi膜を例えば20nmの厚さに堆積し、TiN膜
を例えば30nmの厚さに堆積し、Ti膜を例えば20
nmの厚さに堆積し、Al膜を例えば300nmの厚さ
に堆積して配線材料層を形成する。したがって、上記接
続孔22A,22Bは配線材料層によって埋め込まれ
る。そしてレジスト塗布、リソグラフィー技術およびR
IE技術により配線材料層をパターニングしてビット線
23を形成する。その後、エッチングマスクとして用い
たレジストを除去する。
【0049】その後、キャパシタの電気特性の評価を行
ったところ、2Pr=10μC/cm2 〜22μC/c
2 、2Ec=100kV/cm〜200kV/cm、
リーク電流=1×10-6A/cm2 〜1×10-7A/c
2 という良好なる値を得た。
【0050】次に、第2の製造方法における第2の実施
の形態を、図5によって説明する。図5では、前記図3
〜図4で説明したのと同様の構成部品には同一符号を付
与する。
【0051】この第2の実施の形態では、図5の(1)
に示すように、前記図3によって説明したのと同様にし
て、トランジスタ等の素子(図示省略)が形成されてい
るSi基板11上に上記素子を覆う層間絶縁膜12を形
成し、さらに層間絶縁膜12に接続孔13を形成する。
そして接続孔13にプラグ電極14を例えばポリシリコ
ンで形成する。このプラグ電極14は、例えば図示はし
ていない上記トランジスタの拡散層に接続される。この
第2の実施の形態では、Si基板11より上記層間絶縁
膜12までを基体10とする。
【0052】次いで上記層間絶縁膜12上に、例えばB
PSGを200nmの厚さに堆積して絶縁膜41を形成
する。そして通常のレジスト塗布、リソグラフィー技術
およびエッチング技術により、上記絶縁膜41に上記プ
ラグ電極14に達するもので後にキャパシタの下部電極
となる電極材料層が埋め込まれる凹部として電極形成凹
部(例えば溝)44を形成する。その後、エッチングマ
スクとして用いたレジストを除去する。
【0053】続いて例えばスパッタ法によって、電極形
成凹部44内および上記絶縁膜41上に、例えばTi膜
(例えば厚さが10nm)、TiN膜例えば厚さが20
nm)、Ti膜(例えば厚さが10nm)を順に成膜し
て、界面酸化防止膜となるバリア層15を形成する。さ
らにバリア層15上にIrO2 膜(例えば厚さが50n
m)、Ir膜(例えば厚さが20nm)を順に成膜して
電極下地膜16を形成する。
【0054】続いて電気めっき法によって、上記電極形
成凹部44内を埋め込む状態に電極材料層33を形成す
る。このときの、めっき条件としては、めっき浴を、P
tCl4 ・5H2 O(5kg/m3 〜100kg/
3 )、(NH4 2 IrCl6(5kg/m3 〜10
0kg/m3 )、HCl(5kg/m3 〜100kg/
3 )、NH4 Cl(10kg/m3 〜100kg/m
3 )およびpH調整用のアンモニア水溶液(28%溶
液)で構成し、めっき浴のpHを0.5〜6.0、電流
密度を50A/m2 〜500A/m2 、正のパルス電流
と負のパルス電流とを交互に印加し、その際、正のパル
ス電流のON(通電)時間を0.3秒、同OFF(停
電)時間を0.5秒に設定し、負のパルス電流のON
(通電)時間を0.1秒、同OFF(停電)時間を0.
5秒に設定した。このように、電気めっきにより電極材
料層33を形成する際に、上記Na、K等のトランジス
タ特性に悪影響を及ぼす物質が入っていないめっき浴を
用いるので、トランジスタ特性を劣化させることなく電
極材料層33が形成される。
【0055】その結果、Pt0.7 Ir0.3 からなる電極
材料層33が200nmの厚さに堆積され、上記電極形
成凹部44はこの電極材料層33によって埋め込まれ
る。その際、絶縁膜41上にも電極材料層33は形成さ
れる。
【0056】次いでCMPにより、電極材料層33、電
極下地膜16、バリア層15、絶縁膜41等を除去加工
し、図5の(2)に示すように、電極形成凹部44内の
電極材料層33と電極下地膜16とバリア層15とで下
部電極17を形成する。このとき、絶縁膜41は例えば
100nmの厚さになるまで研磨され、同時に下部電極
17も100nmの厚さになるまで研磨される。
【0057】その後、300℃〜800℃の窒素雰囲気
中または不活性ガス雰囲気中で熱処理を行う。ここで
は、600℃の窒素雰囲気中で30分間の熱処理を行っ
た。この熱処理によって、上記電極材料層33の低抵抗
なものとなる。
【0058】次いで図示はしないが、前記図4によって
説明した製造方法と同様にして、以下のプロセスを行
う。以下の説明では、各構成部品には、前記図4で説明
した構成部品と同様のものには同一符号を付与して説明
する。なお、構成部品の材質、膜厚、熱処理条件は前記
図4によって説明した製造方法と一部異なる。
【0059】回転塗布法により、上記下部電極17上に
キャパシタ誘電体膜18を100nmの厚さに形成す
る。このキャパシタ誘電体膜18には、前記(1)式の
化学式で表される物質で主たる結晶層をなす強誘電体膜
を用いる。この強誘電体膜の結晶層中には、Bi、Ta
およびNbのうちの少なくとも1種を含む酸化物を有し
ていてもよい。
【0060】上記キャパシタ誘電体膜18を覆う絶縁膜
45(例えば200nmの厚さのNSG膜)を形成し、
キャパシタ誘電体膜18上の絶縁膜45に上部電極用凹
部(例えば溝)46を形成する。
【0061】その後、例えばスパッタ法によって、上部
電極用凹部46内に、IrO2 膜(例えば厚さが20n
m)とIr膜(例えば厚さが20nm)とからなる上部
電極の電極下地膜47を形成する。
【0062】続いてこの第2の実施の形態で説明した電
気めっきと同様なる条件の電気めっき法により、Pt
0.7 Ir0.3 膜(例えば厚さが200nm)からなる電
極形成層48を形成する。その後CMPを行って、上部
電極用凹部46内に電極下地膜47と電極形成層48と
からなる上部電極19を形成する。このようにして下部
電極17、キャパシタ誘電体膜18、上部電極19から
なるキャパシタ2が形成される。
【0063】そして層間絶縁膜21(例えばNSG:1
00nm)、上部電極用および下部電極用の各コンタク
トホールを形成する。さらに熱処理(例えば600℃の
酸素雰囲気中で30分間)を施す。次いで上記層間絶縁
膜21〜層間絶縁膜12にわたって、トランジスタ51
A,51Bの拡散層52A,53Aに通じる接続孔22
A,22Bを形成する。続いてスパッタ法により、上記
接続孔22A,22Bの内部および上記層間絶縁膜21
上にTi膜(例えば厚さが20nm)、TiN膜(例え
ば厚さが30nm)、Ti膜(例えば厚さが20nm)
を順に堆積し、さらにAl膜(例えば厚さが300n
m)を堆積して配線材料層を形成する。このようにし
て、上記接続孔22A,22Bは配線材料層によって埋
め込まれる。次いで配線材料層をパターニングしてビッ
ト線23を形成する。
【0064】その後、キャパシタの電気特性の評価を行
ったところ、2Pr=10μC/cm2 〜22μC/c
2 、2Ec=100kV/cm〜200kV/cm、
リーク電流=1×10-6A/cm2 〜1×10-7A/c
2 という良好なる値を得た。
【0065】次に第2の製造方法における第3の実施の
形態を以下に説明する。この第3の実施の形態では、前
記第2の実施の形態において、電極下地膜16、電極材
料層33、上部電極の電極下地膜47、めっき金属層4
8が異なるもので、その他の構成は前記第2の実施の形
態と同様である。したがって、ここでは、電極下地膜1
6の形成から上部電極19の形成までを、前記図5に基
づいて説明する。なお、以下の説明では、図3〜図5に
より説明した構成部品と同様のものには同一符号を付与
する。
【0066】スパッタ法により、バリア層15上に、I
rO2 膜(例えば厚さが20nm)、Ir膜(例えば厚
さが10nm)を順に成膜して電極下地膜16を形成す
る。
【0067】続いて電気めっき法によって、絶縁膜41
に形成した電極形成凹部44内を埋め込む状態に電極材
料層33を形成する。このときの、めっき条件として
は、めっき浴を、H2 PtCl6 (1kg/m3 〜50
kg/m3 )、H3 RhCl6(1kg/m3 〜50k
g/m3 )、HCl(5kg/m3 〜100kg/
3)、NH4 Cl(10kg/m3 〜150kg/m
3 )およびpH調整用のアンモニア水溶液(28%溶
液)で構成し、めっき浴のpHを0.5〜2.5、電流
密度を50A/m2 〜500A/m2 、パルス電流のO
N(通電)時間を0.2秒、同OFF(停電)時間を
1.0秒に設定した。このように、電気めっきにより電
極材料層33を形成する際に、上記Na、K等のトラン
ジスタ特性に悪影響を及ぼす物質が入っていないめっき
浴を用いるので、トランジスタ特性を劣化させることな
く電極材料層33が形成される。
【0068】その結果、Pt0.5 Rh0.5 からなる電極
材料層33が200nmの厚さに堆積され、上記電極形
成凹部44はこの電極材料層33によって埋め込まれ
る。その際、絶縁膜41上にも電極材料層33は形成さ
れる。
【0069】次いでCMPにより、電極材料層33、電
極下地膜16、バリア層15、絶縁膜41等を除去加工
し、電極形成凹部44内の電極材料層33と電極下地膜
16とバリア層15とで下部電極17を形成する。この
とき、絶縁膜41は例えば100nmの厚さになるまで
研磨され、同時に下部電極17も100nmの厚さにな
るまで研磨される。
【0070】その後、300℃〜800℃の窒素雰囲気
中または不活性ガス雰囲気中で熱処理を行う。ここで
は、600℃の窒素雰囲気中で30分間の熱処理を行っ
た。この熱処理によって、上記電極材料層33は低抵抗
なものとなる。
【0071】以下、前記図4を基にして説明する。な
お、ここでの説明でも図3〜図5により説明した構成部
品と同様のものには同一符号を付与する。なお、構成部
品の材質、膜厚、熱処理条件は、前記図4によって説明
した製造方法と一部異なる。
【0072】まず回転塗布法により、絶縁膜41上に下
部電極17を覆うキャパシタ誘電体膜18を、例えば1
50nmの厚さに形成する。このキャパシタ誘電体膜1
8は、下記(2)式の化学式で表される物質を主たる結
晶層とするものであり、その結晶層中には、Bi、Ta
およびNbのうちの少なくとも1種を含む酸化物を有し
ていてもよい。
【0073】 Pbx Nby (Zrz Ti(1-z) 1.0 3 …(2) 〔(2)式中のx、y、zは、0.8≦x≦1.1、0
≦y≦0.3、0.1≦z≦0.7、かつ0.9≦x+
y≦1.2〕
【0074】次いで上記キャパシタ誘電体膜18をエッ
チング加工して、下部電極17上にキャパシタ誘電体膜
18を形成した後、キャパシタ誘電体膜18を覆う絶縁
膜45(例えば200nmの厚さのNSG膜)を形成す
る。続いて、上記絶縁膜45をエッチング加工して、上
記キャパシタ誘電体膜18上の絶縁膜45に上部電極用
凹部(例えば溝)46をその底面にキャパシタ誘電体膜
18が露出する状態に形成する。
【0075】その後、例えばスパッタ法によって、上部
電極用凹部46内に、IrO2 膜(例えば厚さが50n
m)からなる上部電極の電極下地膜47を形成する。次
いで、例えば500℃の酸素雰囲気中で30分間の熱処
理を行う。
【0076】次に、この第3の実施の形態で説明した電
気めっきと同様なる条件の電気めっき法によって、上記
電極下地膜47上に電極形成層48となるPt0.5 Rh
0.5膜(例えば厚さが200nm)を形成して、上記電
極下地膜47と電極形成層48とで250nmの厚さの
上部電極膜を構成する。次いでCMPによって、上部電
極用凹部46内の上部電極膜が100nmの厚さになる
まで、電極形成層48、電極下地膜47および絶縁膜4
5を研磨して、上部電極用凹部46内のキャパシタ誘電
体膜18上に上部電極膜からなる上部電極19を形成す
る。このようにして、下部電極17、キャパシタ誘電体
膜18、上部電極19からなるキャパシタ2が形成され
る。
【0077】そして層間絶縁膜21(例えばNSG:2
00nm)、上部電極用および下部電極用の各コンタク
トホールを形成する。さらに熱処理(例えば500℃の
酸素雰囲気中で30分間)を施す。次いで上記層間絶縁
膜21〜層間絶縁膜12にわたって、トランジスタ51
A,51Bの拡散層52A,53Aに通じる接続孔22
A,22Bを形成する。続いてスパッタ法により、上記
接続孔22A,22Bの内部および上記層間絶縁膜21
上にTi膜(例えば厚さが20nm)、TiN膜(例え
ば厚さが30nm)、Ti膜(例えば厚さが20nm)
を順に堆積し、さらにAl膜(例えば厚さが300n
m)を堆積して配線材料層を形成する。このようにし
て、上記接続孔22A,22Bは配線材料層によって埋
め込まれる。次いで配線材料層をパターニングしてビッ
ト線23を形成する。
【0078】その後、キャパシタ2の電気特性の評価を
行ったところ、2Pr=10μC/cm2 〜30μC/
cm2 、2Ec=100kV/cm〜300kV/c
m、リーク電流=5×10-6A/cm2 〜1×10-7
/cm2 という良好なる値を得た。
【0079】次に第2の製造方法における第4の実施の
形態を以下に説明する。この第4の実施の形態では、前
記第2の実施の形態において、バリア層15、電極下地
膜16、電極材料層33、上部電極の電極下地膜47、
めっき金属層48が異なるもので、その他の構成は前記
第2の実施の形態と同様である。したがって、ここで
は、バリア層15の形成から上部電極19の形成まで
を、前記図5に基づいて説明する。なお、以下の説明で
は、図3〜図5により説明した構成部品と同様のものに
は同一符号を付与する。
【0080】スパッタ法により、界面酸化防止膜となる
バリア層15を、Ti膜(例えば厚さが20nm)、T
iN膜(例えば厚さが20nm)、Ti膜(例えば厚さ
が10nm)を順に積層して形成した後、このバリア層
15上にIrO2 膜(例えば厚さが20nm)、Ir膜
(例えば厚さが10nm)を順に積層して電極下地膜1
6を形成する。
【0081】続いて電気めっき法によって、絶縁膜41
に形成した電極形成凹部44内を埋め込む状態に電極材
料層33を形成する。このときの、めっき条件として
は、めっき浴を、RuNOCl3 (1kg/m3 〜50
kg/m3 )、(NH4 2 SO4 (10kg/m3
150kg/m3 )およびH2 SO4 (5kg/m3
100kg/m3 )で構成し、めっき浴のpHを0.5
〜3.0、電流密度を50A/m2 〜500A/m2
パルス電流のON(通電)時間を0.2秒、同OFF
(停電)時間を1.0秒に設定した。このように、電気
めっきにより電極材料層33を形成する際に、上記N
a、K等のトランジスタ特性に悪影響を及ぼす物質が入
っていないめっき浴を用いるので、トランジスタ特性を
劣化させることなく電極材料層33が形成される。
【0082】その結果、Ruからなる電極材料層33が
200nmの厚さに堆積され、上記電極形成凹部44は
この電極材料層33によって埋め込まれる。その際、絶
縁膜44上にも電極材料層33は形成される。
【0083】次いでCMPにより、電極材料層33、電
極下地膜16、バリア層15、絶縁膜41等を除去加工
し、電極形成凹部44内の電極材料層33と電極下地膜
16とバリア層15とで下部電極17を形成する。この
とき、絶縁膜41は例えば100nmの厚さになるまで
研磨され、同時に下部電極17も100nmの厚さにな
るまで研磨される。
【0084】その後、300℃〜800℃の窒素雰囲気
中または不活性ガス雰囲気中で熱処理を行う。ここで
は、500℃の窒素雰囲気中で30分間の熱処理を行っ
た。この熱処理によって、上記電極材料層33は低抵抗
なものとなる。
【0085】以下、前記第3の実施の形態で説明した製
造方法により、絶縁膜41上に下部電極17を覆うキャ
パシタ誘電体膜18を、例えば150nmの厚さに形成
する。このキャパシタ誘電体膜18は、前記(2)式で
表される物質を主たる結晶層とするものであり、その結
晶層中には、Pb、Zr、TiおよびNbのうちの少な
くとも1種を含む酸化物を有していてもよい。
【0086】次いで上記キャパシタ誘電体膜18をエッ
チング加工して、下部電極17上にキャパシタ誘電体膜
18を形成した後、キャパシタ誘電体膜18を覆う絶縁
膜45(例えば200nmの厚さのBPSG膜)を形成
する。続いて、上記絶縁膜45をエッチング加工して、
上記キャパシタ誘電体膜18上の絶縁膜45に上部電極
用凹部(例えば溝)46をその底面にキャパシタ誘電体
膜18が露出する状態に形成する。
【0087】その後、例えばスパッタ法によって、上部
電極用凹部46内に、RuO2 膜(例えば厚さが30n
m)、Ru膜(例えば厚さが20nm)を順に積層して
なる上部電極の電極下地膜47を形成する。次いで、例
えば600℃の酸素雰囲気中で3分間の熱処理を行う。
【0088】次に、この第4の実施の形態で形成した電
気めっきと同様なる条件の電気めっき法によって、上記
電極下地膜47上に電極形成層48となるRu膜(例え
ば厚さが200nm)を形成して、上記電極下地膜47
と電極形成層48とで250nmの厚さの上部電極膜を
構成する。次いでCMPによって、上部電極用凹部46
内の上部電極膜が130nmの厚さ(Ru膜の厚さが1
30nm、RuO2 膜の厚さが30nm)になるまで、
電極形成層48、電極下地膜47および絶縁膜45を研
磨して、上部電極用凹部46内のキャパシタ誘電体膜1
8上に上部電極膜からなる上部電極19を形成する。こ
のようにして、下部電極17、キャパシタ誘電体膜1
8、上部電極19からなるキャパシタ2が形成される。
【0089】そして層間絶縁膜21(例えばNSG:2
00nm)、上部電極用および下部電極用の各コンタク
トホールを形成する。さらに熱処理(例えば500℃の
酸素雰囲気中で30分間)を施す。次いで上記層間絶縁
膜21〜層間絶縁膜12にわたって、トランジスタ51
A,51Bの拡散層52A,53Aに通じる接続孔22
A,22Bを形成する。続いてスパッタ法により、上記
接続孔22A,22Bの内部および上記層間絶縁膜21
上にTi膜(例えば厚さが20nm)、TiN膜(例え
ば厚さが30nm)、Ti膜(例えば厚さが20nm)
を順に堆積し、さらにAl膜(例えば厚さが300n
m)を堆積して配線材料層を形成する。このようにし
て、上記接続孔22A,22Bは配線材料層によって埋
め込まれる。次いで配線材料層をパターニングしてビッ
ト線23を形成する。
【0090】その後、キャパシタ2の電気特性の評価を
行ったところ、2Pr=10μC/cm2 〜30μC/
cm2 、2Ec=100kV/cm〜300kV/c
m、リーク電流=5×10-6A/cm2 〜1×10-7
/cm2 という良好なる値を得た。
【0091】次に第2の製造方法における第5の実施の
形態を以下に説明する。この第5の実施の形態は、前記
第2の実施の形態において、電極下地膜16、電極材料
層33、上部電極の電極下地膜47、めっき金属層48
が異なるもので、その他の構成は前記第2の実施の形態
と同様である。したがって、ここでは、電極下地膜16
の形成から上部電極19の形成までを、前記図5に基づ
いて説明する。なお、以下の説明では、図3〜図5で説
明したのと同様の構成部品には同一符号を付与する。
【0092】スパッタ法により、バリア層15上にIr
2 膜(例えば厚さが30nm)、Pt膜(例えば厚さ
が20nm)を順次積層して電極下地膜16を形成す
る。
【0093】続いてめっき法によって、絶縁膜41に形
成した電極形成凹部44内を埋め込む状態に電極材料層
33を形成する。このときの、めっき条件としては、め
っき浴を、H2 PtCl6 (5kg/m3 〜100kg
/m3 )、RuNOCl3 (1kg/m3 〜50kg/
3 )、HCl(5kg/m3 〜100kg/m3 )、
NH4 Cl(10kg/m3 〜100kg/m3 )およ
びpH調整用のアンモニア水溶液(28%溶液)で構成
し、めっき浴のpHを0.5〜3.0、電流密度を50
A/m2 〜500A/m2 、正のパルス電流と負のパル
ス電流とを交互に印加し、その際、正のパルス電流のO
N(通電)時間を0.3秒、同OFF(停電)時間を
0.5秒に設定し、負のパルス電流のON(通電)時間
を0.1秒、同OFF(停電)時間を0.5秒に設定し
た。このように、電気めっきにより電極材料層33を形
成する際に、上記Na、K等のトランジスタ特性に悪影
響を及ぼす物質が入っていないめっき浴を用いるので、
トランジスタ特性を劣化させることなく電極材料層33
が形成される。
【0094】その結果、Pt0.8 Ru0.2 からなる電極
材料層33が200nmの厚さに堆積され、上記電極形
成凹部44はこの電極材料層33によって埋め込まれ
る。その際、絶縁膜44上にも電極材料層33は形成さ
れる。
【0095】次いでCMPにより、電極材料層33、電
極下地膜16、バリア層15、絶縁膜41等を除去加工
し、電極形成凹部44内の電極材料層33と電極下地膜
16とバリア層15とで下部電極17を形成する。この
とき、絶縁膜41は例えば100nmの厚さになるまで
研磨され、同時に下部電極17も100nmの厚さにな
るまで研磨される。
【0096】その後、300℃〜800℃の窒素雰囲気
中または不活性ガス雰囲気中で熱処理を行う。ここで
は、700℃の窒素雰囲気中で3分間の熱処理を行っ
た。この熱処理によって、上記電極材料層33は低抵抗
なものとなる。
【0097】以下、前記第1の発明において図2により
説明したキャパシタ誘電体膜の製造方法と同様に、プラ
ズマMOCVD法により、絶縁膜41上に下部電極17
を覆うキャパシタ誘電体膜18を、例えば100nmの
厚さに形成する。このキャパシタ誘電体膜18は、前記
(1)式で表される物質を主たる結晶層とするものであ
り、その結晶層中には、Bi、Ta、およびNbのうち
の少なくとも1種を含む酸化物を有していてもよい。そ
の後、例えば600℃の酸素雰囲気中で3分間の熱処理
を行う。
【0098】以下、前記図4を基にして説明する。な
お、ここでの説明でも図3〜図5により説明した構成部
品と同様のものには同一符号を付与する。なお、構成部
品の材質、膜厚、熱処理条件は、前記図4によって説明
した製造方法と一部異なる。
【0099】次いで、上記キャパシタ誘電体膜18をエ
ッチング加工して、下部電極17上にキャパシタ誘電体
膜18を形成した後、キャパシタ誘電体膜18を覆うT
iO2 膜(図示省略)(例えば厚さが20nm)、絶縁
膜45を(例えば厚さが200nmのBPSG膜)を順
に形成する。続いて、上記絶縁膜45およびTiO
をエッチング加工して、上記キャパシタ誘電体膜18上
の絶縁膜45およびTiO膜に上部電極用凹部(例
えば溝)46をその底面にキャパシタ誘電体膜18が露
出するように形成する。
【0100】その後、例えばスパッタ法によって、上部
電極用凹部46内にPt0.8 0.2膜(例えば厚さが1
00nm)からなる電極下地膜47を形成する。
【0101】次いで、この第5の実施の形態で説明した
電気めっきと同様なる条件の電気めっき法によって、上
記電極下地膜47上に電極形成層48となるPt0.8
0.2 膜(例えば厚さが200nm)を形成して、上記
電極下地膜47と電極形成層48とで300nmの厚さ
の上部電極膜を構成する。次いでCMPによって、上部
電極用凹部46内の上部電極膜が220nmの厚さにな
るまで、電極形成層48、電極下地膜47および絶縁膜
45を研磨して、上部電極用凹部46内のキャパシタ誘
電体膜18上に上部電極膜からなる上部電極19を形成
する。このようにして、下部電極17、キャパシタ誘電
体膜18、上部電極19からなるキャパシタ2が形成さ
れる。
【0102】そして層間絶縁膜21(例えばNSG:1
00nm)、上部電極用および下部電極用の各コンタク
トホールを形成する。さらに熱処理(例えば500℃の
酸素雰囲気中で30分間)を施す。次いで上記層間絶縁
膜21〜層間絶縁膜12にわたって、トランジスタ51
A,51Bの拡散層52A,53Aに通じる接続孔22
A,22Bを形成する。続いてスパッタ法により、上記
接続孔22A,22Bの内部および上記層間絶縁膜21
上にTi膜(例えば厚さが20nm)、TiN膜(例え
ば厚さが30nm)、Ti膜(例えば厚さが20nm)
を順に堆積し、さらにAl膜(例えば厚さが300n
m)を堆積して配線材料層を形成する。このようにし
て、上記接続孔22A,22Bは配線材料層によって埋
め込まれる。次いで配線材料層をパターニングしてビッ
ト線23を形成する。
【0103】その後、キャパシタの電気特性の評価を行
ったところ、2Pr=10μC/cm2 〜20μC/c
2 、2Ec=100kV/cm〜200kV/cm、
リーク電流=5×10-6A/cm2 〜1×10-7A/c
2 という良好なる値を得た。
【0104】次に第2の製造方法における第6の実施の
形態を以下に説明する。この第6の実施の形態は、前記
第2の実施の形態において、絶縁膜41、バリア層1
5、電極下地膜16、電極材料層33、上部電極の電極
下地膜47、めっき金属層48が異なるもので、その他
の構成は前記第2の実施の形態と同様である。したがっ
て、ここでは、絶縁膜41の形成から上部電極19の形
成までを、前記図5に基づいて説明する。なお、以下の
説明では、図3〜図5で説明したのと同様の構成部品に
は同一符号を付与する。
【0105】上記絶縁膜41は、例えばSi3 4 を3
00nmの厚さに堆積して形成する。そしてレジスト塗
布、リソグラフィー技術およびエッチング技術により、
絶縁膜41にプラグ電極14に達する電極形成凹部(例
えば溝)44を形成する。その後、エッチングマスクと
して用いたレジストを除去する。
【0106】スパッタ法により、界面酸化防止膜となる
バリア層15を、Ti膜(例えば厚さが10nm)、T
iN膜(例えば厚さが20nm)、Ti膜(例えば厚さ
が10nm)を順に積層して形成した後、このバリア層
15上に、Ir膜(例えば厚さが10nm)、IrO2
膜(例えば厚さが30nm)、Pt膜(例えば厚さが1
0nm)を順に積層して電極下地膜16を形成する。
【0107】続いて電気めっき法によって、絶縁膜41
に形成した電極形成凹部44内を埋め込む状態に電極材
料層33を形成する。このときのめっき条件としては、
めっき浴を、PtCl4 ・5H2 O(5kg/m3 〜1
00kg/m3 )、PdCl2 ・4H2 O(1kg/m
3 〜50kg/m3 )、NH4 Cl(5kg/m3 〜1
00kg/m3 )およびpH調整用のアンモニア水溶液
(28%溶液)で構成し、めっき浴のpHを7.5〜1
0.0、電流密度を10A/m2 〜500A/m2 、正
のパルス電流と負のパルス電流とを交互に印加し、その
際、正のパルス電流のON(通電)時間を0.5秒、同
OFF(停電)時間を0.5秒に設定し、負のパルス電
流のON(通電)時間を0.2秒、同OFF(停電)時
間を0.5秒に設定した。このように、電気めっきによ
り電極材料層33を形成する際に、上記Na、K等のト
ランジスタ特性に悪影響を及ぼす物質が入っていないめ
っき浴を用いるので、トランジスタ特性を劣化させるこ
となく電極材料層33が形成される。
【0108】その結果、Rt0.9 Pd0.1 からなる電極
材料層33が200nmの厚さに堆積され、上記電極形
成凹部44はこの電極材料層33によって埋め込まれ
る。その際、絶縁膜44上にも電極材料層33は形成さ
れる。
【0109】その後、300℃〜800℃の窒素雰囲気
中または不活性ガス雰囲気中で熱処理を行う。ここで
は、700℃の窒素雰囲気中で3分間の熱処理を行っ
た。この熱処理によって、上記電極材料層33は低抵抗
なものとなる。
【0110】次いでCMPにより、電極材料層33、電
極下地膜16、バリア層15、絶縁膜41等を除去加工
し、電極形成凹部44内におけるRt0.9 Pd0.1 から
なる電極材料層33が100nmの厚さになるように研
磨する。
【0111】次いで図示はしないが、前記図4によって
説明した製造方法と同様にして、以下のプロセスを行
う。以下の説明では、各構成部品には、前記図4で説明
した構成部品と同様のものには同一符号を付与して説明
する。なお、構成部品の材質、膜厚、熱処理条件は前記
図4によって説明した製造方法と一部異なる。
【0112】回転塗布法により、上記下部電極17上に
キャパシタ誘電体膜18を100nmの厚さに形成す
る。このキャパシタ誘電体膜18には、前記(1)式で
表される物質で主たる結晶層をなす強誘電体膜を用い
る。この強誘電体膜の結晶層中には、Bi、Taおよび
Nbのうちの少なくとも1種を含む酸化物を有していて
もよい。
【0113】上記キャパシタ誘電体膜18を覆う絶縁膜
45(例えば200nmの厚さのNSG膜)を形成し、
キャパシタ誘電体膜18上の絶縁膜45に上部電極用凹
部(例えば溝)46を形成する。
【0114】次いでスパッタ法により、上部電極用凹部
46内に、Ir膜(例えば厚さが20nm)Ru膜(例
えば厚さが80nm)を順次積層して、上部電極の電極
形成層48を形成する。ここから一部、前記図4によっ
て説明したプロセスとは異なり、上記電極形成層48上
にSiO2 膜からなるハードマスクを形成し、それをエ
ッチングマスクに用いて電極形成層48をエッチング加
工する。その後、上記ハードマスクを除去して、電極形
成層48からなる上部電極19を形成する。
【0115】そして層間絶縁膜21(例えばNSG:2
00nm)、上部電極用および下部電極用の各コンタク
トホールを形成する。さらに熱処理(例えば500℃の
酸素雰囲気中で30分間)を施す。次いで上記層間絶縁
膜21〜層間絶縁膜12にわたって、トランジスタ51
A,51Bの拡散層52A,53Aに通じる接続孔22
A,22Bを形成する。続いてスパッタ法により、上記
接続孔22A,22Bの内部および上記層間絶縁膜21
上にTi膜(例えば厚さが20nm)、TiN膜(例え
ば厚さが30nm)、Ti膜(例えば厚さが20nm)
を順に堆積し、さらにAl膜(例えば厚さが300n
m)を堆積して配線材料層を形成する。このようにし
て、上記接続孔22A,22Bは配線材料層によって埋
め込まれる。次いで配線材料層をパターニングしてビッ
ト線23を形成する。
【0116】その後、上記キャパシタ2の電気特性の評
価を行ったところ、2Pr=8μC/cm2 〜22μC
/cm2 、2Ec=100kV/cm〜200kV/c
m、リーク電流=1×10-5A/cm2 〜1×10-7
/cm2 という良好なる値を得た。
【0117】次に第2の製造方法における第7の実施の
形態を以下に説明する。この第7の実施の形態は、前記
第2の実施の形態において、電極下地膜16、電極材料
層33、上部電極の電極下地膜47、めっき金属層48
が異なるだけで、その他の構成は前記第2の実施の形態
と同様である。したがって、ここでは、電極下地膜16
の形成から上部電極19の形成までを、前記図5に基づ
いて説明する。なお、以下の説明では、図3〜図5で説
明したのと同様の構成部品には同一符号を付与する。
【0118】スパッタ法により、界面酸化防止膜となる
バリア層15上に、Pt膜(例えば厚さが10nm)、
Ir0.2 Rh0.4 0.4 膜(例えば厚さが30nm)、
Pt膜(例えば厚さが10nm)を順次形成して電極下
地膜16を形成する。
【0119】続いてめっき法によって、絶縁膜41に形
成した電極形成凹部44内を埋め込む状態に電極材料層
33を形成する。このときのめっき条件としては、めっ
き浴を、PtCl4 ・5H2 O(5kg/m3 〜100
kg/m3 )、PdCl2 ・4H2 O(1kg/m3
50kg/m3 )、NH4 Cl(5kg/m3 〜100
kg/m3 )およびpH調整用のアンモニア水溶液(2
8%溶液)で構成し、めっき浴のpHを7.5〜10.
0、電流密度を10A/m2 〜500A/m2、正のパ
ルス電流と負のパルス電流とを交互に印加し、その際、
正のパルス電流のON(通電)時間を0.5秒、同OF
F(停電)時間を0.5秒に設定し、負のパルス電流の
ON(通電)時間を0.2秒、同OFF(停電)時間を
0.5秒に設定した。このように、電気めっきにより電
極材料層33を形成する際に、上記Na、K等のトラン
ジスタ特性に悪影響を及ぼす物質が入っていないめっき
浴を用いるので、トランジスタ特性を劣化させることな
く電極材料層33が形成される。
【0120】その結果、Rt0.8 Pd0.2 からなる電極
材料層33が200nmの厚さに堆積され、上記電極形
成凹部44はこの電極材料層33によって埋め込まれ
る。その際、絶縁膜44上にも電極材料層33は形成さ
れる。。
【0121】その後、300℃〜800℃の窒素雰囲気
中または不活性ガス雰囲気中で熱処理を行う。ここで
は、700℃の窒素雰囲気中で3分間の熱処理を行っ
た。この熱処理によって、上記電極材料層33は低抵抗
なものとなる。
【0122】次いでCMPにより、電極形成凹部44内
におけるRt0.9 Pd0.1 膜が100nmの厚さになる
ように、電極材料層33、電極下地膜16、バリア層1
5、絶縁膜41等を研磨加工する。
【0123】次いで図示はしないが、前記図4によって
説明した製造方法と同様にして、以下のプロセスを行
う。以下の説明では、各構成部品には、前記図4で説明
した構成部品と同様のものには同一符号を付与して説明
する。なお、構成部品の材質、膜厚、熱処理条件は前記
図4によって説明した製造方法と一部異なる。
【0124】回転塗布法により、上記下部電極17上に
キャパシタ誘電体膜18を100nmの厚さに形成す
る。このキャパシタ誘電体膜18には、前記(1)式で
表される物質で主たる結晶層をなす強誘電体膜を用い
る。この強誘電体膜の結晶層中には、Bi、Taおよび
Nbのうちの少なくとも1種を含む酸化物を有していて
もよい。
【0125】次いでスパッタ法により、上記キャパシタ
誘電体膜18上に、例えばPtを10nmの厚さに成膜
して電極下地膜47を形成する。その後、電極下地膜と
ともにキャパシタ誘電体膜18をキャパシタ形状にエッ
チング加工する。
【0126】その後、上記キャパシタ誘電体膜18を覆
う絶縁膜45(例えば300nmの厚さのNSG膜)を
形成し、キャパシタ誘電体膜18上の絶縁膜45に上部
電極用凹部(例えば溝)46を形成する。この上部電極
用凹部46の底面には、上記Ptからなる電極下地膜4
7が露出する。続いてこの第7の実施の形態で説明した
電気めっきと同様なる条件の電気めっき法により、Pt
0.8 Pd0.2 膜(例えば厚さが200nm)からなる電
極形成層48を形成する。その後Rt0.9 Pd0.1 膜が
100nmの厚さになるようにCMPを行って、上部電
極用凹部46内に電極下地膜47と電極形成層48とか
らなる上部電極19を形成する。このようにして下部電
極17、キャパシタ誘電体膜18、上部電極19からな
るキャパシタ2が形成される。
【0127】そして層間絶縁膜21(例えばNSG:2
00nm)、上部電極用および下部電極用の各コンタク
トホールを形成する。さらに熱処理(例えば500℃の
酸素雰囲気中で30分間)を施す。次いで上記層間絶縁
膜21〜層間絶縁膜12にわたって、トランジスタ51
A,51Bの拡散層52A,53Aに通じる接続孔22
A,22Bを形成する。続いてスパッタ法により、上記
接続孔22A,22Bの内部および上記層間絶縁膜21
上にTi膜(例えば厚さが20nm)、TiN膜(例え
ば厚さが30nm)、Ti膜(例えば厚さが20nm)
を順に堆積し、さらにAl膜(例えば厚さが300n
m)を堆積して配線材料層を形成する。このようにし
て、上記接続孔22A,22Bは配線材料層によって埋
め込まれる。次いで配線材料層をパターニングしてビッ
ト線23を形成する。
【0128】その後、キャパシタ2の電気特性の評価を
行ったところ、2Pr=10μC/cm2 〜22μC/
cm2 、2Ec=100kV/cm〜200kV/c
m、リーク電流=1×10-6A/cm2 〜5×10-8
/cm2 という良好なる値を得た。
【0129】次に第2の製造方法における第8の実施の
形態を、図6によって説明する。図6では、前記第2の
実施の形態で説明した凹部を電極形成凹部とその底面側
に形成した接続孔とで構成したものを示し、前記図3〜
図5で説明したのと同様の構成部品には同一符号を付与
する。
【0130】この第8の実施の形態では、図6の(1)
に示すように、前記図3によって説明したのと同様にし
て、トランジスタ51(拡散層は図示省略)等の素子が
形成されているSi基板11上に、上記素子を覆う層間
絶縁膜12を形成し、さらに層間絶縁膜12に接続孔1
3を形成する。そしてこの接続孔13にプラグ電極14
を形成する。このプラグ電極14は、例えば図示しない
上記トランジスタの拡散層に接続される。この第8の実
施の形態では、Si基板11より上記層間絶縁膜12ま
でを基体10とする。
【0131】次いで、上記層間絶縁膜12上に、例えば
SiNを500nmの厚さに堆積して第1の絶縁膜61
を成膜し、続いて例えばBPSGを500nmの厚さに
堆積して第2の絶縁膜62を成膜して、絶縁膜41を形
成する。そして通常のレジスト塗布、リソグラフィー技
術およびエッチング技術により、上記絶縁膜41に上記
プラグ電極14に達する接続孔63を形成する。その
後、エッチングマスクとして用いたレジストを除去す
る。さらに通常のレジスト塗布、リソグラフィー技術お
よびエッチング技術により、後にキャパシタの下部電極
となる電極材料層が埋め込まれる電極形成凹部(例えば
溝)44を第2の絶縁膜62に形成する。その後、エッ
チングマスクとして用いたレジストを除去する。このよ
うにして、電極形成凹部44とその底面側に形成した接
続孔63とからなる凹部60が形成される。
【0132】続いて例えばスパッタ法によって、上記凹
部60内および上記絶縁膜41上に、Ti膜(例えば厚
さが10nm)、TiN膜(例えば厚さが30nm)、
Ti膜(例えば厚さが10nm)を順に成膜して、界面
酸化防止膜となるバリア層15を形成する。さらにバリ
ア層15上に、下記(3)式の化学式で表される物質か
らなる電極下地膜16を、例えば50nmの厚さに形成
する。
【0133】 Ira Ptb Pdc Rhd Rue f …(3) 〔(3)式中、0≦a≦100、0≦b≦100、0≦
c≦100、0≦d≦100、0≦e≦100、0≦f
≦70、かつa+b+c+d+e+f=100であり、
a,b,c,d,e,fは組成を原子%で表す〕
【0134】続いて、電極材料層33を構成する貴金属
を含み、ナトリウムやカリウム等を含まないめっき浴
(具体的には後述する)を用いた電気めっき法によっ
て、上記凹部60内を埋め込む状態に電極材料層33
を、例えば1.5、μmの厚さに形成する。この電極材
料層33は、下記(4)式の化学式で表される物質から
なるものを用いる。
【0135】Irx Pty Pdz Rhu Ruv …(4) 〔(4)式中、0≦x≦100、0≦y≦100、0≦
z≦100、0≦u≦100、0≦v≦100、かつx
+y+z+u+v=100であり、x,y,z,u,v
は組成を原子%で表す〕
【0136】その結果、電極材料層33によって上記凹
部60は埋め込まれる。その際、絶縁膜41上にも電極
材料層33は形成される。
【0137】その後、300℃〜800℃の窒素雰囲気
中または不活性ガス雰囲気中で熱処理を行う。この熱処
理によって、上記電極材料層33は低抵抗なものとな
る。
【0138】次いでCMPにより、電極材料層33、電
極下地膜16、バリア層15、絶縁膜41等を研磨加工
し、凹部60内に電極材料層33等を残した状態で絶縁
膜41上の電極材料層33を除去する。
【0139】その結果、図6の(2)に示すように、凹
部60内に、プラグ電極14に接続する接続プラグ64
および下部電極17が、電極材料層33、電極下地膜1
6、バリア層15等により形成される。具体的には、電
極形成凹部44内に下部電極17が形成され、接続孔6
3内に接続プラグ64が形成される。このCMPでは、
下部電極17と絶縁膜41とで構成される面が平坦化さ
れる。
【0140】次に図7の(1)に示すように、回転塗布
法またはMOCVD法により、絶縁膜41上に、SB
T、PZT、BST等の誘電体膜を例えば20nm〜2
00nm程度の厚さに堆積して下部電極17を覆うキャ
パシタ誘電体膜18を形成する。
【0141】次いで、レジスト塗布、リソグラフィー技
術およびエッチング技術により、上記キャパシタ誘電体
膜18をエッチング加工する。その後、エッチングマス
クとして用いたレジストを除去する。次にキャパシタ誘
電体膜18を覆う状態に、例えばNSGを500nmの
厚さに堆積して絶縁膜45を形成する。その後CMPに
より絶縁膜45の表面を平坦化した後、レジスト塗布、
リソグラフィー技術およびエッチング技術により、上記
絶縁膜45をエッチング加工して、上記キャパシタ誘電
体膜18上に上部電極用凹部(例えば溝)46をその底
面にキャパシタ誘電体膜18が露出する状態に形成す
る。その後、エッチングマスクとして用いたレジストを
除去する。
【0142】続いて、上記下部電極17を形成したのと
同様にして、スパッタ法により、バリアメタル層(図示
省略)、電極下地膜47の形成、めっき法による電極形
成層48の形成を行う。続いて窒素ガス雰囲気中または
不活性ガス雰囲気中で熱処理を行う。さらに上部電極用
凹部46内に電極形成層48を残すように、CMPによ
り余分な電極材料層48、電極下地膜47を除去する。
【0143】その結果、図7の(2)に示すように、上
部電極用凹部46内に電極形成層48、電極下地膜4
7、バリアメタル層(図示省略)等からなる上部電極1
9が形成される。このCMPでは、上記絶縁膜45の上
部も研磨される。このようにして、下部電極17、キャ
パシタ誘電体膜18、上部電極19からなるキャパシタ
3が形成される。
【0144】上記第8の実施の形態に係わる製造方法で
は、凹部60内に埋め込まれた電極材料層33が接続プ
ラグ64と下部電極17とになり、下部電極17と同時
に接続プラグ64が形成されるので、製造工程数が削減
される。また、接続プラグと下部電極とを別々の工程で
形成した従来の製造方法で問題となる接続プラグ上に形
成される自然酸化膜は形成されない。したがって、自然
酸化膜の除去工程も削減でき、さらに接続プラグ64と
下部電極17との接続抵抗は小さくなる。また、下部電
極17を形成するめっき浴に、ナトリウム、カリウム等
の半導体装置、特にはトランジスタの特性に悪影響を及
ぼす物質は入っていないので、上記めっき浴を用いため
っき法により電極材料層33を形成しても、トランジス
タの特性を劣化させることはない。
【0145】次に第2の製造方法における第9の実施の
形態を、図8によって説明する。図8では、前記第7の
実施の形態で説明したキャパシタ3を窒化物からなる水
素拡散バリア層で囲む状態に形成したものを示し、前記
図7で説明したのと同様の構成部品には同一符号を付与
する。
【0146】この第9の実施の形態では、図8に示すよ
うに、前記第8の実施の形態によって説明したのと同様
にして、トランジスタ51等が形成されているSi基板
11上に、そのトランジスタ51等を覆う層間絶縁膜1
2を形成し、さらに層間絶縁膜12に接続孔13を形成
する。そしてこの接続孔13にプラグ電極14を形成す
る。このプラグ電極14は、例えば図示しない上記トラ
ンジスタの拡散層に接続される。
【0147】その後、デュアルダマシンプロセスを行
う。まず、層間絶縁膜(第1の層間絶縁膜)12上に、
酸化Si膜(例えば厚さが300nm)、窒化Si膜
(例えば厚さが50nm)、酸化Si膜(例えば厚さが
300nm)を積層して第2の層間絶縁膜71を形成し
た後、通常のレジスト塗布、リソグラフィー技術および
エッチング技術を繰り返し行うことによって、この層間
絶縁膜71に、上記プラグ電極14に通じる接続孔72
およびこの接続孔72に通じる配線溝73を形成する。
その際、窒化Si膜が配線溝73を形成する際のエッチ
ングストッパとなる。次いで上記接続孔72および配線
溝73内に配線材料層を埋め込んだ後、層間絶縁膜71
上の余分な配線材料層を、例えばCMPにより除去し
て、上記接続孔72および配線溝73内に埋め込まれた
配線材料層で接続プラグ74および配線75を形成す
る。
【0148】次いで前記第8の実施の形態と同様のプロ
セスにより、上記層間絶縁膜71上に絶縁膜41からキ
ャパシタの上部電極19までを形成する。まず絶縁膜4
1として、SiNからなる第1の絶縁膜61を例えば5
00nmの厚さに形成し、続いてBPSGからなる第2
の絶縁膜62を例えば500nmの厚さに形成する。そ
して上記絶縁膜41に、上記配線75に達する接続孔6
3を形成し、さらに電極形成凹部(例えば溝)44等を
形成して凹部60を構成する。次いで上記凹部60内
に、バリア層15、電極下地膜16、電極材料層33か
らなる接続プラグ55および下部電極17を形成する。
続いて下部電極17上にキャパシタ誘電体膜18を、S
BT、PZT、BST等の誘電体膜で形成する。次にキ
ャパシタ誘電体膜18を覆う絶縁膜45を形成した後、
この絶縁膜45に上部電極用凹部(例えば溝)46をそ
の底面にキャパシタ誘電体膜18が露出する状態に形成
する。続いて、この上部電極用凹部46に上部電極19
を形成する。このようにして、下部電極17、キャパシ
タ誘電体膜18、上部電極19からなるキャパシタ3が
形成される。
【0149】その後、通常のデュアルダマシンプロセス
を行う。まず、上記絶縁膜45上に上部電極19を覆う
SiNからなる第1の絶縁膜81を形成し、続いてNS
Gからなる第2の絶縁膜82を形成して層間絶縁膜83
を構成する。そして通常のレジスト塗布、リソグラフィ
ー技術およびエッチング技術を繰り返し行うことによっ
て、この層間絶縁膜83に、上記上部電極19に通じる
接続孔84およびこの接続孔84に通じる配線溝85を
形成する。次いで上記接続孔84および配線溝85内に
配線材料層を埋め込んだ後、層間絶縁膜83上の余分な
配線材料層を例えばCMPにより除去して、上記接続孔
84および配線溝85内に埋め込まれた配線材料層で接
続プラグ86および配線87を形成する。
【0150】上記第9の実施の形態では、前記第8の実
施の形態と同様の作用効果が得られるとともに、キャパ
シタ3を構成する下部電極17〜上部電極19までが、
十分な厚さのSiNからなる第1の絶縁膜61,81で
挟まれた状態に形成されるので、第1の絶縁膜61,8
1によって水素の拡散が防止される。
【0151】次に、本発明の第3の製造方法に係わる第
1の実施の形態の一例を、図9の製造工程図によって説
明する。この図9では、前記図1〜図2で説明したのと
同様なる構成部品には同一符号を付与する。
【0152】この第1の実施の形態では、図9の(1)
に示すように、前記図1によって説明した製造方法と同
様にして、Si基板11に例えばトランジスタ51等の
素子や配線等(図示省略)を形成した後、それらを覆う
状態に層間絶縁膜12を形成し、さらに層間絶縁膜12
に接続孔13を形成する。そしてこの接続孔13にプラ
グ電極14を例えばポリシリコンで形成する。このプラ
グ電極14は、例えばトランジスタ51の拡散層(図示
省略)に接続される。
【0153】次いで上記層間絶縁膜12上に、例えばB
PSGを200nmの厚さに堆積して絶縁膜41を形成
する。そして通常のレジスト塗布、リソグラフィー技術
およびエッチング技術により、上記絶縁膜41に上記プ
ラグ電極14に達するもので下部電極を形成する電極材
料層が埋め込まれる凹部91を形成する。したがって、
凹部91は下部電極の平面視的大きさと同形状に形成さ
れる。
【0154】続いて例えばスパッタ法によって、上記凹
部91内および上記絶縁膜41上に、Ti膜(例えば厚
さが10nm)、TiN膜(例えば厚さが20nm)、
Ti膜(例えば厚さが10nm)を順に成膜して、界面
酸化防止膜となるバリア層15を形成する。さらにバリ
ア層15上にRu膜(例えば厚さが10nm)、RuO
2 膜(例えば厚さが30nm)、Ru膜(例えば厚さが
10nm)を順に成膜して電極下地膜16を形成する。
この第1の実施の形態では、Si基板11より上記電極
下地膜16までを基体10としている。
【0155】続いて、上記電極下地膜16上に例えば感
光性レジストを塗布してめっきマスク層31を形成す
る。その後、リソグラフィー技術(露光、現像、ベーキ
ング等の工程)により、上記めっきマスク層31の所定
の位置、すなわち後述する下部電極を形成する位置に、
電極下地膜16に達する開口部32を形成する。ここで
は、開口部32は下部電極の平面視的大きさと同形状に
形成され、かつ上記凹部91に重なるように開口部32
が形成される。なお、開口部32を凹部91よりも大き
く形成してもよい。
【0156】続いて電気めっき法によって、上記開口部
32内および凹部91内を埋め込む状態に電極材料層3
3を形成する。このときの、めっき条件としては、めっ
き浴を、RuNOCl3 (1kg/m3 〜50kg/m
3 )、HCl(5kg/m3〜100kg/m3 )、N
4 Cl(10kg/m3 〜100kg/m3 )および
pH調整用のアンモニア水溶液(28%溶液)で構成
し、めっき浴のpH濃度を0.5〜3.0、電流密度を
50A/m2 〜500A/m2 、パルス電流のON(通
電)時間を0.2秒、同OFF(停電)時間を1.0秒
に設定した。このように、電気めっき法により電極材料
層33を形成する際に、上記めっき浴を用いることか
ら、Na、K等のトランジスタ特性に悪影響を及ぼす物
質が入っていないめっき浴を用いることになるので、ト
ランジスタ特性を劣化させることなく電極材料層33が
形成される。
【0157】その結果、電極下地膜16がめっきのシー
ドになって凹部91内および開口部32内にRuからな
る電極材料層33が200nmの厚さに堆積される。次
いで上記めっきマスク層31を除去した後、図9の
(2)に示すように、上記電極材料層33をマスクにし
たRIEにより、上記電極下地膜16(2点鎖線で示す
部分)とバリア層15(2点鎖線で示す部分)とをエッ
チング加工する。このようにして、プラグ電極14にバ
リア層15および電極下地膜16を介して接続する接続
プラグ92が上記電極材料層33、電極下地膜16、バ
リア層15等により形成され、かつ上記接続プラグ92
上の電極材料層33によって下部電極17が形成され
る。
【0158】なお、上記めっきマスク層31を除去した
後に、300℃〜800℃の窒素雰囲気中または不活性
ガス雰囲気中で熱処理を行うことが好ましい。このよう
な熱処理を行うことにより、上記電極材料層33の電気
抵抗は低くなる。
【0159】次いで図9の(3)に示すように、上記下
部電極17を覆うキャパシタ誘電体膜18を、例えば
(5)式の化学式で表される高誘電体で形成する。
【0160】 (Bax Sr(1-x) y Ti1.0 3 …(5) 〔(5)式中のx、yは、0≦x≦1.0、0.9≦y
≦1.1〕
【0161】以下、上記(5)式で表される高誘電体を
BSTという。その製造方法は、Ba、Sr、Tiの各
元素を含む有機金属原料であるBi(DPM)2 、Sr
(DPM)2 ,Ti(i−OC3 7 2 DPM2 を所
定の組成比に混合する。上記DPMはジピバロイルメタ
ン(C11202 )を表す。それを気化させ、Arガス
をキャリアガスに用いて総ガス流量が200sccmに
なるように設定し、さらに成膜室の直前でO2 ガス(1
00sccm)と混合して、成膜室に導入する。そして
成膜室内の反応ガスの圧力を67Pa〜1.3kPaの
範囲に調節する。その混合ガスを400℃〜650℃に
保持された基体10上に導入し、プラズマMOCVD法
により、13.56MHzの高周波を50W〜500W
で入力してプラズマを発生させ、BST膜を例えば50
nmの厚さに堆積する。
【0162】次いで、レジスト塗布、リソグラフィー技
術およびエッチング技術により、上記キャパシタ誘電体
膜18をエッチング加工する。その後、エッチングマス
クとして用いたレジストを除去する。次に絶縁膜41上
に、例えばNSGを300nmの厚さに堆積してキャパ
シタ誘電体膜18を覆う絶縁膜45を形成する。その
後、レジスト塗布、リソグラフィー技術およびエッチン
グ技術により、上記絶縁膜45をエッチング加工して上
記キャパシタ誘電体膜18上に上部電極用凹部(例えば
溝)46をその底面にキャパシタ誘電体膜18が露出す
る状態に形成する。
【0163】次に、例えばスパッタ法によって、上記キ
ャパシタ誘電体膜18上に上部電極の電極下地膜47と
なるRu膜を例えば50nmの厚さに形成する。次い
で、この第1の実施の形態で説明した電気めっきと同様
なる条件の電気めっき法によって、上記電極下地膜47
上に電極形成層48となるRu膜を例えば200nmの
厚さに形成して、上記電極下地膜47と電極形成層48
とで250nmの上部電極膜を構成する。次いでCMP
によって、上記上部電極膜が150nmの厚さになるま
で、電極形成層48、電極下地膜47および絶縁膜45
を研磨して、上部電極凹部46内のキャパシタ誘電体膜
18上に上部電極膜からなる上部電極19を形成する。
このようにして、下部電極17、キャパシタ誘電体膜1
8、上部電極19からなるキャパシタ4が形成される。
【0164】次に、図10に示すように、前記図2によ
って説明した製造方法と同様にして、以下のプロセスを
行う。以下の説明では、各構成部品には、前記図2によ
って説明した構成部品と同様のものには同一符号を付与
して説明する。なお、構成部品の材質、膜厚、熱処理条
件等は、図2によって説明した製造方法と一部異なる。
【0165】まず、絶縁膜45上に上部電極19を覆う
層間絶縁膜21(例えばNSG:100nm)、上部電
極用および下部電極用の各コンタクトホール(図示省
略)を形成する。さらに熱処理(例えば600℃の酸素
雰囲気中で3分間)を施す。次いで上記層間絶縁膜21
〜層間絶縁膜12にわたって、接続孔22を形成する。
なお、図に示すように、予めトランジスタ51の拡散層
52上の層間絶縁膜12にプラグ電極54を形成してお
くことが好ましい。次いでスパッタ法により、上記接続
孔22の内部および上記層間絶縁膜21上にTi膜(例
えば厚さが20nm)、TiN膜(例えば厚さが30n
m)、Ti膜(例えば厚さが20nm)を順に堆積し、
さらにAl膜(例えば厚さが300nm)を堆積して配
線材料層を形成する。このようにして、接続孔22は配
線材料層によって埋め込まれる。次いで配線材料層をパ
ターニングしてビット線23を形成する。
【0166】その後、キャパシタ4の電気特性の評価を
行ったところ、Dielectric Constan
t=150〜250、リーク電流=1×10-6A/cm
2 〜1×10-8A/cm2 という良好なる値を得た。
【0167】次に、第3の製造方法における第2の実施
の形態を、前記図9〜図10に基づいて説明する。した
がって、以下の説明では、前記図9〜図10で説明した
のと同様の構成部品には同一符号を付与する。
【0168】この第2の実施の形態では、前記第1の実
施の形態において、電極下地膜16、下部電極17、電
極下地膜47、上部電極19の材質が異なるのみで、そ
の他の構成部品は同様である。ここでは、第1の実施の
形態と異なる、電極下地膜16〜上部電極19までの材
質とその製造方法を以下に説明する。
【0169】上記電極下地膜16は、スパッタ法によっ
て、Irを10nmの厚さに堆積し、続いてPd0.2
0.5 0.3 を30nmの厚さに堆積し、さらにIrを
10nmの厚さに堆積して形成する。上記下部電極17
となる電極材料層33は、電気めっき法によって形成す
る。このときの、めっき条件としては、めっき浴を、
(NH4 2 IrCl6 (5kg/m3 〜15kg/m
3 )、H2 SO4 (0.2kg/m3 〜2kg/m3
および(NH4 2 SO4 (10kg/m3 〜50kg
/m3 )で構成し、めっき浴のpHを1.0〜3.5、
電流密度を50A/m2 〜500A/m2 、パルス電流
のON(通電)時間を0.1秒、同OFF(停電)時間
を1.0秒に設定する。このように、電気めっき法によ
り電極材料層33を形成する際に、上記めっき浴を用い
ることから、Na、K等のトランジスタ特性に悪影響を
及ぼす物質が入っていないめっき浴を用いることになる
ので、トランジスタ特性を劣化させることなく電極材料
層33が形成される。
【0170】なお、この第2の実施の形態では、キャパ
シタ誘電体膜18を形成した後、スパッタ法によって、
キャパシタ誘電体膜18にIr膜(図示省略)を例えば
10nmの厚さに形成している。そしてキャパシタ誘電
体膜18をエッチング加工する際に上記Ir膜もエッチ
ング加工している。
【0171】次に上部電極の電極下地膜47の形成方法
を説明する。この電極下地膜47は、スパッタ法によっ
て、Irを例えば50nmの厚さに堆積して形成する。
上部電極を構成する電極形成層48は、前記第2の実施
の形態で説明した電気めっきと同様なる条件の電気めっ
き法によって、Irを例えば200nmの厚さに堆積し
て形成する。
【0172】上記説明した電極下地膜16、下部電極1
7、キャパシタ誘電体膜18、電極下地膜47、上部電
極19により構成されるキャパシタの電気特性の評価を
行ったところ、Dielectric Constan
t=200〜250、リーク電流=5×10-7A/cm
2 〜1×10-8A/cm2 という良好なる値が得られ
た。
【0173】次に、本発明の第3の製造方法に係わる第
3の実施の形態の一例を、図11の製造工程図によって
説明する。この図11では、前記図9で説明したのと同
様なる構成部品には同一符号を付与する。
【0174】図11の(1)に示すように、Si基板1
1上に、例えばトランジスタ51等の素子や配線等(一
部図示省略)を形成した後、層間絶縁膜12を例えばB
PSGで500nmの厚さに形成する。次いで、レジス
ト塗布、リソグラフィー技術およびエッチング技術によ
り、上記層間絶縁膜12に接続孔13を形成する。この
接続孔13は、例えばトランジスタ51の拡散層(図示
省略)に通じるものである。その後、エッチングマスク
として用いたレジストを除去する。続いて、通常のプラ
グ電極の形成技術により、上記接続孔13にプラグ電極
14を例えばタングステンまたはポリシリコンで形成す
る。この第3の実施の形態では、Si基板11からプラ
グ電極14を形成した層間絶縁膜12までを基体10と
する。
【0175】次いで上記層間絶縁膜12上にさらに絶縁
膜41を形成する。そして、レジスト塗布、リソグラフ
ィー技術およびエッチング技術によって、上記絶縁膜4
1に上記プラグ電極14に通じる凹部(例えば接続孔)
91を形成する。その後、このエッチングで用いたマス
クを除去する。
【0176】続いて例えばスパッタ法によって、上記凹
部91内および上記絶縁膜41上に、バリア層15およ
び電極下地膜16を形成する。上記バリア層15は、上
記プラグ電極14がシリコンで形成されている場合に
は、チタンシリサイド膜と窒化チタン膜とチタン膜とを
下層より順に積層した積層膜、タンタルシリサイド膜と
窒化タンタル膜とタンタル膜とを下層より順に積層した
積層膜、またはハフニウムシリサイド膜と窒化ハフニウ
ム膜とハフニウム膜とを下層より順に積層した積層膜で
形成することが望ましい。一方、プラグ電極14がタン
グステンで形成されている場合には、チタン膜と窒化チ
タン膜とチタン膜とを下層より順に積層した積層膜、タ
ンタル膜と窒化タンタル膜とタンタル膜とを下層より順
に積層した積層膜、またはハフニウム膜と窒化ハフニウ
ム膜とハフニウム膜とを下層より順に積層した積層膜で
形成することが望ましい。
【0177】上記電極下地膜16は、前記(3)式で表
される物質からなるものを用いる。あるいは、前記
(4)式で表される物質からなるものを用いる。または
前記(3)式および前記(4)式で表される物質からな
る積層膜としてもよい。
【0178】続いて、上記電極下地膜16上に例えば感
光性レジストを塗布してめっきマスク層31を形成す
る。その後、リソグラフィー技術(露光、現像、ベーキ
ング等の工程)により、上記めっきマスク層31の所定
の位置、すなわち後述する下部電極を形成する位置に、
電極下地膜16に達する開口部32を形成する。ここで
は、開口部32は下部電極の平面視的大きさと同形状に
形成される。なお、開口部32は凹部91よりも大きく
形成することが好ましい。
【0179】続いて図11の(2)に示すように、電気
めっき法によって、上記凹部91内および開口部32内
を埋め込む状態に電極材料層33を形成する。このとき
の、めっき浴は、ナトリウムやカリウム等のアルカリ金
属を含まないものを用い、その溶液の水素イオン濃度の
pHが0.5〜6の範囲内、または7.5〜10の範囲
内に設定されているものを用いる。
【0180】そして上記電気めっき法におけるめっき時
に印加する電流密度は1A/m2 〜1000A/m2
設定すればよく、好ましくは、上記範囲内で各めっき浴
の組成に合わせて設定する。また、この電気めっき法で
は、パルス電流を用いた電気めっきで行うことが好まし
い。その際、正の電流を印加する工程と負の電流を印加
する工程とを交互に繰り返し行ってもよい。
【0181】その結果、電極下地膜16がめっきのシー
ドになって電極材料層33が堆積され、凹部91内およ
び開口部32内は電極材料層33により埋め込まれる。
次いで上記めっきマスク層31を除去した後、図11の
(3)に示すように、上記電極材料層33をマスクにし
たRIEにより、上記電極下地膜16(2点鎖線で示す
部分)とバリア層15(2点鎖線で示す部分)とをエッ
チング加工する。このようにして、プラグ電極14にバ
リア層15および電極下地膜16を介して接続する導電
体部93(例えば接続プラグ)が上記電極材料層33、
電極下地膜16、バリア層15等により形成され、かつ
上記導電体部93上の電極材料層33からなる下部電極
17が形成される。
【0182】なお、上記めっきマスク層31を除去した
後に、300℃〜800℃の窒素雰囲気中または不活性
ガス雰囲気中で熱処理を行うことが好ましい。このよう
な熱処理を行うことにより、上記電極材料層33の電気
抵抗は低くなる。
【0183】上記第3の実施の形態では、開口部32内
および凹部91内を埋め込む状態に電極材料層33を形
成することから、凹部91内に埋め込まれた電極材料層
33が導電体部93(例えば接続プラグ、配線、または
配線と接続プラグ等)となり、その上部の電極材料層3
3が下部電極17となり、下部電極17と同時工程で導
電体部93も形成されるので、製造工程数が削減され
る。また、接続プラグと下部電極とを別々の工程で形成
した従来の製造方法で問題となる接続プラグ上に形成さ
れる自然酸化膜は、上記導電体部93上には形成されな
い。したがって、自然酸化膜の除去工程も削減でき、さ
らに導電体部93と下部電極17との接続抵抗は小さく
なる。まためっき浴に、ナトリウム、カリウム等の半導
体装置の特性、特にはトランジスタの特性に悪影響を及
ぼす物質は入っていないので、上記めっき浴を用いため
っき法により電極材料層33を形成しても、トランジス
タの特性を劣化させることはない。
【0184】上記第3の実施の形態において、下部電極
17の上面を平坦化する場合には、上記めっきマスク層
31を除去した後に、図12の(1)に示すように、下
部電極17を覆う状態に絶縁膜94を形成する。この絶
縁膜94は、下部電極17の高さよりも厚く形成する。
その後CMPによって、、絶縁膜94および下部電極1
7の上部を研磨して、図12の(2)に示すように、下
部電極17の上部を絶縁膜94とともに平坦化する。
【0185】次いでエッチングにより、選択的に上記絶
縁膜94を除去し、さらに下部電極17をマスクにし
て、電極下地膜16およびバリア層15を除去する。こ
のようにして、図12の(3)に示すように、プラグ電
極14に接続する導電体部93およびこの導電体部93
上のキャパシタの下部電極17が上記電極材料層33、
電極下地膜16、バリア層15等により形成される。
【0186】一方、上記図11により説明したような下
部電極17を用いてキャパシタを形成すると、下部電極
17を覆う状態に形成されるキャパシタ誘電体膜がバリ
ア層15や電極下地膜16に接触することになる。この
ような構成ではバリア層15や電極下地膜16とキャパ
シタ誘電体膜とが反応を起こすことがある。そこで、図
13に示すような構成に製造することが好ましい。
【0187】前記図11の(1)〜(3)によって説明
したように下部電極17を形成した後、前記図12の
(1),(2)によって説明したのと同様に、この下部
電極17を覆う状態に絶縁膜94を形成する。この絶縁
膜94は、下部電極17の高さよりも厚く形成する。そ
の後CMPによって、絶縁膜94および下部電極17の
上部を研磨して、下部電極17の上部を絶縁膜94とと
もに平坦化する。その結果、図13の(1)に示すよう
に、上部電極17の上部と絶縁膜94とがほぼ同一平面
上に平坦化される。そして前記図11の(1),(2)
により説明したのと同様の方法により、絶縁膜94上に
下部電極17を覆う感光性レジストを塗布してめっきマ
スク層95を形成する。その後、リソグラフィー技術
(露光、現像、ベーキング等の工程)により、上記下部
電極17上のめっきマスク層95に、この下部電極17
に達する開口部96を形成する。
【0188】続いて電気めっき法によって、上記開口部
96内を埋め込む状態に電極材料層97を形成する。こ
のときの、めっき浴は、ナトリウムやカリウム等のアル
カリ金属を含まないものを用い、その溶液の水素イオン
濃度のpHが0.5〜6の範囲内、または7.5〜10
の範囲内に設定されているものを用いる。またこの電気
めっき法におけるめっき時に印加する電流密度は1A/
2 〜1000A/m2 に設定すればよく、好ましく
は、上記範囲内で各めっき浴の組成に合わせて設定す
る。また、この電気めっき法では、パルス電流を用いた
電気めっきで行うことが好ましい。その際、正の電流を
印加する工程と負の電流を印加する工程とを交互に繰り
返し行ってもよい。
【0189】その結果、下部電極17がめっきのシード
になって電極材料層97が選択的に堆積され、開口部9
6内は電極材料層97により埋め込まれる。次いで上記
めっきマスク層95を除去すると、図13の(2)に示
すように、下部電極17上に上記電極材料層97からな
る下部電極凸部98が形成される。この状態では、バリ
ア層15や電極下地膜16は絶縁膜94により覆われて
いるので、上記下部電極凸部98を覆う状態にキャパシ
タ誘電体膜(図示省略)を形成しても、このキャパシタ
誘電体膜とバリア層15や電極下地膜16とが接触する
ことはない。したがって、キャパシタ誘電体膜とバリア
層15や電極下地膜16とが反応することもないので、
信頼性の高いキャパシタを形成することができる。
【0190】上記第1の製造方法〜第3の製造方法にお
ける各実施の形態で説明した電極材料層33は、下記
(6)式の化学式で表される物質からなるものを用いる
ことができる。
【0191】Irx Pty Pdz Rhu Ruv …(6) 〔(6)式中、0≦x≦100、0≦y≦100、0≦
z≦100、0≦u≦100、0≦v≦100、かつx
+y+z+u+v=100であり、x,y,z,u,v
は組成を原子%で表す〕
【0192】また、上記第1の製造方法〜第3の製造方
法における各実施の形態で説明した電気めっき法に用い
るめっき浴は、形成しようとする上記電極材料層33や
電極形成層48に合わせて、IrCl3 ・3H2 O、I
rCl4 、(NH4 2 IrCl6 、(NH4 2 Pt
Cl6 、PtCl4 ・5H2 O、H2 PtCl6 、Pd
Cl2 ・4H2 O、PdSO4 ・2H2 O、H3 RhC
6 、RhCl3 ・3H2 O、Rh(NO3 2 ・2H
2 O、Rh(SO4 3 、Rh(OH)3 、RuCl3
・H2 O、RuNOCl3 なる化学式で表される金属化
合物のうちの少なくとも1種を選択して溶解させた溶液
からなり、かつその溶液の水素イオン濃度のpHが0.
5〜6の範囲内に設定されているものを用いる。
【0193】または、めっき浴に、(NH4 2 IrC
6 、IrCl3 ・3H2 O、Pt(NH3 2 (NO
2 2 、(NH4 2 PtCl6 、PtCl4 ・5H2
O、Pd(NH3 2 (NO2 2 、PdCl2 ・4H
2 O、PdSO4 ・2H2 O、Rh(OH)3 、Rh
(NO3 2 ・2H2 O、RhCl3 ・3H2 O、Ru
Cl3 ・H2 Oなる化学式で表される金属化合物のうち
の少なくとも1種を選択して溶解させた溶液からなり、
かつその溶液の水素イオン濃度のpHが7.5〜10の
範囲内に設定されているものを用いる。
【0194】上記各めっき浴の水素イオン濃度を調整す
る溶液には、アンモニア水溶液(28%溶液)の他に、
他の濃度のアンモニア水溶液、塩酸、硫酸等を用いるこ
とも可能である。
【0195】このように上記めっき浴には、ナトリウム
やカリウム等のアルカリ金属を含む化合物(例えば、N
2 HPO4 ・12H2 O、NaNO2 、NaCl等)
を含む還元剤や緩衝剤は必要ないため、上記電気めっき
によって、Si基板11に形成されている素子、例えば
トランジスタの特性を劣化させることはない。
【0196】さらにめっき法による上記電極材料層3
3、電極形成層48の形成では、めっき時に印加する電
流密度は1A/m2 〜1000A/m2 に設定すればよ
く、好ましくは、上記範囲内で各めっき浴の組成に合わ
せて設定する。また、この電気めっき法では、パルス電
流を用いて行うことが好ましい。その際、正の電流を印
加する工程と負の電流を印加する工程とを交互に繰り返
し行ってもよい。
【0197】このように、電気めっき時に印加する電流
密度を1A/m2 〜1000A/m2 に設定することに
より、めっき層の形成が行え、上記各実施の形態で説明
した範囲に電流密度を設定することにより良好なるめっ
き層が得られる。また、印加電流をパルス電流とするこ
とにより、めっき層の成長が均一になり、開口部32、
電極形成凹部44、上部電極用凹部46、接続孔64、
凹部91等にめっき層を形成した場合に、入口付近での
めっき層の成長速度が抑制されて、内部にほぼ均一なめ
っき層が成長する。そのため、ボイドの発生が抑えられ
る。また、正負交互印加とした場合には、入口付近で厚
くめっきされても、逆極性の電流を流すことによりエッ
チング作用が生じて、厚くめっきされた部分が薄くな
り、全域にわたってほぼ均一な厚さにめっきされるよう
になる。そのため、ボイドの発生が抑えられる。
【0198】上記第1の製造方法〜第3の製造方法にお
ける各実施の形態においては、上記電極下地膜16は、
下記(7)式あるいは(8)式の化学式で表される物質
からなるものを用いることができる。
【0199】Irx Pty Pdz Rhu Ruv …(7) 〔(7)式中、0≦x≦100、0≦y≦100、0≦
z≦100、0≦u≦100、0≦v≦100、かつx
+y+z+u+v=100であり、x,y,z,u,v
は組成を原子%で表す〕
【0200】 Ira Ptb Pdc Rhd Rue f …(8) 〔(8)式中、0≦a≦100、0≦b≦100、0≦
c≦100、0≦d≦100、0≦e≦100、0≦f
≦70、かつa+b+c+d+e+f=100であり、
a,b,c,d,e,fは組成を原子%で表す〕
【0201】上記のような電極下地膜16を形成するこ
とにより、電極下地膜16がめっきの際のシードとなっ
て、電極材料層33を成長させることが可能になる。
【0202】または上記電極下地膜16は、上記(7)
式および(8)式で表される物質からなる積層膜とする
こともできる。
【0203】上記第1の製造方法〜第3の製造方法にお
ける各実施の形態においては、プラグ電極14がシリコ
ンで形成されている場合には、プラグ電極14と下部電
極17または電極下地膜16との間に、チタンシリサイ
ド膜と窒化チタン膜とチタン膜とを下層より順に積層し
た積層膜、タンタルシリサイド膜と窒化タンタル膜とタ
ンタル膜とを下層より順に積層した積層膜、またはハフ
ニウムシリサイド膜と窒化ハフニウム膜とハフニウム膜
とを下層より順に積層した積層膜からなるバリア層15
を形成することが望ましい。
【0204】一方、プラグ電極14がタングステンで形
成されている場合には、プラグ電極14と下部電極17
(電極下地膜16)との間に、チタン膜と窒化チタン膜
とチタン膜とを下層より順に積層した積層膜、タンタル
膜と窒化タンタル膜とタンタル膜とを下層より順に積層
した積層膜、またはハフニウム膜と窒化ハフニウム膜と
ハフニウム膜とを下層より順に積層した積層膜からなる
バリア層15を形成することが望ましい。
【0205】上記バリア層15を形成することにより、
プラグ電極14と下部電極17との界面の酸化が防止さ
れる。
【0206】上記第1の製造方法〜第3の製造方法にお
ける各実施の形態においては、キャパシタ誘電体膜18
を、強誘電体膜または高誘電体膜で形成する。強誘電体
膜で形成する場合には、例えばビスマス層状構造ペロブ
スカイト型の強誘電体で形成する。
【0207】上記キャパシタ誘電体膜18には、例えば
(9)式の化学式で表される物質で主たる結晶層をなす
強誘電体膜を用いる。この強誘電体膜の結晶層中には、
Bi、TaおよびNbのうちの少なくとも1種を含む酸
化物を有していてもよい。
【0208】 Bix (Sra Cab c y (Tau Nbv Tiw 2.0 z …(9) 〔(9)式中のx、y、z、u、v、w、a、b、c
は、1.7≦x≦2.6、0.6≦y≦1.2、z=9
±d、かつ0≦d≦1.0であり、0≦a≦1.0、0
≦b≦1.0、0≦c≦1.0、かつa+b+c=1.
0であり、0≦u≦1.0、0≦v≦1.0、0≦w≦
0.5、かつu+v+w=1.0〕
【0209】または上記高誘電体膜は、下記(10)式
の化学式で表される物質で形成することができる。
【0210】 Pbx Nby (Zrz Ti(1-z) 1.0 3 …(10) 〔(10)式中のx、y、zは、0.8≦x≦1.1、
0≦y≦0.3、0.1≦z≦0.7、かつ0.9≦x
+y≦1.2〕
【0211】一方、上記キャパシタ誘電体膜18を構成
する高誘電体膜は、下記(11)式の化学式で表される
物質で形成することができる。
【0212】 (Bax Sr(1-x) y Ti1.0 3 …(11) 〔(11)式中のx、yは、0≦x≦1.0、0.9≦
y≦1.1〕
【0213】
【発明の効果】以上、説明したように本発明の第1の製
造方法によれば、めっき法によりキャパシタの電極とな
る電極材料層を形成し、しかもそのめっき浴に、ナトリ
ウム、カリウム等の半導体装置の特性、特にはトランジ
スタの特性に悪影響を及ぼす物質が入っていないめっき
浴を用いることで、そのトランジスタの特性を劣化させ
ることなくキャパシタの電極を形成することが可能にな
る。まためっき法により基体上のめっきマスク層の開口
部内に電極材料層を埋め込んだ後、めっきマスク層を除
去するので、電極は基体上より突出した状態に形成でき
る。そのため、この電極を用いてキャパシタを形成した
場合には、電極の側壁にもキャパシタを形成することが
できるので、キャパシタ容量を大きくすることができ
る。
【0214】本発明の第2の製造方法によれば、めっき
法によりキャパシタの電極となる電極材料層を形成し、
しかもそのめっき浴に、ナトリウム、カリウム等の半導
体装置の特性、特にはトランジスタの特性に悪影響を及
ぼす物質が入っていないめっき浴を用いることで、その
トランジスタの特性を劣化させることなくキャパシタの
電極を形成することができる。また、基体上の絶縁膜の
凹部内を埋め込む状態に電極材料層を形成した後、絶縁
膜が表出するまで電極材料層を除去するので、絶縁膜内
に埋め込む状態に電極材料層で電極を形成することがで
き、かつ電極上面と絶縁膜上面とはほぼ同一平面上に形
成できる。そのため、この電極を用いてキャパシタを形
成した場合には、キャパシタの誘電体膜を塗布法または
スパッタ法等のカバリッジ性を問題とする方法でも形成
することが可能になる。
【0215】本発明の第3の製造方法によれば、めっき
法によりキャパシタの電極となる電極材料層を形成し、
しかもそのめっき浴に、ナトリウム、カリウム等の半導
体装置の特性、特にはトランジスタの特性に悪影響を及
ぼす物質が入っていないめっき浴を用いることで、その
トランジスタの特性を劣化させることなくキャパシタの
電極を形成することができる。また、開口部内および凹
部内を埋め込む状態に電極材料層を形成するので、凹部
内に埋め込まれた電極材料層が導電体部(例えば接続プ
ラグ、配線等)となり、その上部の電極材料層が電極と
なり、電極と同時工程で導電体部も形成できるので、製
造工程数が削減できる。また、導電体部と電極とを連続
した工程で形成できるので導電体部上に自然酸化膜が形
成されない。そのため、導電体部上の自然酸化膜の除去
工程が削減でき、さらに導電体部と電極との接続抵抗を
小さくすることが可能になる。
【図面の簡単な説明】
【図1】本発明の第1の製造方法に係わる第1の実施の
形態を示す製造工程図である。
【図2】第1の製造方法を利用したペデスタル型のキャ
パシタの形成方法に係わる説明図である。
【図3】本発明の第2の製造方法に係わる第1の実施の
形態を示す製造工程図である。
【図4】第2の製造方法を利用したスタック型のキャパ
シタの形成方法に係わる説明図である。
【図5】本発明の第2の製造方法に係わる第2の実施の
形態の示す製造工程図である。
【図6】本発明の第2の製造方法に係わる第8の実施の
形態を示す製造工程図である。
【図7】第2の製造方法に係わる第8の実施の形態を示
す製造工程図(続き)である。
【図8】本発明の第2の製造方法に係わる第9の実施の
形態を示す製造工程図である。
【図9】本発明の第3の製造方法に係わる第1の実施の
形態を示す製造工程図である。
【図10】第3の製造方法に係わる第1の実施の形態を
示す製造工程図(続き)である。
【図11】本発明の第3の製造方法に係わる第3の実施
の形態を示す製造工程図である。
【図12】第3の製造方法に係わる第3の実施の形態の
第1変形例を示す製造工程図である。
【図13】第3の製造方法に係わる第3の実施の形態の
第2変形例を示す製造工程図である。
【符号の説明】
10…基体、17…下部電極、31…めっきマスク層、
32…開口部、33…電極材料層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/792 (72)発明者 香取 健二 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 磯辺 千春 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (56)

    【特許請求の範囲】
  1. 【請求項1】 基体上にめっきマスク層を形成した後、
    該めっきマスク層に、前記基体に達する開口部を形成す
    る工程と、 めっき法によって前記開口部内を埋め込む状態に電極材
    料層を形成する工程と、 前記開口部内に前記電極材料層を残して前記めっきマス
    ク層を除去し、残した電極材料層でキャパシタの電極を
    成す工程とを備えていることを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記電極材料層を、 Irx Pty Pdz Rhu Ruv 〔化学式中、0≦x≦100、0≦y≦100、0≦z
    ≦100、0≦u≦100、0≦v≦100、かつx+
    y+z+u+v=100であり、x,y,z,u,vは
    組成を原子%で表す〕なる化学式で表される物質で形成
    することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項2記載の半導体装置の製造方法に
    おいて、 前記めっき法では、 めっき浴に、IrCl3 ・3H2 O、IrCl4 、(N
    4 2 IrCl6 、(NH4 2 PtCl6 、PtC
    4 ・5H2 O、H2 PtCl6 、PdCl2・4H2
    O、PdSO4 ・2H2 O、H3 RhCl6 、RhCl
    3 ・3H2 O、Rh(NO3 2 ・2H2 O、Rh(S
    4 3 、Rh(OH)3 、RuCl3・H2 O、Ru
    NOCl3 なる化学式で表される金属化合物のうちの少
    なくとも1種を選択して溶解させた溶液を用い、 かつ前記溶液の水素イオン濃度のpHを0.5〜6の範
    囲内の値にすることを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】 請求項2記載の半導体装置の製造方法に
    おいて、 前記めっき法では、 めっき浴に、(NH4 2 IrCl6 、IrCl3 ・3
    2 O、Pt(NH32 (NO2 2 、(NH4 2
    PtCl6 、PtCl4 ・5H2 O、Pd(NH3 2
    (NO2 2 、PdCl2 ・4H2 O、PdSO4 ・2
    2 O、Rh(OH)3 、Rh(NO3 2 ・2H
    2 O、RhCl3 ・3H2 O、RuCl3 ・H2 Oなる
    化学式で表される金属化合物のうちの少なくとも1種を
    選択して溶解させた溶液を用い、 かつ前記溶液の水素イオン濃度のpHを7.5〜10の
    範囲内の値にすることを特徴とする半導体装置の製造方
    法。
  5. 【請求項5】 請求項1記載の半導体装置の製造方法に
    おいて、 前記めっき法は電気めっきで行い、 かつパルス電流を用いることを特徴とする半導体装置の
    製造方法。
  6. 【請求項6】 請求項1記載の半導体装置の製造方法に
    おいて、 前記めっき法は電気めっきで行い、 かつ正の電流を印加する工程と負の電流を印加する工程
    とを交互に繰り返し行うことを特徴とする半導体装置の
    製造方法。
  7. 【請求項7】 請求項1記載の半導体装置の製造方法に
    おいて、 前記めっき法で電極材料層を形成した後、熱処理を行う
    ことを特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項7記載の半導体装置の製造方法に
    おいて、 前記熱処理は窒素雰囲気中もしくは不活性ガス雰囲気中
    で行うことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項1記載の半導体装置の製造方法に
    おいて、 前記めっきマスク層を形成する前に、前記基体上に電極
    下地膜を形成する工程を行い、 前記めっきマスク層に開口部を形成する工程では、該開
    口部の底部に前記電極下地膜を露出させ、 前記めっきマスク層を除去した後に、前記電極材料層を
    マスクにして前記電極下地膜の表出している部分を除去
    することを特徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項9記載の半導体装置の製造方法
    において、 前記電極下地膜を、 Irx Pty Pdz Rhu Ruv 〔化学式中、0≦x≦100、0≦y≦100、0≦z
    ≦100、0≦u≦100、0≦v≦100、かつx+
    y+z+u+v=100であり、x,y,z,u,vは
    組成を原子%で表す〕なる化学式で表される物質で形成
    することを特徴とする半導体装置の製造方法。
  11. 【請求項11】 請求項9記載の半導体装置の製造方法
    において、 前記電極下地膜を、 Ira Ptb Pdc Rhd Rue f 〔化学式中、0≦a≦100、0≦b≦100、0≦c
    ≦100、0≦d≦100、0≦e≦100、0≦f≦
    70、かつa+b+c+d+e+f=100であり、
    a,b,c,d,e,fは組成を原子%で表す〕なる化
    学式で表される物質で形成することを特徴とする半導体
    装置の製造方法。
  12. 【請求項12】 請求項1記載の半導体装置の製造方法
    において、 前記電極を、トランジスタ上に形成されたプラグ電極に
    電気的に接続された状態に形成することを特徴とする半
    導体装置の製造方法。
  13. 【請求項13】 請求項12記載の半導体装置の製造方
    法において、 前記プラグ電極と前記電極との間に、 界面酸化防止膜を形成することを特徴とする半導体装置
    の製造方法。
  14. 【請求項14】 請求項1記載の半導体装置の製造方法
    において、 前記電極上に強誘電体または高誘電体からなるキャパシ
    タ誘電体膜を形成することを特徴とする半導体装置の製
    造方法。
  15. 【請求項15】 請求項14記載の半導体装置の製造方
    法において、 前記強誘電体をビスマス層状構造ペロブスカイト型の強
    誘電体で形成することを特徴とする半導体装置の製造方
    法。
  16. 【請求項16】 請求項15記載の半導体装置の製造方
    法において、前記強誘電体を、 Bix (Sra Cab c y (Tau Nbv Tiw
    2.0 z 〔化学式中のx、y、z、u、v、w、a、b、cは、
    1.7≦x≦2.6、0.6≦y≦1.2、z=9±
    d、かつ0≦d≦1.0であり、 0≦a≦1.0、0≦b≦1.0、0≦c≦1.0、か
    つa+b+c=1.0であり、 0≦u≦1.0、0≦v≦1.0、0≦w≦0.5、か
    つu+v+w=1.0〕 なる化学式で表される物質により主たる結晶層が構成さ
    れるもので形成することを特徴とする半導体装置の製造
    方法。
  17. 【請求項17】 請求項14記載の半導体装置の製造方
    法において、前記強誘電体を、 Pbx Nby (Zrz Ti(1-z) 1.0 3 〔化学式中のx、y、zは、 0.8≦x≦1.1、0≦y≦0.3、0.1≦z≦
    0.7、かつ0.9≦x+y≦1.2〕 なる化学式で表される物質で形成することを特徴とする
    半導体装置の製造方法。
  18. 【請求項18】 請求項14記載の半導体装置の製造方
    法において、 前記高誘電体を、 (Bax Sr(1-x) y Ti1.0 3〔化学式中のx、
    yは、 0≦x≦1.0、0.9≦y≦1.1〕なる化学式で表
    される物質で形成することを特徴とする半導体装置の製
    造方法。
  19. 【請求項19】 基体上に形成された絶縁膜に凹部を形
    成する工程と、 めっき法によって、前記凹部内を埋め込む状態に電極材
    料層を形成する工程と、 前記絶縁膜が表出するまで前記電極材料層を除去して、
    前記凹部内に前記電極材料層を残し、残した電極材料層
    でキャパシタの電極を成す工程とを備えていることを特
    徴とする半導体装置の製造方法。
  20. 【請求項20】 請求項19記載の半導体装置の製造方
    法において、 上記凹部は、 電極が形成される電極形成凹部からなる、 または電極が形成される電極形成凹部と該電極形成凹部
    の底部側に形成される接続孔とからなることを特徴とす
    る半導体装置の製造方法。
  21. 【請求項21】 請求項19記載の半導体装置の製造方
    法において、 前記電極材料層を、 Irx Pty Pdz Rhu Ruv 〔化学式中、0≦x≦100、0≦y≦100、0≦z
    ≦100、0≦u≦100、0≦v≦100、かつx+
    y+z+u+v=100であり、x,y,z,u,vは
    組成を原子%で表す〕なる化学式で表される物質で形成
    することを特徴とする半導体装置の製造方法。
  22. 【請求項22】 請求項21記載の半導体装置の製造方
    法において、 前記めっき法では、 めっき浴に、IrCl3 ・3H2 O、IrCl4 、(N
    4 2 IrCl6 、(NH4 2 PtCl6 、PtC
    4 ・5H2 O、H2 PtCl6 、PdCl2・4H2
    O、PdSO4 ・2H2 O、H3 RhCl6 、RhCl
    3 ・3H2 O、Rh(NO3 2 ・2H2 O、Rh(S
    4 3 、Rh(OH)3 、RuCl3・H2 O、Ru
    NOCl3 なる化学式で表される金属化合物のうちの少
    なくとも1種を選択して溶解させた溶液を用い、 かつ前記溶液の水素イオン濃度のpHを0.5〜6の範
    囲内の値にすることを特徴とする半導体装置の製造方
    法。
  23. 【請求項23】 請求項21記載の半導体装置の製造方
    法において、 前記めっき法では、 めっき浴に、(NH4 2 IrCl6 、IrCl3 ・3
    2 O、Pt(NH32 (NO2 2 、(NH4 2
    PtCl6 、PtCl4 ・5H2 O、Pd(NH3 2
    (NO2 2 、PdCl2 ・4H2 O、PdSO4 ・2
    2 O、Rh(OH)3 、Rh(NO3 2 ・2H
    2 O、RhCl3 ・3H2 O、RuCl3 ・H2 Oなる
    化学式で表される金属化合物のうちの少なくとも1種を
    選択して溶解させた溶液を用い、 かつ前記溶液の水素イオン濃度のpHを7.5〜10の
    範囲内の値にすることを特徴とする半導体装置の製造方
    法。
  24. 【請求項24】 請求項19記載の半導体装置の製造方
    法において、 前記めっき法は電気めっきで行い、 かつパルス電流を用いることを特徴とする半導体装置の
    製造方法。
  25. 【請求項25】 請求項19記載の半導体装置の製造方
    法において、 前記めっき法は電気めっきで行い、 かつ正の電流を印加する工程と負の電流を印加する工程
    とを交互に繰り返し行うことを特徴とする半導体装置の
    製造方法。
  26. 【請求項26】 請求項19記載の半導体装置の製造方
    法において、 前記めっき法で電極材料層を形成した後、熱処理を行う
    ことを特徴とする半導体装置の製造方法。
  27. 【請求項27】 請求項26記載の半導体装置の製造方
    法において、 前記熱処理は窒素雰囲気中もしくは不活性ガス雰囲気中
    で行うことを特徴とする半導体装置の製造方法。
  28. 【請求項28】 請求項19記載の半導体装置の製造方
    法において、 前記絶縁膜に前記凹部を形成した後で該凹部内に電極材
    料層を埋め込む前に、前記凹部表面に電極下地膜を形成
    する工程を行い、 前記絶縁膜上の前記電極材料層を除去する際に該絶縁膜
    上の前記電極下地膜も除去することを特徴とする半導体
    装置の製造方法。
  29. 【請求項29】 請求項28記載の半導体装置の製造方
    法において、 前記電極下地膜を、 Irx Pty Pdz Rhu Ruv 〔化学式中、0≦x≦100、0≦y≦100、0≦z
    ≦100、0≦u≦100、0≦v≦100、かつx+
    y+z+u+v=100であり、x,y,z,u,vは
    組成を原子%で表す〕なる化学式で表される物質で形成
    することを特徴とする半導体装置の製造方法。
  30. 【請求項30】 請求項28記載の半導体装置の製造方
    法において、 前記電極下地膜を、 Ira Ptb Pdc Rhd Rue f 〔化学式中、0≦a≦100、0≦b≦100、0≦c
    ≦100、0≦d≦100、0≦e≦100、0≦f≦
    70、かつa+b+c+d+e+f=100であり、
    a,b,c,d,e,fは組成を原子%で表す〕なる化
    学式で表される物質で形成することを特徴とする半導体
    装置の製造方法。
  31. 【請求項31】 請求項19記載の半導体装置の製造方
    法において、 前記電極を、トランジスタ上に形成されたプラグ電極に
    電気的に接続された状態に形成することを特徴とする半
    導体装置の製造方法。
  32. 【請求項32】 請求項31記載の半導体装置の製造方
    法において、 前記プラグ電極と前記電極との間に、 界面酸化防止膜を形成することを特徴とする半導体装置
    の製造方法。
  33. 【請求項33】 請求項19記載の半導体装置の製造方
    法において、 前記電極上に強誘電体または高誘電体からなるキャパシ
    タ誘電体膜を形成することを特徴とする半導体装置の製
    造方法。
  34. 【請求項34】 請求項33記載の半導体装置の製造方
    法において、 前記強誘電体をビスマス層状構造ペロブスカイト型の強
    誘電体で形成することを特徴とする半導体装置の製造方
    法。
  35. 【請求項35】 請求項34記載の半導体装置の製造方
    法において、 前記強誘電体を、 Bix (Sra Cab c y (Tau Nbv Tiw
    2.0 z 〔化学式中のx、y、z、u、v、w、a、b、cは、 1.7≦x≦2.6、0.6≦y≦1.2、z=9±
    d、かつ0≦d≦1.0であり、 0≦a≦1.0、0≦b≦1.0、0≦c≦1.0、か
    つa+b+c=1.0であり、 0≦u≦1.0、0≦v≦1.0、0≦w≦0.5、か
    つu+v+w=1.0〕なる化学式で表される物質で主
    たる結晶層が構成されているもので形成することを特徴
    とする半導体装置の製造方法。
  36. 【請求項36】 請求項33記載の半導体装置の製造方
    法において、 前記強誘電体を、 Pbx Nby (Zrz Ti(1-z) 1.0 3 〔化学式中のx、y、zは、 0.8≦x≦1.1、0≦y≦0.3、0.1≦z≦
    0.7、かつ0.9≦x+y≦1.2〕なる化学式で表
    される物質で形成することを特徴とする半導体装置の製
    造方法。
  37. 【請求項37】 請求項33記載の半導体装置の製造方
    法において、 前記高誘電体を (Bax Sr(1-x) y Ti1.0 3 〔化学式中のx、yは、 0≦x≦1.0、0.9≦y≦1.1〕なる化学式で表
    される物質で形成することを特徴とする半導体装置の製
    造方法。
  38. 【請求項38】 基体上に絶縁膜を形成した後、該絶縁
    膜に、前記基体に達する凹部を形成する工程と、 前記絶縁膜上にめっきマスク層を形成した後、前記凹部
    上の前記めっきマスク層に、該凹部の底部が露出する状
    態に開口部を形成する工程と、めっき法によって前記開
    口部内および前記凹部内を埋め込む状態に電極材料層を
    形成する工程と、 前記凹部および前記開口部に前記電極材料層を残して前
    記めっきマスク層を除去し、残した電極材料層で導電体
    部を成すとともに、該導電体部上の該電極材料層でキャ
    パシタの電極を成す工程とを備えていることを特徴とす
    る半導体装置の製造方法。
  39. 【請求項39】 請求項38記載の半導体装置の製造方
    法において、 前記凹部は、 接続孔、溝、または溝および該溝内に形成した接続孔か
    らなることを特徴とする半導体装置の製造方法。
  40. 【請求項40】 請求項38記載の半導体装置の製造方
    法において、 前記電極材料層を、 Irx Pty Pdz Rhu Ruv 〔化学式中、0≦x≦100、0≦y≦100、0≦z
    ≦100、0≦u≦100、0≦v≦100、かつx+
    y+z+u+v=100であり、x,y,z,u,vは
    組成を原子%で表す〕なる化学式で表される物質で形成
    することを特徴とする半導体装置の製造方法。
  41. 【請求項41】 請求項40記載の半導体装置の製造方
    法において、 前記めっき法では、 めっき浴に、IrCl3 ・3H2 O、IrCl4 、(N
    4 2 IrCl6 、(NH4 2 PtCl6 、PtC
    4 ・5H2 O、H2 PtCl6 、PdCl2・4H2
    O、PdSO4 ・2H2 O、H3 RhCl6 、RhCl
    3 ・3H2 O、Rh(NO3 2 ・2H2 O、Rh(S
    4 3 、Rh(OH)3 、RuCl3・H2 O、Ru
    NOCl3 なる化学式で表される金属化合物のうちの少
    なくとも1種を選択して溶解させた溶液を用い、 かつ前記溶液の水素イオン濃度のpHを0.5〜6の範
    囲内の値にすることを特徴とする半導体装置の製造方
    法。
  42. 【請求項42】 請求項40記載の半導体装置の製造方
    法において、 前記めっき法では、 めっき浴に、(NH4 2 IrCl6 、IrCl3 ・3
    2 O、Pt(NH32 (NO2 2 、(NH4 2
    PtCl6 、PtCl4 ・5H2 O、Pd(NH3 2
    (NO2 2 、PdCl2 ・4H2 O、PdSO4 ・2
    2 O、Rh(OH)3 、Rh(NO3 2 ・2H
    2 O、RhCl3 ・3H2 O、RuCl3 ・H2 Oなる
    化学式で表される金属化合物のうちの少なくとも1種を
    選択して溶解させた溶液を用い、 かつ前記溶液の水素イオン濃度のpHを7.5〜10の
    範囲内の値にすることを特徴とする半導体装置の製造方
    法。
  43. 【請求項43】 請求項38記載の半導体装置の製造方
    法において、 前記めっき法は電気めっきで行い、 かつパルス電流を用いることを特徴とする半導体装置の
    製造方法。
  44. 【請求項44】 請求項38記載の半導体装置の製造方
    法において、 前記めっき法は電気めっきで行い、 かつ正の電流を印加する工程と負の電流を印加する工程
    とを交互に繰り返し行うことを特徴とする半導体装置の
    製造方法。
  45. 【請求項45】 請求項38記載の半導体装置の製造方
    法において、 前記めっき法で電極材料層を形成した後、熱処理を行う
    ことを特徴とする半導体装置の製造方法。
  46. 【請求項46】 請求項45記載の半導体装置の製造方
    法において、 前記熱処理は窒素雰囲気中もしくは不活性ガス雰囲気中
    で行うことを特徴とする半導体装置の製造方法。
  47. 【請求項47】 請求項38記載の半導体装置の製造方
    法において、 前記絶縁膜に前記凹部を形成した後で前記めっきマスク
    層を形成する前に、前記凹部表面および前記絶縁膜表面
    に電極下地膜を形成する工程と、 前記めっきマスク層に開口部を形成する工程では、該開
    口部の底部側における前記凹部の底部に前記電極下地膜
    を露出させ、 前記めっきマスク層を除去した後に、前記電極材料層を
    マスクにして前記電極下地膜の表出している部分を除去
    するを備えたことを特徴とする半導体装置の製造方法。
  48. 【請求項48】 請求項47記載の半導体装置の製造方
    法において、 前記電極下地膜を、 Irx Pty Pdz Rhu Ruv 〔化学式中、0≦x≦100、0≦y≦100、0≦z
    ≦100、0≦u≦100、0≦v≦100、かつx+
    y+z+u+v=100であり、x,y,z,u,vは
    組成を原子%で表す〕なる化学式で表される物質で形成
    することを特徴とする半導体装置の製造方法。
  49. 【請求項49】 請求項47記載の半導体装置の製造方
    法において、 前記電極下地膜を、 Ira Ptb Pdc Rhd Rue f 〔化学式中、0≦a≦100、0≦b≦100、0≦c
    ≦100、0≦d≦100、0≦e≦100、0≦f≦
    70、かつa+b+c+d+e+f=100であり、
    a,b,c,d,e,fは組成を原子%で表す〕なる化
    学式で表される物質で形成することを特徴とする半導体
    装置の製造方法。
  50. 【請求項50】 請求項19記載の半導体装置の製造方
    法において、 前記導電体部を、トランジスタ上に形成されたプラグ電
    極に電気的に接続された状態に形成することを特徴とす
    る半導体装置の製造方法。
  51. 【請求項51】 請求項50記載の半導体装置の製造方
    法において、 前記プラグ電極と前記導電体部との間に、 界面酸化防止膜を形成するを備えていることを特徴とす
    る半導体装置の製造方法。
  52. 【請求項52】 請求項38記載の半導体装置の製造方
    法において、 前記電極上に強誘電体または高誘電体からなるキャパシ
    タ誘電体膜を形成することを特徴とする半導体装置の製
    造方法。
  53. 【請求項53】 請求項52記載の半導体装置の製造方
    法において、 前記強誘電体をビスマス層状構造ペロブスカイト型の強
    誘電体で形成することを特徴とする半導体装置の製造方
    法。
  54. 【請求項54】 請求項53記載の半導体装置の製造方
    法において、 前記強誘電体を、 Bix (Sra Cab c y (Tau Nbv Tiw
    2.0 z 〔化学式中のx、y、z、u、v、w、a、b、cは、 1.7≦x≦2.6、0.6≦y≦1.2、z=9±
    d、かつ0≦d≦1.0であり、 0≦a≦1.0、0≦b≦1.0、0≦c≦1.0、か
    つa+b+c=1.0であり、 0≦u≦1.0、0≦v≦1.0、0≦w≦0.5、か
    つu+v+w=1.0〕なる化学式で表される物質で主
    たる結晶層が構成されているもので形成することを特徴
    とする半導体装置の製造方法。
  55. 【請求項55】 請求項52記載の半導体装置の製造方
    法において、 前記強誘電体を、 Pbx Nby (Zrz Ti(1-z) 1.0 3 〔化学式中のx、y、zは、 0.8≦x≦1.1、0≦y≦0.3、0.1≦z≦
    0.7、かつ0.9≦x+y≦1.2〕なる化学式で表
    される物質で形成することを特徴とする半導体装置の製
    造方法。
  56. 【請求項56】 請求項52記載の半導体装置の製造方
    法において、 前記高誘電体を (Bax Sr(1-x) y Ti1.0 3 〔化学式中のx、yは、 0≦x≦1.0、0.9≦y≦1.1〕なる化学式で表
    される物質で形成することを特徴とする半導体装置の製
    造方法。
JP10066336A 1998-03-17 1998-03-17 半導体装置の製造方法 Pending JPH11265984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10066336A JPH11265984A (ja) 1998-03-17 1998-03-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10066336A JPH11265984A (ja) 1998-03-17 1998-03-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11265984A true JPH11265984A (ja) 1999-09-28
JPH11265984A5 JPH11265984A5 (ja) 2005-10-27

Family

ID=13312921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10066336A Pending JPH11265984A (ja) 1998-03-17 1998-03-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11265984A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127264A (ja) * 1999-10-29 2001-05-11 Toshiba Corp 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
JP2001210806A (ja) * 1999-12-27 2001-08-03 Hyundai Electronics Ind Co Ltd 電気メッキ法を利用して下部電極を形成する方法
JP2002026145A (ja) * 2000-06-19 2002-01-25 Hynix Semiconductor Inc キャパシタ電極と接するプラグを有する半導体素子及びその製造方法
JP2002043440A (ja) * 2000-06-30 2002-02-08 Hynix Semiconductor Inc 半導体メモリおよびその製造方法
KR100326810B1 (ko) * 1999-12-31 2002-03-04 박종섭 캐패시터의 제조 방법
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
KR100346833B1 (ko) * 1999-10-14 2002-08-03 삼성전자 주식회사 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법
JP2002280523A (ja) * 2001-03-16 2002-09-27 Nec Corp 半導体記憶装置とその製造方法
KR20030003332A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 강유전체 소자의 캐패시터 제조방법
US6831323B2 (en) 2002-03-28 2004-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100501595B1 (ko) * 2000-11-15 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100504943B1 (ko) * 2000-11-15 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100646947B1 (ko) * 2000-06-29 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100676534B1 (ko) * 2000-06-28 2007-01-30 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
JP2007221161A (ja) * 2000-01-21 2007-08-30 Lucent Technol Inc 半導体デバイスで用いられるキャパシタとその製造方法
JP2008085350A (ja) * 2007-10-18 2008-04-10 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346833B1 (ko) * 1999-10-14 2002-08-03 삼성전자 주식회사 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법
JP2001127264A (ja) * 1999-10-29 2001-05-11 Toshiba Corp 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
JP2001210806A (ja) * 1999-12-27 2001-08-03 Hyundai Electronics Ind Co Ltd 電気メッキ法を利用して下部電極を形成する方法
KR100326810B1 (ko) * 1999-12-31 2002-03-04 박종섭 캐패시터의 제조 방법
JP2007221161A (ja) * 2000-01-21 2007-08-30 Lucent Technol Inc 半導体デバイスで用いられるキャパシタとその製造方法
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
JP2002026145A (ja) * 2000-06-19 2002-01-25 Hynix Semiconductor Inc キャパシタ電極と接するプラグを有する半導体素子及びその製造方法
KR100676534B1 (ko) * 2000-06-28 2007-01-30 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100646947B1 (ko) * 2000-06-29 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
JP2002043440A (ja) * 2000-06-30 2002-02-08 Hynix Semiconductor Inc 半導体メモリおよびその製造方法
KR100501595B1 (ko) * 2000-11-15 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100504943B1 (ko) * 2000-11-15 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP2002280523A (ja) * 2001-03-16 2002-09-27 Nec Corp 半導体記憶装置とその製造方法
KR20030003332A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 강유전체 소자의 캐패시터 제조방법
US6831323B2 (en) 2002-03-28 2004-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7268036B2 (en) 2002-03-28 2007-09-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2008085350A (ja) * 2007-10-18 2008-04-10 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置

Similar Documents

Publication Publication Date Title
JP3655113B2 (ja) 半導体記憶装置の製造方法
US6846711B2 (en) Method of making a metal oxide capacitor, including a barrier film
JP4874456B2 (ja) 三重金属配線一つのトランジスター/一つのキャパシタ及びその製造方法
JP5047250B2 (ja) 半導体素子の製造方法
EP0872880A2 (en) Method for forming a platinum group metal layer for a capacitor
JPH11265984A (ja) 半導体装置の製造方法
US7244982B2 (en) Semiconductor device using a conductive film and method of manufacturing the same
KR100718267B1 (ko) 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US7045071B2 (en) Method for fabricating ferroelectric random access memory device
JPH1187633A (ja) 半導体装置の製造方法
JP4946287B2 (ja) 半導体装置及びその製造方法
JP4331442B2 (ja) 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
US6268258B1 (en) Method for fabricating capacitor in semiconductor device
KR100406549B1 (ko) 지르코늄산화막을 구비하는 캐패시터의 제조 방법
JP3598068B2 (ja) 半導体装置の製造方法
JP3958229B2 (ja) 構成要素の製造方法ならびに金属層および絶縁層を有する構成要素
KR100346833B1 (ko) 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법
US7042034B2 (en) Capacitor
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
JP2003133440A (ja) キャパシタの製造方法
US6495415B2 (en) Method for fabricating a patterned layer
JPH09199445A (ja) 半導体装置の製造方法
JP4567167B2 (ja) 半導体装置およびその製造方法
KR100415539B1 (ko) 반도체 소자의 제조 방법
KR100951558B1 (ko) 귀금속 하부전극의 필링을 방지할 수 있는 캐패시터의제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630