JPH1126940A - セラミック回路基板の製造方法 - Google Patents
セラミック回路基板の製造方法Info
- Publication number
- JPH1126940A JPH1126940A JP15237897A JP15237897A JPH1126940A JP H1126940 A JPH1126940 A JP H1126940A JP 15237897 A JP15237897 A JP 15237897A JP 15237897 A JP15237897 A JP 15237897A JP H1126940 A JPH1126940 A JP H1126940A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- hole
- external electrode
- ceramic substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004020 conductor Substances 0.000 claims abstract description 47
- 239000002356 single layer Substances 0.000 claims abstract description 28
- 238000005245 sintering Methods 0.000 claims abstract description 17
- 238000007639 printing Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 20
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 6
- 238000007650 screen-printing Methods 0.000 abstract description 6
- 230000035882 stress Effects 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 230000002265 prevention Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 238000012937 correction Methods 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 238000004898 kneading Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 外部電極が積層セラミック基板あるいは単層
セラミック基板から剥がれるのを防止することができる
セラミック回路基板の製造方法を提供する。 【解決手段】 セラミック回路基板１０は、複数のセラ
ミックシート１１ａ〜１１ｄを積層した積層セラミック
基板１１と、積層セラミック基板１１の内部に形成され
た導電パターン１２と、積層セラミック基板１１の表面
に形成された外部電極１３と、積層セラミック基板１１
の内部に形成されるとともに、導体パターン１２には接
続せず、一端が外部電極１３にのみ接続される第１のビ
アホール電極１４と、積層セラミック基板１１の内部に
形成されるとともに、両端が導体パターン１２に接続さ
れる、あるいは一端が導体パターン１２に、他端が外部
電極１３に接続される第２のビアホール電極１５とを備
える。
セラミック基板から剥がれるのを防止することができる
セラミック回路基板の製造方法を提供する。 【解決手段】 セラミック回路基板１０は、複数のセラ
ミックシート１１ａ〜１１ｄを積層した積層セラミック
基板１１と、積層セラミック基板１１の内部に形成され
た導電パターン１２と、積層セラミック基板１１の表面
に形成された外部電極１３と、積層セラミック基板１１
の内部に形成されるとともに、導体パターン１２には接
続せず、一端が外部電極１３にのみ接続される第１のビ
アホール電極１４と、積層セラミック基板１１の内部に
形成されるとともに、両端が導体パターン１２に接続さ
れる、あるいは一端が導体パターン１２に、他端が外部
電極１３に接続される第２のビアホール電極１５とを備
える。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック回路基
板の製造方法に関し、特に、表面における外部電極の接
着強度を向上させるセラミック回路基板の製造方法に関
する。
板の製造方法に関し、特に、表面における外部電極の接
着強度を向上させるセラミック回路基板の製造方法に関
する。
【０００２】
【従来の技術】図６に、従来のセラミック回路基板の製
造方法を示す。まず、ガラス＋アルミナ等の粉末を主材
料とし、バインダ、可塑剤及び溶剤等を所定の割合で混
練して、ドクターブレード法などによりセラミックシー
ト５１ａ〜５１ｄを成形し、これらのセラミックシート
５１ａ〜５１ｄに、パンチング加工によりビアホール５
２を形成する（図６（ａ））。次いで、セラミックシー
ト５１ａ〜５１ｃ上に、スクリーン印刷によりペースト
状の導電材を印刷して、回路構成に基づいて導体パター
ン５３を形成するとともに、そのペースト状の導電材を
ビアホール５２内に充填することにより、導体パターン
５３と接続される第２のビアホール電極５４を形成し、
各セラミックシート５１ａ〜５１ｄを積層、圧着し、１
０００℃以下の温度で焼結して積層セラミック基板５１
を形成する（図６（ｂ））。次いで、積層セラミック基
板５１の表面に、スクリーン印刷により銀系のペースト
状の導電材を印刷して外部電極５５を形成するととも
に、そのペースト状の導電材を積層セラミック基板５１
の表面に開口しているビアホール５２内に充填すること
により、外部電極５５と接続され、導体パターン５３と
は接続されない第１のビアホール電極５６を形成し、そ
の後、外部電極５５及び第１のビアホール電極５６を焼
成することによりセラミック回路基板５０が完成する
（図６（ｃ））。
造方法を示す。まず、ガラス＋アルミナ等の粉末を主材
料とし、バインダ、可塑剤及び溶剤等を所定の割合で混
練して、ドクターブレード法などによりセラミックシー
ト５１ａ〜５１ｄを成形し、これらのセラミックシート
５１ａ〜５１ｄに、パンチング加工によりビアホール５
２を形成する（図６（ａ））。次いで、セラミックシー
ト５１ａ〜５１ｃ上に、スクリーン印刷によりペースト
状の導電材を印刷して、回路構成に基づいて導体パター
ン５３を形成するとともに、そのペースト状の導電材を
ビアホール５２内に充填することにより、導体パターン
５３と接続される第２のビアホール電極５４を形成し、
各セラミックシート５１ａ〜５１ｄを積層、圧着し、１
０００℃以下の温度で焼結して積層セラミック基板５１
を形成する（図６（ｂ））。次いで、積層セラミック基
板５１の表面に、スクリーン印刷により銀系のペースト
状の導電材を印刷して外部電極５５を形成するととも
に、そのペースト状の導電材を積層セラミック基板５１
の表面に開口しているビアホール５２内に充填すること
により、外部電極５５と接続され、導体パターン５３と
は接続されない第１のビアホール電極５６を形成し、そ
の後、外部電極５５及び第１のビアホール電極５６を焼
成することによりセラミック回路基板５０が完成する
（図６（ｃ））。
【０００３】
【発明が解決しようとする課題】ところが、上記の従来
のセラミック回路基板の製造方法においては、内部に導
体パターン及び第２のビアホール電極を含む積層セラミ
ック基板を焼結した後、外部電極及び第１のビアホール
電極を焼成するため、積層セラミック基板と外部電極と
の接着強度を向上させるために、第１のビアホール電極
を設けたにもかかわらず、積層セラミック基板と外部電
極、及び積層セラミック基板と第１のビアホール電極と
が一体化せず、その結果、積層セラミック基板と外部電
極、及び積層セラミック基板と第１のビアホール電極と
の接着強度が劣化してしまう。したがって、外部電極
が、第１のビアホール電極とともに、積層セラミック基
板から剥がれてしまうという問題があった。
のセラミック回路基板の製造方法においては、内部に導
体パターン及び第２のビアホール電極を含む積層セラミ
ック基板を焼結した後、外部電極及び第１のビアホール
電極を焼成するため、積層セラミック基板と外部電極と
の接着強度を向上させるために、第１のビアホール電極
を設けたにもかかわらず、積層セラミック基板と外部電
極、及び積層セラミック基板と第１のビアホール電極と
が一体化せず、その結果、積層セラミック基板と外部電
極、及び積層セラミック基板と第１のビアホール電極と
の接着強度が劣化してしまう。したがって、外部電極
が、第１のビアホール電極とともに、積層セラミック基
板から剥がれてしまうという問題があった。
【０００４】また、外部電極及び第１のビアホール電極
を焼成する際に、積層セラミック基板の内部に形成され
た導体パターンがマイグレーションを生じやすく、絶縁
不良やショートが発生するという問題もあった。
を焼成する際に、積層セラミック基板の内部に形成され
た導体パターンがマイグレーションを生じやすく、絶縁
不良やショートが発生するという問題もあった。
【０００５】本発明は、このような問題点を解決するた
めになされたものであり、外部電極が、積層セラミック
基板あるいは単層セラミック基板から剥がれるのを防止
することができるセラミック回路基板の製造方法を提供
することを目的とする。
めになされたものであり、外部電極が、積層セラミック
基板あるいは単層セラミック基板から剥がれるのを防止
することができるセラミック回路基板の製造方法を提供
することを目的とする。
【０００６】
【課題を解決するための手段】上述する問題点を解決す
るため本発明のセラミック回路基板の製造方法は、積層
セラミック基板の内部に形成される導体パターンとは接
続されない第１のビアホール電極と、前記導体パターン
と接続される第２のビアホール電極とを備えるセラミッ
ク回路基板の製造方法であって、複数のセラミックシー
トを用意する工程と、前記複数のセラミックシートにビ
アホールを形成する工程と、前記セラミックシート上に
導電材を印刷し前記導体パターンを形成する工程と、前
記ビアホールに導電材を充填し前記第１及び第２のビア
ホール電極を形成する工程と、前記複数のセラミックシ
ートを積層、圧着して積層セラミック基板を形成する工
程と、前記積層セラミック基板の表面に導電材を印刷し
外部電極を形成する工程と、前記積層セラミック基板、
前記第１のビアホール電極、前記第２のビアホール電極
及び前記外部電極を一体焼結する工程と、からなること
を特徴とする。
るため本発明のセラミック回路基板の製造方法は、積層
セラミック基板の内部に形成される導体パターンとは接
続されない第１のビアホール電極と、前記導体パターン
と接続される第２のビアホール電極とを備えるセラミッ
ク回路基板の製造方法であって、複数のセラミックシー
トを用意する工程と、前記複数のセラミックシートにビ
アホールを形成する工程と、前記セラミックシート上に
導電材を印刷し前記導体パターンを形成する工程と、前
記ビアホールに導電材を充填し前記第１及び第２のビア
ホール電極を形成する工程と、前記複数のセラミックシ
ートを積層、圧着して積層セラミック基板を形成する工
程と、前記積層セラミック基板の表面に導電材を印刷し
外部電極を形成する工程と、前記積層セラミック基板、
前記第１のビアホール電極、前記第２のビアホール電極
及び前記外部電極を一体焼結する工程と、からなること
を特徴とする。
【０００７】また、外部電極に一端のみが接続される第
１のビアホール電極と、前記外部電極に両端が接続され
る第２のビアホール電極とを備えるセラミック回路基板
の製造方法であって、単層セラミック基板を用意する工
程と、前記単層セラミック基板にビアホールを形成する
工程と、前記ビアホールに導電材を充填し前記第１及び
第２のビアホール電極を形成する工程と、前記単層セラ
ミック基板の表面に導電材を印刷し前記外部電極を形成
する工程と、前記単層セラミック基板、前記第１のビア
ホール電極、第２のビアホール電極及び前記外部電極を
一体焼結する工程と、からなることを特徴とする。
１のビアホール電極と、前記外部電極に両端が接続され
る第２のビアホール電極とを備えるセラミック回路基板
の製造方法であって、単層セラミック基板を用意する工
程と、前記単層セラミック基板にビアホールを形成する
工程と、前記ビアホールに導電材を充填し前記第１及び
第２のビアホール電極を形成する工程と、前記単層セラ
ミック基板の表面に導電材を印刷し前記外部電極を形成
する工程と、前記単層セラミック基板、前記第１のビア
ホール電極、第２のビアホール電極及び前記外部電極を
一体焼結する工程と、からなることを特徴とする。
【０００８】請求項１のセラミック回路基板によれば、
積層セラミック基板と、導体パターンには接続されず、
一端が外部電極にのみ接続される第１のビアホール電極
と、両端が導体パターンに接続される、あるいは一端が
導体パターンに、他端が外部電極に接続される第２のビ
アホール電極と、外部電極とを一体焼結するため、積層
セラミック基板と、外部電極、第１のビアホール電極及
び第２のビアホール電極とを一体化することができる。
積層セラミック基板と、導体パターンには接続されず、
一端が外部電極にのみ接続される第１のビアホール電極
と、両端が導体パターンに接続される、あるいは一端が
導体パターンに、他端が外部電極に接続される第２のビ
アホール電極と、外部電極とを一体焼結するため、積層
セラミック基板と、外部電極、第１のビアホール電極及
び第２のビアホール電極とを一体化することができる。
【０００９】請求項２のセラミック回路基板の製造方法
によれば、単層セラミック基板と、外部電極に一端のみ
が接続される第１のビアホール電極と、両端が外部電極
に一端のみが接続される第２のビアホール電極と、外部
電極とを一体焼結するため、単層セラミック基板と、外
部電極、第１のビアホール電極及び第２のビアホール電
極とを一体化することができる。
によれば、単層セラミック基板と、外部電極に一端のみ
が接続される第１のビアホール電極と、両端が外部電極
に一端のみが接続される第２のビアホール電極と、外部
電極とを一体焼結するため、単層セラミック基板と、外
部電極、第１のビアホール電極及び第２のビアホール電
極とを一体化することができる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に、本発明に係るセラミック回路
基板の製造方法の第１の実施例から得られるセラミック
回路基板の断面図を示す。セラミック回路基板１０は、
複数のセラミックシート１１ａ〜１１ｄを積層した積層
セラミック基板１１と、積層セラミック基板１１の内部
に形成された導体パターン１２と、積層セラミック基板
１１の表面に形成された外部電極１３と、積層セラミッ
ク基板１１の内部に形成されるとともに、導体パターン
１２には接続せず、一端が外部電極１３にのみ接続され
る第１のビアホール電極１４と、積層セラミック基板１
１の内部に形成されるとともに、両端が導体パターン１
２に接続される、あるいは一端が導体パターン１２に、
他端が外部電極１３に接続される第２のビアホール電極
１５とを備える。
施例を説明する。図１に、本発明に係るセラミック回路
基板の製造方法の第１の実施例から得られるセラミック
回路基板の断面図を示す。セラミック回路基板１０は、
複数のセラミックシート１１ａ〜１１ｄを積層した積層
セラミック基板１１と、積層セラミック基板１１の内部
に形成された導体パターン１２と、積層セラミック基板
１１の表面に形成された外部電極１３と、積層セラミッ
ク基板１１の内部に形成されるとともに、導体パターン
１２には接続せず、一端が外部電極１３にのみ接続され
る第１のビアホール電極１４と、積層セラミック基板１
１の内部に形成されるとともに、両端が導体パターン１
２に接続される、あるいは一端が導体パターン１２に、
他端が外部電極１３に接続される第２のビアホール電極
１５とを備える。
【００１１】図２に沿って、図１に示すようなセラミッ
ク回路基板１０の製造方法を説明する。まず、酸化バリ
ウム、酸化アルミニウム、シリカの粉末を主材料とし、
バインダ、可塑剤及び溶剤等を所定の割合で混練して、
ドクターブレード法などによりセラミックシート１１ａ
〜１１ｄを成形し、これらのセラミックシート１１ａ〜
１１ｄに、パンチング加工によりビアホール１６を形成
する（図２（ａ））。
ク回路基板１０の製造方法を説明する。まず、酸化バリ
ウム、酸化アルミニウム、シリカの粉末を主材料とし、
バインダ、可塑剤及び溶剤等を所定の割合で混練して、
ドクターブレード法などによりセラミックシート１１ａ
〜１１ｄを成形し、これらのセラミックシート１１ａ〜
１１ｄに、パンチング加工によりビアホール１６を形成
する（図２（ａ））。
【００１２】次いで、セラミックシート１１ａ〜１１ｃ
に、スクリーン印刷により銅、銀、銀／パラジウム、タ
ングステン、白金などからなるペースト状の導電材を印
刷して、回路構成に基いて導体パターン１２を形成し、
セラミックシート１１ａ〜１１ｄのビアホール１６内に
銅、銀、銀／パラジウム、タングステン、白金などから
なるペースト状の導電材を充填し、導体パターン１２に
は接続されず、一端が外部電極１３にのみ接続される第
１のビアホール電極１４、及び両端が導体パターン１２
に接続される、あるいは一端が導体パターン１２に、他
端が外部電極１３に接続される第２のビアホール電極１
５を形成する（図２(ｂ））。
に、スクリーン印刷により銅、銀、銀／パラジウム、タ
ングステン、白金などからなるペースト状の導電材を印
刷して、回路構成に基いて導体パターン１２を形成し、
セラミックシート１１ａ〜１１ｄのビアホール１６内に
銅、銀、銀／パラジウム、タングステン、白金などから
なるペースト状の導電材を充填し、導体パターン１２に
は接続されず、一端が外部電極１３にのみ接続される第
１のビアホール電極１４、及び両端が導体パターン１２
に接続される、あるいは一端が導体パターン１２に、他
端が外部電極１３に接続される第２のビアホール電極１
５を形成する（図２(ｂ））。
【００１３】次いで、各セラミックシート１１ａ〜１１
ｄを積層、圧着し、積層セラミック基板１１を形成し、
その積層セラミック基板１１の表面に、スクリーン印刷
により銅系のペースト状の導電材を印刷して外部電極１
３を形成した後、１０００℃以下の温度で、積層セラミ
ック基板１１、導体パターン１２、外部電極１３、第１
及び第２のビアホール電極１４、１５を一体焼結するこ
とによりセラミック回路基板１０が完成する（図２
(ｃ））。
ｄを積層、圧着し、積層セラミック基板１１を形成し、
その積層セラミック基板１１の表面に、スクリーン印刷
により銅系のペースト状の導電材を印刷して外部電極１
３を形成した後、１０００℃以下の温度で、積層セラミ
ック基板１１、導体パターン１２、外部電極１３、第１
及び第２のビアホール電極１４、１５を一体焼結するこ
とによりセラミック回路基板１０が完成する（図２
(ｃ））。
【００１４】上述の第1の実施例によれば、積層セラミ
ック基板と、導体パターンには接続されず、一端が外部
電極にのみ接続される第１のビアホール電極と、両端が
導体パターンに接続される、あるいは一端が導体パター
ンに、他端が外部電極に接続される第２のビアホール電
極と、外部電極とを一体焼結するため、積層セラミック
基板と、外部電極、第１のビアホール電極及び第２のビ
アホール電極とを一体化することができる。
ック基板と、導体パターンには接続されず、一端が外部
電極にのみ接続される第１のビアホール電極と、両端が
導体パターンに接続される、あるいは一端が導体パター
ンに、他端が外部電極に接続される第２のビアホール電
極と、外部電極とを一体焼結するため、積層セラミック
基板と、外部電極、第１のビアホール電極及び第２のビ
アホール電極とを一体化することができる。
【００１５】したがって、積層セラミック基板と、外部
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が積層セラミック
基板から剥がれるのを防止することができる。
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が積層セラミック
基板から剥がれるのを防止することができる。
【００１６】また、導体パターンにマイグレーションが
発生しなくなり、導電パターンの耐マイグレーション性
が向上するため、絶縁不良やショートが発生しなくな
る。
発生しなくなり、導電パターンの耐マイグレーション性
が向上するため、絶縁不良やショートが発生しなくな
る。
【００１７】さらに、積層セラミック基板を焼結する工
程と、外部電極、第１のビアホール電極及び第２のビア
ホール電極を焼成する工程とを同時に行っているため、
製造工程が容易になり、製造コストの低減が実現する。
程と、外部電極、第１のビアホール電極及び第２のビア
ホール電極を焼成する工程とを同時に行っているため、
製造工程が容易になり、製造コストの低減が実現する。
【００１８】図３に、本発明に係るセラミック回路基板
の製造方法の第２の実施例から得られるセラミック回路
基板の断面図を示す。セラミック回路基板２０は、単層
セラミック基板２１と、単層セラミック基板２１の表面
に形成された外部電極２２と、単層セラミック基板２１
の内部に形成されるとともに、外部電極２２に一端２３
ａのみが接続される第１のビアホール電極２３と、単層
セラミック基板２１の内部に形成されるとともに、両端
が外部電極２２に接続される第２のビアホール電極２４
とを備える。
の製造方法の第２の実施例から得られるセラミック回路
基板の断面図を示す。セラミック回路基板２０は、単層
セラミック基板２１と、単層セラミック基板２１の表面
に形成された外部電極２２と、単層セラミック基板２１
の内部に形成されるとともに、外部電極２２に一端２３
ａのみが接続される第１のビアホール電極２３と、単層
セラミック基板２１の内部に形成されるとともに、両端
が外部電極２２に接続される第２のビアホール電極２４
とを備える。
【００１９】図４に沿って、図３に示すようなセラミッ
ク回路基板２０の製造方法を説明する。まず、酸化バリ
ウム、酸化アルミニウム、シリカの粉末を主材料とし、
バインダ、可塑剤及び溶剤等を所定の割合で混練して、
ドクターブレード法などにより単層セラミック基板２１
を成形し、この単層セラミック基板２１に、パンチング
加工によりビアホール２５を形成する（図４（ａ））。
ク回路基板２０の製造方法を説明する。まず、酸化バリ
ウム、酸化アルミニウム、シリカの粉末を主材料とし、
バインダ、可塑剤及び溶剤等を所定の割合で混練して、
ドクターブレード法などにより単層セラミック基板２１
を成形し、この単層セラミック基板２１に、パンチング
加工によりビアホール２５を形成する（図４（ａ））。
【００２０】次いで、単層セラミック基板２１のビアホ
ール２５内に銅、銀、銀／パラジウム、タングステン、
白金などからなるペースト状の導電材を充填し、外部電
極２２に一端２３ａのみが接続される第１のビアホール
電極２３、及び両端が外部電極２２に接続される第２の
ビアホール電極２４を形成する（図４(ｂ））。
ール２５内に銅、銀、銀／パラジウム、タングステン、
白金などからなるペースト状の導電材を充填し、外部電
極２２に一端２３ａのみが接続される第１のビアホール
電極２３、及び両端が外部電極２２に接続される第２の
ビアホール電極２４を形成する（図４(ｂ））。
【００２１】次いで、単層セラミック基板２１の表面
に、スクリーン印刷により銅系のペースト状の導電材を
印刷して外部電極２２を形成した後、１０００℃以下の
温度で、単層セラミック基板２１、外部電極２２、第１
及び第２のビアホール電極２３、２４を一体焼結するこ
とによりセラミック回路基板２０が完成する（図４
(ｃ））。
に、スクリーン印刷により銅系のペースト状の導電材を
印刷して外部電極２２を形成した後、１０００℃以下の
温度で、単層セラミック基板２１、外部電極２２、第１
及び第２のビアホール電極２３、２４を一体焼結するこ
とによりセラミック回路基板２０が完成する（図４
(ｃ））。
【００２２】上述の第２の実施例によれば、単層セラミ
ック基板と、外部電極に一端のみが接続される第１のビ
アホール電極及び両端が外部電極に一端のみが接続され
る第２のビアホール電極と、外部電極とを一体焼結する
ため、単層セラミック基板と、外部電極、第１のビアホ
ール電極及び第２のビアホール電極とを一体化すること
ができる。
ック基板と、外部電極に一端のみが接続される第１のビ
アホール電極及び両端が外部電極に一端のみが接続され
る第２のビアホール電極と、外部電極とを一体焼結する
ため、単層セラミック基板と、外部電極、第１のビアホ
ール電極及び第２のビアホール電極とを一体化すること
ができる。
【００２３】したがって、単層セラミック基板と、外部
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が単層セラミック
基板から剥がれるのを防止することができる。
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が単層セラミック
基板から剥がれるのを防止することができる。
【００２４】また、単層セラミック基板を焼結する工程
と、外部電極、第１のビアホール電極及び第２のビアホ
ール電極を焼成する工程とを同時に行っているため、製
造工程が容易になり、製造コストの低減が実現する。
と、外部電極、第１のビアホール電極及び第２のビアホ
ール電極を焼成する工程とを同時に行っているため、製
造工程が容易になり、製造コストの低減が実現する。
【００２５】なお、上述の第２の実施例では、外部電極
２２に一端２３ａが接続される第１のビアホール電極２
３の他端２３ｂが、単層セラミック基板２１の表面に開
口する場合について説明したが、図５に示すセラミック
回路基板２０ａのように、第１のビアホール電極２６の
他端２６ｂが、単層セラミック基板２１の内部に留まっ
ている場合についても同様の効果が得られる。そして、
セラミック回路基板２０ａの製造方法は、図４に示した
セラミック回路基板２０と同様の製造方法である。
２２に一端２３ａが接続される第１のビアホール電極２
３の他端２３ｂが、単層セラミック基板２１の表面に開
口する場合について説明したが、図５に示すセラミック
回路基板２０ａのように、第１のビアホール電極２６の
他端２６ｂが、単層セラミック基板２１の内部に留まっ
ている場合についても同様の効果が得られる。そして、
セラミック回路基板２０ａの製造方法は、図４に示した
セラミック回路基板２０と同様の製造方法である。
【００２６】
【発明の効果】請求項１のセラミック回路基板によれ
ば、積層セラミック基板と、導体パターンには接続され
ず、一端が外部電極にのみ接続される第１のビアホール
電極と、両端が導体パターンに接続される、あるいは一
端が導体パターンに、他端が外部電極に接続される第２
のビアホール電極と、外部電極とを一体焼結するため、
積層セラミック基板と、外部電極、第１のビアホール電
極及び第２のビアホール電極とを一体化することができ
る。
ば、積層セラミック基板と、導体パターンには接続され
ず、一端が外部電極にのみ接続される第１のビアホール
電極と、両端が導体パターンに接続される、あるいは一
端が導体パターンに、他端が外部電極に接続される第２
のビアホール電極と、外部電極とを一体焼結するため、
積層セラミック基板と、外部電極、第１のビアホール電
極及び第２のビアホール電極とを一体化することができ
る。
【００２７】したがって、積層セラミック基板と、外部
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が積層セラミック
基板から剥がれるのを防止することができる。
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が積層セラミック
基板から剥がれるのを防止することができる。
【００２８】また、導体パターンにマイグレーションが
発生しなくなり、導電パターンの耐マイグレーション性
が向上するため、絶縁不良やショートが発生しなくな
る。
発生しなくなり、導電パターンの耐マイグレーション性
が向上するため、絶縁不良やショートが発生しなくな
る。
【００２９】さらに、積層セラミック基板を焼結する工
程と、外部電極、第１のビアホール電極及び第２のビア
ホール電極を焼成する工程とを同時に行っているため、
製造工程が容易になり、製造コストの低減が実現する。
程と、外部電極、第１のビアホール電極及び第２のビア
ホール電極を焼成する工程とを同時に行っているため、
製造工程が容易になり、製造コストの低減が実現する。
【００３０】請求項２のセラミック回路基板によれば、
単層セラミック基板と、外部電極に一端のみが接続され
る第１のビアホール電極及び両端が外部電極に一端のみ
が接続される第２のビアホール電極と、外部電極とを一
体焼結するため、単層セラミック基板と、外部電極、第
１のビアホール電極及び第２のビアホール電極とを一体
化することができる。
単層セラミック基板と、外部電極に一端のみが接続され
る第１のビアホール電極及び両端が外部電極に一端のみ
が接続される第２のビアホール電極と、外部電極とを一
体焼結するため、単層セラミック基板と、外部電極、第
１のビアホール電極及び第２のビアホール電極とを一体
化することができる。
【００３１】したがって、単層セラミック基板と、外部
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が単層セラミック
基板から剥がれるのを防止することができる。
電極、第１のビアホール電極及び第２のビアホール電極
との接着強度の劣化を防止することができるため、熱的
ストレスあるいは機械的ストレスに対する外部電極の耐
久力を向上させ、その結果、外部電極が単層セラミック
基板から剥がれるのを防止することができる。
【００３２】また、単層セラミック基板を焼結する工程
と、外部電極、第１のビアホール電極及び第２のビアホ
ール電極を焼成する工程とを同時に行っているため、製
造工程が容易になり、製造コストの低減が実現する。
と、外部電極、第１のビアホール電極及び第２のビアホ
ール電極を焼成する工程とを同時に行っているため、製
造工程が容易になり、製造コストの低減が実現する。
【図１】本発明のセラミック回路基板に係る第１の実施
例を示す断面図である。
例を示す断面図である。
【図２】図１のセラミック回路基板の製造方法を示す断
面図である。
面図である。
【図３】本発明のセラミック回路基板に係る第２の実施
例を示す断面図である。
例を示す断面図である。
【図４】図３のセラミック回路基板の製造方法を示す断
面図である。
面図である。
【図５】図３のセラミック回路基板の変形例を示す断面
図である。
図である。
【図６】従来のセラミック回路基板の製造方法を示す断
面図である。
面図である。
１０、２０、２０ａ セラミック回路基板 １１ 積層セラミック基板 １１ａ〜１１ｄ セラミックシート １２ 導体パターン １４、２３ 第１のビアホール電極 １５、２４ 第２のビアホール電極 １６、２５ ビアホール ２１ セラミック基板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年８月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【発明の属する技術分野】本発明は、セラミック回路基
板の製造方法に関し、特に、表裏面における外部電極の
接着強度を向上させるセラミック回路基板の製造方法に
関する。
板の製造方法に関し、特に、表裏面における外部電極の
接着強度を向上させるセラミック回路基板の製造方法に
関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】 請求項２のセラミック回路基板の製造方法によれば、単
層セラミック基板と、外部電極に一端のみが接続される
第１のビアホール電極と、外部電極に両端が接続される
第２のビアホール電極と、外部電極とを一体焼結するた
め、単層セラミック基板と、外部電極、第１のビアホー
ル電極及び第２のビアホール電極とを一体化することが
できる。
層セラミック基板と、外部電極に一端のみが接続される
第１のビアホール電極と、外部電極に両端が接続される
第２のビアホール電極と、外部電極とを一体焼結するた
め、単層セラミック基板と、外部電極、第１のビアホー
ル電極及び第２のビアホール電極とを一体化することが
できる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (2)
- 【請求項１】 積層セラミック基板の内部に形成される
導体パターンとは接続されない第１のビアホール電極
と、前記導体パターンと接続される第２のビアホール電
極とを備えるセラミック回路基板の製造方法であって、 複数のセラミックシートを用意する工程と、前記複数の
セラミックシートにビアホールを形成する工程と、前記
セラミックシート上に導電材を印刷し前記導体パターン
を形成する工程と、前記ビアホールに導電材を充填し前
記第１及び第２のビアホール電極を形成する工程と、前
記複数のセラミックシートを積層、圧着して積層セラミ
ック基板を形成する工程と、前記積層セラミック基板の
表面に導電材を印刷し外部電極を形成する工程と、前記
積層セラミック基板、前記第１のビアホール電極、前記
第２のビアホール電極及び前記外部電極を一体焼結する
工程と、からなることを特徴とするセラミック回路基板
の製造方法。 - 【請求項２】 外部電極に一端のみが接続される第１の
ビアホール電極と、前記外部電極に両端が接続される第
２のビアホール電極とを備えるセラミック回路基板の製
造方法であって、 単層セラミック基板を用意する工程と、前記単層セラミ
ック基板にビアホールを形成する工程と、前記ビアホー
ルに導電材を充填し前記第１及び第２のビアホール電極
を形成する工程と、前記単層セラミック基板の表面に導
電材を印刷し前記外部電極を形成する工程と、前記単層
セラミック基板、前記第１のビアホール電極、第２のビ
アホール電極及び前記外部電極を一体焼結する工程と、
からなることを特徴とするセラミック回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15237897A JPH1126940A (ja) | 1997-05-07 | 1997-06-10 | セラミック回路基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-117251 | 1997-05-07 | ||
| JP11725197 | 1997-05-07 | ||
| JP15237897A JPH1126940A (ja) | 1997-05-07 | 1997-06-10 | セラミック回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126940A true JPH1126940A (ja) | 1999-01-29 |
Family
ID=26455395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15237897A Pending JPH1126940A (ja) | 1997-05-07 | 1997-06-10 | セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015026835A (ja) * | 2013-07-29 | 2015-02-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板 |
-
1997
- 1997-06-10 JP JP15237897A patent/JPH1126940A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015026835A (ja) * | 2013-07-29 | 2015-02-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786888A (en) | Thermistor and method of producing the same | |
| US4912450A (en) | Thermistor and method of producing the same | |
| JP4463045B2 (ja) | セラミック電子部品及びコンデンサ | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
| JPH1126940A (ja) | セラミック回路基板の製造方法 | |
| JP3520540B2 (ja) | 多層基板 | |
| JP2005268672A (ja) | 基板 | |
| JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| WO2001069991A1 (en) | Method of manufacturing multilayer ceramic substrate, and conductor paste | |
| JPH10284838A (ja) | 多層回路基板及びその実装方法 | |
| CN222233475U (zh) | 陶瓷电子部件 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2004241432A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0738217A (ja) | セラミック基板 | |
| JPH09120930A (ja) | 積層セラミックコンデンサ | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| JP2001267743A (ja) | セラミック積層基板の製造方法 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH07212042A (ja) | 多層セラミック基板及びその製造方法 | |
| JPH11329893A (ja) | 金属端子付き積層セラミックコンデンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20051122 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |