JPH10284838A - 多層回路基板及びその実装方法 - Google Patents
多層回路基板及びその実装方法Info
- Publication number
- JPH10284838A JPH10284838A JP9082860A JP8286097A JPH10284838A JP H10284838 A JPH10284838 A JP H10284838A JP 9082860 A JP9082860 A JP 9082860A JP 8286097 A JP8286097 A JP 8286097A JP H10284838 A JPH10284838 A JP H10284838A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- substrate
- board
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000003989 dielectric material Substances 0.000 claims abstract description 12
- 239000000696 magnetic material Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 abstract description 8
- 239000004020 conductor Substances 0.000 abstract description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- -1 containing silica Chemical compound 0.000 abstract description 2
- 238000005728 strengthening Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 基板と外部電極との密着強度、及び外部電極
と実装するプリント基板上のランドとの接着強度が高め
られ、大きな熱的あるいは機械的ストレスに対応できる
多層回路基板及びその実装方法を提供する。 【解決手段】 多層回路基板１０は、酸化バリウム、酸
化アルミニウム、シリカを主成分とする誘電材料からな
る複数の誘電体シート（１１ａ〜１１ｄ）を積層して形
成される基板１１と、基板１１の内部から表面あるいは
裏面に向かって延びる、例えばビアホール電極からなる
内部電極１２と、基板１１の表面あるいは裏面において
内部電極１２の一端を開口させた開口端面１３からなる
外部電極１４とで構成される。この際、各誘電体シート
１１ａ〜１１ｄ上の導体パターン１６は、内部電極１２
でそれぞれ接続される。また、最上層あるいは最下層の
誘電体シート１１ａ、１１ｄに形成される内部電極１２
が、基板１１の内部から表面あるいは裏面に向かって延
び、基板１１の表面あるいは裏面において、その一端を
開口させて開口端面１３を形成し、その開口端面１３が
外部電極１４となる。
と実装するプリント基板上のランドとの接着強度が高め
られ、大きな熱的あるいは機械的ストレスに対応できる
多層回路基板及びその実装方法を提供する。 【解決手段】 多層回路基板１０は、酸化バリウム、酸
化アルミニウム、シリカを主成分とする誘電材料からな
る複数の誘電体シート（１１ａ〜１１ｄ）を積層して形
成される基板１１と、基板１１の内部から表面あるいは
裏面に向かって延びる、例えばビアホール電極からなる
内部電極１２と、基板１１の表面あるいは裏面において
内部電極１２の一端を開口させた開口端面１３からなる
外部電極１４とで構成される。この際、各誘電体シート
１１ａ〜１１ｄ上の導体パターン１６は、内部電極１２
でそれぞれ接続される。また、最上層あるいは最下層の
誘電体シート１１ａ、１１ｄに形成される内部電極１２
が、基板１１の内部から表面あるいは裏面に向かって延
び、基板１１の表面あるいは裏面において、その一端を
開口させて開口端面１３を形成し、その開口端面１３が
外部電極１４となる。
Description
【０００１】
【発明の属する技術分野】本発明は、多層回路基板及び
その実装方法に関し、特に電子・通信機器に用いられる
多層回路基板及びその実装方法に関する。
その実装方法に関し、特に電子・通信機器に用いられる
多層回路基板及びその実装方法に関する。
【０００２】
【従来の技術】図４に、従来の多層回路基板の断面図を
示す。多層回路基板５０は、セラミックからなる複数の
誘電体シート（５１ａ〜５１ｄ）を積層して形成される
基板５１を有し、その基板５１を形成する各誘電体層５
１ａ〜５１ｄ上には、導体パターン５２が形成される。
また、その導体パターン５２は、ビアホール電極５３に
て接続され、多層回路基板５０の表裏面に開口されたビ
アホール電極５３の開口端面５４には、スクリーン印刷
等で外部電極５５が、別途、形成される。そして、多層
回路基板５０の裏面に形成される外部電極５５を、プリ
ント基板５６上のランド５７に、はんだ５８を用いて固
定することにより、多層回路基板５０がプリント基板５
６に実装される。また、多層回路基板５０の表面に形成
される外部電極５５には、電子部品５９がはんだ付けに
より接続される。
示す。多層回路基板５０は、セラミックからなる複数の
誘電体シート（５１ａ〜５１ｄ）を積層して形成される
基板５１を有し、その基板５１を形成する各誘電体層５
１ａ〜５１ｄ上には、導体パターン５２が形成される。
また、その導体パターン５２は、ビアホール電極５３に
て接続され、多層回路基板５０の表裏面に開口されたビ
アホール電極５３の開口端面５４には、スクリーン印刷
等で外部電極５５が、別途、形成される。そして、多層
回路基板５０の裏面に形成される外部電極５５を、プリ
ント基板５６上のランド５７に、はんだ５８を用いて固
定することにより、多層回路基板５０がプリント基板５
６に実装される。また、多層回路基板５０の表面に形成
される外部電極５５には、電子部品５９がはんだ付けに
より接続される。
【０００３】
【発明が解決しようとする課題】ところが、上記の従来
の多層回路基板の場合においては、外部電極と基板との
密着強度が１０〜１００ｋｇｆ／ｃｍ2とかなり低いた
め、１００ｋｇｆ／ｃｍ2以上の熱的あるいは機械的ス
トレスには対応できないという問題があった。
の多層回路基板の場合においては、外部電極と基板との
密着強度が１０〜１００ｋｇｆ／ｃｍ2とかなり低いた
め、１００ｋｇｆ／ｃｍ2以上の熱的あるいは機械的ス
トレスには対応できないという問題があった。
【０００４】また、多層回路基板の表裏面に開口された
ビアホール電極の開口端面と接続するように、スクリー
ン印刷等で、別途、外部電極を形成する必要があるた
め、製造工程が煩雑になるという問題があった。
ビアホール電極の開口端面と接続するように、スクリー
ン印刷等で、別途、外部電極を形成する必要があるた
め、製造工程が煩雑になるという問題があった。
【０００５】本発明は、このような問題点を解決するた
めになされたものであり、基板と外部電極との密着強
度、及び外部電極と実装するプリント基板上のランドと
の接着強度が高められ、大きな熱的あるいは機械的スト
レスに対応できる多層回路基板及びその実装方法を提供
することを目的とする。
めになされたものであり、基板と外部電極との密着強
度、及び外部電極と実装するプリント基板上のランドと
の接着強度が高められ、大きな熱的あるいは機械的スト
レスに対応できる多層回路基板及びその実装方法を提供
することを目的とする。
【０００６】
【課題を解決するための手段】上述する問題点を解決す
るため本発明の多層回路基板は、誘電材料及び磁性材料
の少なくとも一方からなる基板と、該基板の内部から表
面及び裏面の少なくとも一方に向かって延び、前記基板
と一体焼結してなる内部電極と、該内部電極の一端を前
記基板の表面に、あるいは両端を前記基板の表裏面にお
いて開口させた開口端面からなる外部電極とを備えるこ
とを特徴とする。
るため本発明の多層回路基板は、誘電材料及び磁性材料
の少なくとも一方からなる基板と、該基板の内部から表
面及び裏面の少なくとも一方に向かって延び、前記基板
と一体焼結してなる内部電極と、該内部電極の一端を前
記基板の表面に、あるいは両端を前記基板の表裏面にお
いて開口させた開口端面からなる外部電極とを備えるこ
とを特徴とする。
【０００７】また、本発明の多層回路基板の実装方法
は、前記開口端面からなる外部電極と、実装されるプリ
ント基板上のランドとを直接固定することを特徴とす
る。
は、前記開口端面からなる外部電極と、実装されるプリ
ント基板上のランドとを直接固定することを特徴とす
る。
【０００８】本発明の多層回路基板によれば、一体焼結
により基板と一体化している内部電極の一端を基板の表
面あるいは裏面において開口させて開口端面とし、その
開口端面を外部電極として用いているため、外部電極と
基板との密着強度を、内部電極と基板との密着強度と同
等の２０００〜５０００ｋｇｆ／ｃｍ2まで向上させる
ことができる。
により基板と一体化している内部電極の一端を基板の表
面あるいは裏面において開口させて開口端面とし、その
開口端面を外部電極として用いているため、外部電極と
基板との密着強度を、内部電極と基板との密着強度と同
等の２０００〜５０００ｋｇｆ／ｃｍ2まで向上させる
ことができる。
【０００９】また、本発明の多層回路基板の実装方法に
よれば、内部電極の開口端面からなる多層回路基板の外
部電極と、多層回路基板が実装されるプリント基板上の
ランドとを直接固定するため、多層回路基板の外部電極
とプリント基板上のランドとの接着強度を、内部電極と
多層回路基板を構成する基板との密着強度である２００
０〜５０００ｋｇｆ／ｃｍ2まで向上させることができ
る。
よれば、内部電極の開口端面からなる多層回路基板の外
部電極と、多層回路基板が実装されるプリント基板上の
ランドとを直接固定するため、多層回路基板の外部電極
とプリント基板上のランドとの接着強度を、内部電極と
多層回路基板を構成する基板との密着強度である２００
０〜５０００ｋｇｆ／ｃｍ2まで向上させることができ
る。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に、本発明の多層回路基板の第１
の実施例の断面図を示す。多層回路基板１０は、酸化バ
リウム、酸化アルミニウム、シリカを主成分とする誘電
材料からなる複数の誘電体シート（１１ａ〜１１ｄ）を
積層して形成される基板１１と、基板１１の内部から表
面あるいは裏面に向かって延びる、例えばビアホール電
極からなる内部電極１２と、基板１１の表面あるいは裏
面において内部電極１２の一端を開口させた開口端面１
３からなる外部電極１４とで構成される。
施例を説明する。図１に、本発明の多層回路基板の第１
の実施例の断面図を示す。多層回路基板１０は、酸化バ
リウム、酸化アルミニウム、シリカを主成分とする誘電
材料からなる複数の誘電体シート（１１ａ〜１１ｄ）を
積層して形成される基板１１と、基板１１の内部から表
面あるいは裏面に向かって延びる、例えばビアホール電
極からなる内部電極１２と、基板１１の表面あるいは裏
面において内部電極１２の一端を開口させた開口端面１
３からなる外部電極１４とで構成される。
【００１１】この際、各誘電体シート１１ａ〜１１ｄ上
の導体パターン１６は、内部電極１２でそれぞれ接続さ
れる。また、最上層あるいは最下層の誘電体シート１１
ａ、１１ｄに形成される内部電極１２が、基板１１の内
部から表面あるいは裏面に向かって延び、基板１１の表
面あるいは裏面において、その一端を開口させて開口端
面１３を形成し、その開口端面１３が外部電極１４とな
る。
の導体パターン１６は、内部電極１２でそれぞれ接続さ
れる。また、最上層あるいは最下層の誘電体シート１１
ａ、１１ｄに形成される内部電極１２が、基板１１の内
部から表面あるいは裏面に向かって延び、基板１１の表
面あるいは裏面において、その一端を開口させて開口端
面１３を形成し、その開口端面１３が外部電極１４とな
る。
【００１２】そして、以上のような構成の多層回路基板
１０において、基板１１の裏面に形成される外部電極１
４を、プリント基板１上のランド２に、はんだ３を用い
て直接固定することにより、多層回路基板１０がプリン
ト基板１に実装される。また、基板１１の表面に形成さ
れる外部電極１４には、電子部品１５がはんだ付けによ
り接続される。
１０において、基板１１の裏面に形成される外部電極１
４を、プリント基板１上のランド２に、はんだ３を用い
て直接固定することにより、多層回路基板１０がプリン
ト基板１に実装される。また、基板１１の表面に形成さ
れる外部電極１４には、電子部品１５がはんだ付けによ
り接続される。
【００１３】次に、多層回路基板１０の製造方法につい
て説明する。まず、酸化バリウム、酸化アルミニウム、
シリカを主成分とする誘電材料からなる複数のマザー誘
電体シートを用意する。次いで、パンチング加工により
ビアホールを、導体ペーストのスクリーン印刷により導
体パターン１６を形成する。なお、導体パターン１６の
導体ペーストを印刷する際、ビアホール内に導体ペース
トが充填されることにより内部電極１２が形成され、各
マザー誘電体シート上の導体パターン１６がその内部電
極１２により接続されることとなる。
て説明する。まず、酸化バリウム、酸化アルミニウム、
シリカを主成分とする誘電材料からなる複数のマザー誘
電体シートを用意する。次いで、パンチング加工により
ビアホールを、導体ペーストのスクリーン印刷により導
体パターン１６を形成する。なお、導体パターン１６の
導体ペーストを印刷する際、ビアホール内に導体ペース
トが充填されることにより内部電極１２が形成され、各
マザー誘電体シート上の導体パターン１６がその内部電
極１２により接続されることとなる。
【００１４】次いで、それらの複数のマザー誘電体シー
トを積層、圧着してマザー積層体を形成した後、マザー
積層体及び内部電極１２を一体焼結し、各ブロックに切
断すると、基板１１の表面あるいは裏面に、内部電極１
２の一端の開口端面１３で構成される外部電極１４を備
えた多層回路基板１０が完成する。
トを積層、圧着してマザー積層体を形成した後、マザー
積層体及び内部電極１２を一体焼結し、各ブロックに切
断すると、基板１１の表面あるいは裏面に、内部電極１
２の一端の開口端面１３で構成される外部電極１４を備
えた多層回路基板１０が完成する。
【００１５】図２に、本発明の多層回路基板の第２の実
施例の断面図を示す。多層回路基板２０は、酸化アルミ
ニウムを主成分とする誘電材料からなる単層の基板２１
と、基板２１の内部から表面及び裏面に向かって延び
る、例えばビアホール電極からなる内部電極２２と、基
板２１の表面及び裏面において内部電極２２の一端及び
他端を開口させた開口端面２３からなる外部電極２４と
で構成される。
施例の断面図を示す。多層回路基板２０は、酸化アルミ
ニウムを主成分とする誘電材料からなる単層の基板２１
と、基板２１の内部から表面及び裏面に向かって延び
る、例えばビアホール電極からなる内部電極２２と、基
板２１の表面及び裏面において内部電極２２の一端及び
他端を開口させた開口端面２３からなる外部電極２４と
で構成される。
【００１６】そして、以上のような構成の多層回路基板
２０において、基板２１の裏面に形成される外部電極２
４を、プリント基板１上のランド２に、はんだ３を用い
て直接固定することにより、多層回路基板２０がプリン
ト基板１に実装される。また、基板２１の表面に形成さ
れる外部電極２４には、電子部品２５がはんだ付けによ
り接続される。
２０において、基板２１の裏面に形成される外部電極２
４を、プリント基板１上のランド２に、はんだ３を用い
て直接固定することにより、多層回路基板２０がプリン
ト基板１に実装される。また、基板２１の表面に形成さ
れる外部電極２４には、電子部品２５がはんだ付けによ
り接続される。
【００１７】次に、多層回路基板２０の製造方法につい
て説明する。まず、酸化アルミニウムを主成分とする誘
電材料からなる単層のマザー基板を用意する。次いで、
ドリル加工によりビアホールを形成し、そのビアホール
内に導体ペーストを充填することにより内部電極２２を
形成する。
て説明する。まず、酸化アルミニウムを主成分とする誘
電材料からなる単層のマザー基板を用意する。次いで、
ドリル加工によりビアホールを形成し、そのビアホール
内に導体ペーストを充填することにより内部電極２２を
形成する。
【００１８】次いで、マザー基板及び内部電極２２を一
体焼結し、各ブロックに切断すると、基板２１の表面及
び裏面に、内部電極２２の一端及び他端の２３で構成さ
れる外部電極２４を備えた多層回路基板２０が完成す
る。
体焼結し、各ブロックに切断すると、基板２１の表面及
び裏面に、内部電極２２の一端及び他端の２３で構成さ
れる外部電極２４を備えた多層回路基板２０が完成す
る。
【００１９】上述した第１及び第２の実施例の多層回路
基板によれば、一体焼結により基板と一体化している内
部電極の一端あるいは両端の開口端面を外部電極として
用いているため、外部電極と基板との密着強度を、内部
電極と基板との密着強度と同等の２０００〜５０００ｋ
ｇｆ／ｃｍ2まで向上させることができる。したがっ
て、したがって、外部電極と基板との間の密着の熱的あ
るいは機械的ストレスに対する耐久力が従来よりも向上
する。
基板によれば、一体焼結により基板と一体化している内
部電極の一端あるいは両端の開口端面を外部電極として
用いているため、外部電極と基板との密着強度を、内部
電極と基板との密着強度と同等の２０００〜５０００ｋ
ｇｆ／ｃｍ2まで向上させることができる。したがっ
て、したがって、外部電極と基板との間の密着の熱的あ
るいは機械的ストレスに対する耐久力が従来よりも向上
する。
【００２０】また、従来のように基板中に外部電極を拡
散させて、基板と外部電極との接着強度を向上させる必
要がないため、基板の絶縁抵抗の低下を防ぐことができ
る。
散させて、基板と外部電極との接着強度を向上させる必
要がないため、基板の絶縁抵抗の低下を防ぐことができ
る。
【００２１】さらに、一体焼結により基板と一体化して
いる内部電極の一端の開口端面を外部電極として用いて
いるため、基板の表面あるいは裏面に、スクリーン印刷
等で別途、外部電極を設ける必要がない。したがって、
多層回路基板の製造工程が簡略化し、低コスト化が可能
となる。
いる内部電極の一端の開口端面を外部電極として用いて
いるため、基板の表面あるいは裏面に、スクリーン印刷
等で別途、外部電極を設ける必要がない。したがって、
多層回路基板の製造工程が簡略化し、低コスト化が可能
となる。
【００２２】また、内部電極の一端あるいは両端の開口
端面からなる多層回路基板の外部電極と、多層回路基板
が実装されるプリント基板上のランドとをはんだで直接
固定するため、多層回路基板の外部電極とプリント基板
上のランドとの接着強度を、内部電極と基板との密着強
度である２０００〜５０００ｋｇｆ／ｃｍ2まで向上さ
せることができる。したがって、多層回路基板の外部電
極とプリント基板上のランドとの間の接着の熱的あるい
は機械的ストレスに対する耐久力が従来よりも向上す
る。
端面からなる多層回路基板の外部電極と、多層回路基板
が実装されるプリント基板上のランドとをはんだで直接
固定するため、多層回路基板の外部電極とプリント基板
上のランドとの接着強度を、内部電極と基板との密着強
度である２０００〜５０００ｋｇｆ／ｃｍ2まで向上さ
せることができる。したがって、多層回路基板の外部電
極とプリント基板上のランドとの間の接着の熱的あるい
は機械的ストレスに対する耐久力が従来よりも向上す
る。
【００２３】なお、上述の第1及び第２の実施例の多層
回路基板においては、基板が酸化バリウム、酸化アルミ
ニウム、シリカを主成分とする誘電材料、あるいは酸化
アルミニウムを主成分とする誘電材料により構成される
場合について説明したが、基板としてはこれらの誘電材
料に限定されるものではなく、酸化チタン、酸化ネオジ
ウムを主成分とする誘電材料、ニッケル、コバルト、鉄
を主成分とする磁性材料、あるいは誘電材料と磁性材料
の組み合わせでもよい。
回路基板においては、基板が酸化バリウム、酸化アルミ
ニウム、シリカを主成分とする誘電材料、あるいは酸化
アルミニウムを主成分とする誘電材料により構成される
場合について説明したが、基板としてはこれらの誘電材
料に限定されるものではなく、酸化チタン、酸化ネオジ
ウムを主成分とする誘電材料、ニッケル、コバルト、鉄
を主成分とする磁性材料、あるいは誘電材料と磁性材料
の組み合わせでもよい。
【００２４】また、図３に示すように、基板１１の表面
あるいは裏面近傍で内部電極１２が太くなっていてもよ
い。この場合には、内部電極１２の開口端面１３からな
る外部電極１４の開口面積が大きくなるため、はんだ面
積が大きくなり、その結果、多層回路基板とプリント基
板との接着強度、あるいは多層回路基板とその表面に搭
載される電子部品との接着強度がより向上する。
あるいは裏面近傍で内部電極１２が太くなっていてもよ
い。この場合には、内部電極１２の開口端面１３からな
る外部電極１４の開口面積が大きくなるため、はんだ面
積が大きくなり、その結果、多層回路基板とプリント基
板との接着強度、あるいは多層回路基板とその表面に搭
載される電子部品との接着強度がより向上する。
【００２５】さらに、内部電極の断面形状は、丸形、楕
円形、矩形等いずれの形でもよく、その大きさは、φ
０．０５ｍｍ〜φ２．０ｍｍ程度、０．０５ｍｍ□〜
２．０ｍｍ□程度が適切である。
円形、矩形等いずれの形でもよく、その大きさは、φ
０．０５ｍｍ〜φ２．０ｍｍ程度、０．０５ｍｍ□〜
２．０ｍｍ□程度が適切である。
【００２６】また、一端の開口端面が外部電極となる内
部電極の他端が、基板の内部で導体パターンに接続され
る（図１）、あるいは開口端面となり外部電極を形成す
る（図２）場合について説明したが、他端が基板の内部
で何れにも接続されていない内部電極が含まれていても
よい。この場合には、外部電極が多くなるため、多層回
路基板とプリント基板との接着強度、あるいは多層回路
基板とその表面に搭載される電子部品との接着強度がさ
らに向上する。
部電極の他端が、基板の内部で導体パターンに接続され
る（図１）、あるいは開口端面となり外部電極を形成す
る（図２）場合について説明したが、他端が基板の内部
で何れにも接続されていない内部電極が含まれていても
よい。この場合には、外部電極が多くなるため、多層回
路基板とプリント基板との接着強度、あるいは多層回路
基板とその表面に搭載される電子部品との接着強度がさ
らに向上する。
【００２７】さらに、内部電極の一端が基板の表面に開
口している開口端面からなる外部電極が、基板の表面に
形成される回路パターンの一部に接続されていてもよ
い。
口している開口端面からなる外部電極が、基板の表面に
形成される回路パターンの一部に接続されていてもよ
い。
【００２８】
【発明の効果】本発明の多層回路基板によれば、一体焼
結により基板と一体化している内部電極の一端あるいは
両端の開口端面を外部電極として用いているため、外部
電極と基板との密着強度を、内部電極と基板との密着強
度と同等の２０００〜５０００ｋｇｆ／ｃｍ2まで向上
させることができる。したがって、外部電極と基板との
間の密着の熱的あるいは機械的ストレスに対する耐久力
が従来よりも向上する。
結により基板と一体化している内部電極の一端あるいは
両端の開口端面を外部電極として用いているため、外部
電極と基板との密着強度を、内部電極と基板との密着強
度と同等の２０００〜５０００ｋｇｆ／ｃｍ2まで向上
させることができる。したがって、外部電極と基板との
間の密着の熱的あるいは機械的ストレスに対する耐久力
が従来よりも向上する。
【００２９】また、従来のように基板中に外部電極を拡
散させて、基板と外部電極との接着強度を向上させる必
要がないため、基板の絶縁抵抗の低下を防ぐことができ
る。
散させて、基板と外部電極との接着強度を向上させる必
要がないため、基板の絶縁抵抗の低下を防ぐことができ
る。
【００３０】さらに、一体焼結により基板と一体化して
いる内部電極の一端の開口端面を外部電極として用いて
いるため、基板の表面あるいは裏面に、スクリーン印刷
等で別途、外部電極を設ける必要がないため、多層回路
基板の製造工程が簡略化し、低コスト化が可能となる。
いる内部電極の一端の開口端面を外部電極として用いて
いるため、基板の表面あるいは裏面に、スクリーン印刷
等で別途、外部電極を設ける必要がないため、多層回路
基板の製造工程が簡略化し、低コスト化が可能となる。
【００３１】本発明の多層回路基板の実装方法によれ
ば、内部電極の一端あるいは両端の開口端面からなる多
層回路基板の外部電極と、多層回路基板が実装されるプ
リント基板上のランドとを直接固定するため、多層回路
基板の外部電極とプリント基板上のランドとの接着強度
を、多層回路基板の内部電極と基板との密着強度である
２０００〜５０００ｋｇｆ／ｃｍ2まで向上させること
ができる。したがって、多層回路基板の外部電極とプリ
ント基板上のランドとの間の接着の熱的あるいは機械的
ストレスに対する耐久力が従来よりも向上する。
ば、内部電極の一端あるいは両端の開口端面からなる多
層回路基板の外部電極と、多層回路基板が実装されるプ
リント基板上のランドとを直接固定するため、多層回路
基板の外部電極とプリント基板上のランドとの接着強度
を、多層回路基板の内部電極と基板との密着強度である
２０００〜５０００ｋｇｆ／ｃｍ2まで向上させること
ができる。したがって、多層回路基板の外部電極とプリ
ント基板上のランドとの間の接着の熱的あるいは機械的
ストレスに対する耐久力が従来よりも向上する。
【図１】本発明の多層回路基板に係る第１の実施例の断
面図である。
面図である。
【図２】本発明の多層回路基板に係る第２の実施例の断
面図である。
面図である。
【図２】図１の多層回路基板の変形例を示す一部拡大断
面図である。
面図である。
【図４】従来の多層回路基板を示す断面図である。
１０、２０ 多層回路基板 １１、２１ 基板 １２、２２ 内部電極 １３、２３ 開口端面 １４、２４ 外部電極
【手続補正書】
【提出日】平成９年５月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の多層回路基板に係る第１の実施例の断
面図である。
面図である。
【図２】本発明の多層回路基板に係る第２の実施例の断
面図である。
面図である。
【図３】図１の多層回路基板の変形例を示す一部拡大断
面図である。
面図である。
【図４】従来の多層回路基板を示す断面図である。
【符号の説明】 １０、２０ 多層回路基板 １１、２１ 基板 １２、２２ 内部電極 １３、２３ 開口端面 １４、２４ 外部電極
Claims (2)
- 【請求項１】 誘電材料及び磁性材料の少なくとも一方
からなる基板と、該基板の内部から表面及び裏面の少な
くとも一方に向かって延び、前記基板と一体焼結してな
る内部電極と、該内部電極の一端を前記基板の表面に、
あるいは両端を前記基板の表裏面において開口させた開
口端面からなる外部電極とを備えることを特徴とする多
層回路基板。 - 【請求項２】 前記開口端面からなる外部電極と、実装
されるプリント基板上のランドとを直接固定することを
特徴とする請求項１に記載の多層回路基板の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082860A JPH10284838A (ja) | 1997-04-01 | 1997-04-01 | 多層回路基板及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082860A JPH10284838A (ja) | 1997-04-01 | 1997-04-01 | 多層回路基板及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284838A true JPH10284838A (ja) | 1998-10-23 |
Family
ID=13786106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9082860A Pending JPH10284838A (ja) | 1997-04-01 | 1997-04-01 | 多層回路基板及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284838A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363789B1 (ko) * | 1999-12-17 | 2002-12-11 | 삼성전기주식회사 | 공진기용 기판의 제조방법 |
| US6750537B2 (en) | 2000-11-27 | 2004-06-15 | Fujitsu Ten Limited | Substrate structure |
| US6759739B2 (en) * | 2001-10-31 | 2004-07-06 | Shinko Electric Industries Co., Ltd. | Multilayered substrate for semiconductor device |
-
1997
- 1997-04-01 JP JP9082860A patent/JPH10284838A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363789B1 (ko) * | 1999-12-17 | 2002-12-11 | 삼성전기주식회사 | 공진기용 기판의 제조방법 |
| US6750537B2 (en) | 2000-11-27 | 2004-06-15 | Fujitsu Ten Limited | Substrate structure |
| US6759739B2 (en) * | 2001-10-31 | 2004-07-06 | Shinko Electric Industries Co., Ltd. | Multilayered substrate for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
| JP3620260B2 (ja) | 電子部品 | |
| JPH10284838A (ja) | 多層回路基板及びその実装方法 | |
| JPH10294565A (ja) | 多層回路基板 | |
| JP3257531B2 (ja) | 積層電子部品 | |
| JPH10200008A (ja) | 多層回路基板及びその製造方法 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2002305128A (ja) | 積層電子部品及びその製造方法 | |
| JPH10335822A (ja) | 積層セラミック回路基板 | |
| JP3935833B2 (ja) | 電子装置 | |
| JPH11111556A (ja) | 表面実装用のチップ部品 | |
| JP3104680B2 (ja) | 半導体装置の封止用キャップ及びその製造方法 | |
| JP2006032442A (ja) | 多層基板及びその製造方法 | |
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JP3872402B2 (ja) | 配線基板 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JPH1126940A (ja) | セラミック回路基板の製造方法 | |
| JPH01321695A (ja) | セラミック複合回路基板 | |
| JP5559588B2 (ja) | 電子部品素子収納用パッケージ | |
| JP2746515B2 (ja) | セラミックス配線基板 | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2842707B2 (ja) | 回路基板 | |
| JP2003273521A (ja) | セラミック多層基板の製造方法 | |
| JP2004179547A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |