JPH11271808A - 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】走査線と対向信号線とのショートする確率を下
げ、製造歩留りを向上できる表示装置用アレイ基板及び
アレイ基板を備えた平面表示装置並びにアレイ基板の製
造方法を提供することを目的とする。 【解決手段】絶縁性基板上の同一層に、走査線１０２と
対向信号線１０３とが交互に形成される。走査線１０２
及び対向信号線１０３に交差するように絶縁膜を介して
表示信号線１０９が形成され、対向信号線１０３に交差
するように絶縁膜を介して画素電極１１０及び対向電極
１１１が形成される。隣接する画素の走査線１０２ａと
対向信号線１０３との間の絶縁膜には、絶縁性基板の表
面まで貫通する開口部１１５が形成されている。対向電
極１１１は、絶縁膜に形成されたコンタクトホール１１
３を介して対向信号線１０３に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表示装置用アレ
イ基板およびこのアレイ基板を備えた平面表示装置並び
にこのアレイ基板の製造方法に関する。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイに代わる平面
表示装置が盛んに開発されており、中でも液晶表示装置
は、軽量、薄型、低消費電力等の利点から特に注目を集
めている。

【０００３】この液晶表示装置は、対向電極と表示画素
電極との間に電圧を時分割的に印加するだけで液晶を駆
動させるシンプルマトリクス型液晶表示装置や、より高
い画質を得るために、各画素毎にスイッチング素子を組
み込んだアクティブマトリクス型液晶表示装置が実用化
されている。特に最近では、モニタ用途を対象とした高
視野角化が求められており、各種方式の高視野角化技術
の開発が行われている。

【０００４】特に、同一基板上に表示画素電極と対向電
極とを形成することで、基板に対して略水平に生じる電
場で液晶を応答させるＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗ
ｉｔｃｈｉｎｇ）方式と呼ばれるものが注目を集めてい
る。

【０００５】このＩＰＳ方式のアクティブマトリクス型
液晶表示装置に適用されるアレイ基板は、図１に示すよ
うに、ガラス基板上の行方向に沿って平行に形成された
走査線１および対向信号線２を備えている。この走査線
１および対向信号線２は、ガラス基板上に成膜された同
一材料をパターニングすることによって形成されてい
る。対向信号線２は、各画素毎に列方向に延出された複
数の対向電極２Ａを有している。

【０００６】また、このアレイ基板は、絶縁膜上の走査
線１と交差する方向すなわちガラス基板の列方向に沿っ
て平行に形成された表示信号線３を備えている。この表
示信号線３は、走査線１をゲート電極とする薄膜トラン
ジスタ４のドレイン電極に接続されている。また、絶縁
膜上には、薄膜トランジスタ４のソース電極に接続され
ているとともに、列方向に延出された画素電極５が配置
されている。この表示信号線３および画素電極５は、絶
縁膜上に成膜された同一材料をパターニングすることに
よって形成されている。

【０００７】このようなＩＰＳ方式のアクティブマトリ
クス型液晶表示装置では、対向信号線２から対向電極２
Ａに供給された電圧と、表示信号線３から薄膜トランジ
スタ４を介して画素電極５に供給された電圧との電位差
により、ガラス基板に略平行な電界を形成し、液晶分子
を制御している。

【０００８】

【発明が解決しようとする課題】ところで、上記したア
レイ基板は、走査線１と対向信号線２とは、同一層に形
成されており、対向信号線２と列方向に隣接する画素の
走査線１ａとの間の領域は、非表示領域となるため、で
きるだけ間隔を狭くする必要がある。しかしながら、対
向信号線２と隣接画素の走査線１ａとの距離が近くなる
と、走査線１、１ａおよび対向信号線２の成膜時やフォ
トリソグラフィによるパターニング時に、パーティクル
等のゴミにより、走査線１ａと対向信号線２とがショー
トして、表示上線欠陥となる虞がある。

【０００９】すなわち、ガラス基板上に成膜された金属
膜をパターニングする際に、金属膜表面に塗布されたフ
ォトレジストやフォトレジスト上に配置されるフォトマ
スクにゴミが付着している場合、ゴミの部分が未露光領
域となる。このため、フォトレジストを現像しても、未
露光領域には、フォトレジストが残る。その結果、露出
した金属膜をエッチングによって除去しても、フォトレ
ジストが残存している未露光領域は、金属膜が露出して
いないために除去できない。

【００１０】このように、金属膜が除去されなかった部
分には、常に導通されるため、表示不良の原因となる。
このような問題は、同一材料の金属膜を同一層に成膜し
てパターニングすることによって、異なる電圧が供給さ
れる２種類以上の配線を形成する際に発生しうる問題で
あり、特に、これらの配線が近接して配置される場合に
は、発生する確率が極めて高くなる。このような表示不
良が発生する確率が高くなることにより、製造歩留まり
が低下する。

【００１１】そこで、この発明は、上記問題点を解決す
るためになされたものであり、走査線と対向信号線との
ショートする確率を下げ、製造歩留りを向上できる表示
装置用アレイ基板及びこのアレイ基板を備えた平面表示
装置並びにこのアレイ基板の製造方法を提供することを
目的とする。

【００１２】

【課題を解決するための手段】この発明は、上記問題点
に基づきなされたもので、請求項１に記載の発明によれ
ば、絶縁性基板上の第１方向に沿って延出されていると
ともに第１方向に交差する第２方向に並列して形成され
た走査線と、前記隣接する走査線から所定の間隔をおい
て配置されているとともに第１方向に沿って延出された
対向信号線と、前記走査線上および対向信号線上を含む
前記絶縁性基板上に設けられた絶縁膜と、前記走査線お
よび対向信号線に前記絶縁膜を介して交差する第２方向
に沿って延出されているとともに第１方向に並列して形
成された表示信号線と、前記走査線と前記表示信号線と
の交差部分に設けられたスイッチング素子と、前記スイ
ッチング素子に電気的に接続された第１電極と、前記第
１電極と所定の間隙をもって並設され、前記対向信号線
に電気的に接続された第２電極と、を備え、前記隣接す
る走査線と前記対向信号線との間の前記絶縁膜に開口部
が形成されたことを特徴とする表示装置用アレイ基板が
提供される。

【００１３】請求項８に記載の発明によれば、絶縁性基
板上の第１方向に沿って延出されているとともに第１方
向に交差する第２方向に並列して形成された走査線と、
前記隣接する走査線から所定の間隔をおいて配置されて
いるとともに第１方向に沿って延出された対向信号線
と、前記走査線上および対向信号線上を含む前記絶縁性
基板上に設けられた絶縁膜と、前記走査線および対向信
号線に前記絶縁膜を介して交差する第２方向に沿って延
出されているとともに第１方向に並列して形成された表
示信号線と、前記走査線と前記表示信号線との交差部分
に設けられたスイッチング素子と、前記スイッチング素
子に電気的に接続された第１電極と、前記第１電極と所
定の間隙をもって並設され、前記対向信号線に電気的に
接続された第２電極と、を備え、前記隣接する走査線と
前記対向信号線との間の前記絶縁膜に開口部が形成され
たアレイ基板と、このアレイ基板に所定の間隔をおいて
対向配置された対向基板と、前記アレイ基板と対向基板
との間に挟持されているとともに、前記アレイ基板と対
向基板との間を通過する光を、前記アレイ基板の第１電
極と第２電極との間に形成される電界によって変調する
光変調層と、を備えたことを特徴とする平面表示装置が
提供される。

【００１４】請求項９に記載の発明によれば、絶縁性基
板上の第１方向に沿って延出された走査線を第１方向に
交差する第２方向に並列して形成し、第１方向に沿って
延出された対向信号線を隣接する走査線から所定の間隔
をおいて配置し、前記走査線および対向信号線を絶縁膜
で覆い、前記絶縁膜上に前記走査線を制御端子とするス
イッチング素子を形成し、前記走査線と前記対向信号線
との間の絶縁膜に開口部を形成し、前記絶縁膜の前記対
向信号線上にコンタクトホールを形成し、前記走査線お
よび対向信号線に絶縁膜を介して交差する第２方向に沿
って延出された表示信号線を前記スイッチング素子に接
続するように第１方向に並列して形成し、前記絶縁膜上
に第１電極を前記スイッチング素子に接続するように形
成し、前記絶縁膜上に第２電極を前記対向信号線に接続
するように形成したことを特徴とする表示装置用アレイ
基板の製造方法が提供される。

【００１５】

【発明の実施の形態】以下、図面を参照してこの発明の
表示装置用アレイ基板及びこのアレイ基板を備えた平面
表示装置並びにこのアレイ基板の製造方法の実施の形態
について詳細に説明する。このアレイ基板は、例えば平
面表示装置としてのＩｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎ
ｇ方式すなわちＩＰＳ方式の液晶表示装置に適用される
ものである。

【００１６】このＩＰＳ方式の液晶表示装置は、第１電
極としての画素電極、第２電極としての対向電極、およ
びスイッチング素子としての薄膜トランジスタすなわち
ＴＦＴを有するアレイ基板を備えている。また、この液
晶表示装置は、アレイ基板に対して所定の間隔をおいて
対向配置された対向基板、および、アレイ基板と対向基
板との間に配置された光変調層としての液晶層を備えて
いる。

【００１７】そして、このＩＰＳ方式の液晶表示装置
は、画素電極に供給された電圧と、対向電極に供給され
た電圧との電圧差によって、基板に略平行な横電界を形
成し、液晶層に含まれる液晶分子の駆動を制御し、画像
表示を行う。

【００１８】図２は、この発明の一実施形態に係る表示
装置用アレイ基板の一部を概略的に示す平面図である。
図３は、図２に示した表示用アレイ基板のＡ−Ａ線で破
断した断面を概略的に示す図である。図４は、図２に示
した表示用アレイ基板のＢ−Ｂ線で破断した断面を概略
的に示す図である。

【００１９】図２乃至図４に示したように、アレイ基板
１００は、絶縁性基板としてのガラス基板１０１上の第
１方向としての行方向すなわち水平方向に延出された走
査線１０２と、走査線１０２から所定の距離をおいて配
置されているとともに水平方向に延出された対向信号線
１０３とを備えている。これらの走査線１０２および対
向信号線１０３は、第１方向に交差する第２方向として
の列方向すなわち垂直方向に交互に並列して配置されて
いる。すなわち、所定の画素における対向信号線１０３
は、図２に示すように、この画素に対して列方向に隣接
する画素の走査線１０２ａに近接して配置されている。

【００２０】対向信号線１０３は、画素領域側に拡張さ
れた補助容量形成部１０３Ｃを有している。走査線１０
２および対向信号線１０３は、ガラス基板１０１上に成
膜された同一の第１金属膜、例えばアルミニウム−イッ
トリウム（Ａｌ−Ｙ）合金やアルミニウム−ネオジウム
（Ａｌ−Ｎｄ）合金などのアルミニウム合金、あるい
は、アルミニウム合金とモリブデン（Ｍｏ）との積層膜
をパターニングすることによって形成されている。

【００２１】これら走査線１０１上および対向信号線１
０３上を含むアレイ基板１００の全面には、図３及び図
４に示したように、ゲート絶縁膜１０４であるシリコン
窒化膜が配置されている。

【００２２】図２乃至図４に示したように、ゲート絶縁
膜１０４における対向信号線１０３の直上に位置する所
定位置には、後にゲート絶縁膜１０４上に形成される第
２電極としての対向電極１１１を形成した際に、対向電
極１１１と対向信号線１０３とを電気的に接続するため
のコンタクトホール１１３が形成されている。また、対
向信号線１０３とこの対向信号線１０３に近接して配置
された走査線１０２ａとの間におけるゲート絶縁膜１０
４には、ガラス基板１０１の表面まで貫通した開口部１
１５が形成されている。

【００２３】このため、互いに近接して配置された走査
線１０２ａと対向信号線１０３との間でショートしてい
たとしても、ゲート絶縁膜１０４が除去されているため
に、ショートしている部分の金属膜が露出され、後の金
属膜のエッチング処理によりショーと部分の金属膜を除
去することが可能となる。

【００２４】したがって、異なる電圧が供給される互い
に近接して配置された走査線１０２ａと対向信号線１０
３とのショートを効果的に防止することが可能となる。
また、図２乃至図４に示したように、アレイ基板１００
は、ゲート絶縁膜１０４を介してガラス基板１０１の垂
直方向に延出された表示信号線１０９を備えている。こ
の表示信号線１０９は、モリブデン（Ｍｏ）とアルミニ
ウム（Ａｌ）との積層膜をパターニングすることによっ
て水平方向に並列して形成されている。この表示信号線
１０９は、薄膜トランジスタ１２０の入力端子としての
ソース電極１０９ａと一体に形成されることによって電
気的に接続されている。

【００２５】さらに、アレイ基板１００は、ゲート絶縁
膜１０４を介してガラス基板１０１の垂直方向に延出さ
れた第１電極としての画素電極１１０と、ゲート絶縁膜
１０４を介してガラス基板の垂直方向に延出されている
とともに画素電極１１０に対して所定の間隔、例えば７
μｍの間隔をおいて配置された第２電極としての対向電
極１１１とを備えている。画素電極１１０は、薄膜トラ
ンジスタ１２０の出力端子としてのドレイン電極１１０
ａと一体に形成されることによって電気的に接続されて
いる。対向電極１１１は、ゲート絶縁膜１０４に形成さ
れたコンタクトホール１１３を介して対向信号線１０３
に電気的に接続されている。

【００２６】画素電極１１０は、ゲート絶縁膜１０４を
介して対向信号線１０３における補助容量形成部１０３
Ｃ上に配置された補助容量形成部１１０Ｃを有してい
る。そして、対向信号線１０３における補助容量形成部
１０３Ｃと、画素電極１１０における補助容量形成部１
１０Ｃとにより、図４に示すような補助容量Ｃｓを形成
している。

【００２７】表示信号線１０９、画素電極１１０、およ
び対向電極１１１は、第１のゲート絶縁膜１０４上に成
膜された同一の第２金属膜、例えばモリブデンとアルミ
ニウムとの積層膜をパターニングすることによって形成
されている。

【００２８】これら表示信号線１０９、画素電極１１
０、および対向電極１１１は、それぞれ保護膜として機
能するパッシベーション膜１１２によって覆われてい
る。次に、このアレイ基板の製造プロセスについて、図
５を参照して詳細に説明する。図５の（ａ）乃至（ｆ）
は、図２におけるＡ−Ａ線断面を用いてアレイ基板の製
造過程を示す工程断面図である。

【００２９】まず、図５の（ａ）に示したように、ガラ
ス基板１０１上にスパッタ法によりアルミニウム合金膜
を２５０ｎｍ厚で成膜した後、このアルミニウム合金膜
上にモリブデン膜を５０ｎｍ厚で成膜することにより、
第１金属膜としてのアルミニウム合金膜−モリブデン膜
を形成する。このモリブデン膜の表面にフォトレジスト
を塗布した後、第１のマスクパターンを介してフォトレ
ジストを露光し、フォトレジストを現像することによっ
て、不要な領域のフォトレジストが除去されてアルミニ
ウム合金膜−モリブデン膜を露出させる。フォトレジス
トが除去されて露出されたアルミニウム合金膜−モリブ
デン膜をエッチングして除去した後、フォトレジストを
剥離する。

【００３０】このようなフォトリソグラフィによるパタ
ーニングにより、ガラス基板１０１上の行方向に延出さ
れた複数の走査線１０２，１０２ａと、隣接する走査線
１０２および１０２ａの間の行方向に延出された対向信
号線１０３とを同時に形成する。また、対向信号線１０
３と一体に補助容量形成部１０３Ｃを形成する。

【００３１】続いて、図５の（ｂ）に示したように、ア
レイ基板の全面にプラズマＣＶＤ法により３５０ｎｍ厚
のシリコン窒化膜によって形成されたゲート絶縁膜１０
４を成膜する。そして、このゲート絶縁膜１０４上に、
プラズマＣＶＤ法により５０ｎｍ厚のアモルファス・シ
リコン（ａ−Ｓｉ：Ｈ）膜によって形成された半導体膜
１０６を成膜する。この半導体膜１０６上に、プラズマ
ＣＶＤ法により３００ｎｍ厚のシリコン窒化膜によって
形成されたチャネル保護膜１０７を成膜する。

【００３２】このチャネル保護膜１０７を、走査線１０
２をマスクとした裏面露光を行った後、第２のマスクパ
ターンを用いて、同様のフォトリソグラフィによるパタ
ーニングを行うことにより、島状のチャネル保護膜１０
７を形成する。

【００３３】続いて、図５の（ｃ）に示したように、半
導体膜１０６およびチャネル保護膜１０７上に、プラズ
マＣＶＤ法により不純物としてリンを含む５０ｎｍ厚の
ｎ＋ａ−Ｓｉ：Ｈによって形成された低抵抗半導体膜１
０８を成膜する。この低抵抗半導体膜１０８と、半導体
膜１０６とを、第３のマスクパターンを用いて、同様の
フォトリソグラフィによるパターニングを行うことによ
り、島状の低抵抗半導体膜１０８、および半導体膜１０
６を形成する。

【００３４】続いて、図５の（ｄ）に示したように、第
４のマスクパターンを用いて、同様のフォトリソグラフ
ィによるパターニングを行うことにより、対向信号線１
０３上のゲート絶縁膜１０４に穴をあけて、図２に示し
たようなコンタクトホール１１３を形成する。また、こ
のとき、同時に、走査線１０２ａと対向信号線１０３と
の間のゲート絶縁膜１０４に穴をあけて、図２に示した
ような開口部１１５を形成する。この開口部１１５は、
ガラス基板１０１の表面まで貫通するように形成されて
いる。

【００３５】続いて、図５の（ｅ）に示したように、ア
レイ基板１００の全面にスパッタ法により５０ｎｍ厚の
Ｍｏ、２００ｎｍ厚のＡｌ、５０ｎｍ厚のＭｏを順に成
膜することにより、第２金属膜としてのＭｏとＡｌとの
積層膜を形成する。このＭｏ−Ａｌ−Ｍｏの積層膜と、
低抵抗半導体膜１０８とを、第５のマスクパターンを用
いて、同様のフォトリソグラフィによるパターニングを
行うことにより、ソース電極１０９ａと一体の表示信号
線１０９と、ドレイン電極１１０ａと一体の画素電極１
１０と、対向電極１１１とを形成するとともに、薄膜ト
ランジスタ１２０のソース電極１０９ａとドレイン電極
１１０ａとの間の低抵抗半導体膜１０８を除去する。こ
れにより、対向電極１１１は、コンタクトホール１１３
を介して対向信号線１０３に電気的に接続される。

【００３６】続いて、図５の（ｆ）に示したように、ア
レイ基板１００の全面にプラズマＣＶＤ法により２００
ｎｍ厚のシリコン窒化膜を成膜する。このシリコン窒化
膜を、第６のマスクパターンを用いて、フォトリソグラ
フィによるパターニングを行うことにより、パッシべー
ション膜１１２を形成する。このパッシベーション膜１
１２は、表示信号線１０９、画素電極１１０、および対
向電極１１１をそれぞれの形状に合わせて個別に覆うよ
うに形成される。

【００３７】このようにして、アレイ基板１００が完成
する。また、このパッシベーション膜１１２を形成した
後に、同一マスクパターンで、第１金属膜としてのアル
ミニウム合金膜−モリブデン膜をエッチングすることに
より、フォトリソグラフィ工程を増やすことなく、同一
層に近接して形成された走査線１０２ａと対向信号線１
０３とのショート不良を抑制することが可能となる。

【００３８】すなわち、それぞれ異なる電圧信号が供給
される走査線１０２、１０２ａ、および、対向信号線１
０３をガラス基板１０１上に形成する工程において、成
膜された第１金属膜をフォトリソグラフィによるパター
ニングする際に、フォトレジスト上またはマスクパター
ン上にゴミが付着していたために導通したとしても、ゲ
ート絶縁膜１０４によって覆われずに開口部１１５にお
いて露出している第１金属膜をエッチングによって除去
することによって、製造工程数を増加することなく不所
望な配線間の導通を防止することが可能となる。

【００３９】さらに、パッシベーション膜１１２を形成
した後に、同一マスクパターンで、第２金属膜としての
Ｍｏ−Ａｌ−Ｍｏ積層膜をエッチングすれば、フォトリ
ソグラフィ工程を増やすことなく、同一層に形成された
画素電極１１０と対向電極１１１、あるいは、表示信号
線１０９と対向電極１１１とのショート不良を抑制する
ことが可能となる。

【００４０】すなわち、それぞれ異なる電圧信号が供給
される表示信号線１０９、画素電極１１０、および対向
電極１１１をゲート絶縁膜１０４上に形成する工程にお
いて、成膜された第２金属膜をフォトリソグラフィによ
るパターニングする際に、フォトレジスト上またはマス
クパターン上にゴミが付着していたために導通したとし
ても、パッシベーション膜１１２によって覆われずに露
出しているＭｏ−Ａｌ−Ｍｏ積層膜をエッチングによっ
て除去することによって、製造工程数を増加することな
く不所望な配線間の導通を防止することが可能となる。

【００４１】なお、上述したような第２金属膜としての
Ｍｏ−Ａｌ−Ｍｏ積層膜をエッチングする工程におい
て、同時に、露出している第１金属膜としてのアルミニ
ウム合金膜−モリブデン膜もエッチングすることが可能
である。

【００４２】上述したように、この実施の形態に係るア
レイ基板によれば、走査線１０２ａと対向信号線１０３
との間でショート不良が発生した場合であっても、走査
線１０２ａと対向信号線１０３との間のゲート絶縁膜１
０４に、ガラス基板１０１まで貫通する開口部１１５を
形成した後に、第１金属膜をエッチングしたり、後にゲ
ート絶縁膜１０４上に成膜された第２金属膜をエッチン
グすることにより、走査線１０２と対向信号線１０３と
がショートする確立は、従来例で３〜５％であったのに
対して、０．５％と低減され、アレイ基板の製造歩留り
が大幅に向上した。

【００４３】また、上述したような構造のアレイ基板で
は、画素電極１１０と対向電極１１１とをゲート絶縁膜
１０４上の同一層に形成することが可能となり、従来の
ように、画素電極と対向電極とを異なる層に形成した場
合より、基板に対して略平行な均一の電界を形成するこ
とが可能となる。これにより、液晶分子の応答特性を向
上することが可能となり、より高品位な画像を表示する
ことができる。

【００４４】さらに、画素電極１１０と対向電極１１１
とは、同一のマスクパターンに基づいてパターニングさ
れるため、各画素電極１１０と対向電極１１１との間隙
は、マスクパターンに基づいて所望の間隙に形成され
る。これにより、従来の如く、それぞれ別のマスクパタ
ーンに基づいてパターニングする場合に、マスクずれに
基づいて生じる間隙のバラツキがなく、各所で均一な電
圧−透過率特性が得られる。

【００４５】このようにして形成されたアレイ基板１０
０の全面には、図６に示すように、液晶層に含まれる液
晶分子を所定の向きに配向するための配向膜１３０が設
けられ、また、アレイ基板１００の外表面には、偏光板
１４０が設けられている。

【００４６】一方、このアレイ基板１００とは別に形成
された対向基板２００は、ガラス基板２０１上における
アレイ基板１００の画素領域に対向する位置に設けられ
たカラーフィルタ２０２、アレイ基板１００の非画素領
域に対向する位置に設けられた遮光膜２０３、および液
晶層に含まれる液晶分子を所定の向きに配向するための
配向膜２０４を備えている。

【００４７】このようなアレイ基板１００および対向基
板２００は、互いに配向膜１３０および２０４が対向す
るように所定の間隔をおいてシール材によって貼り合せ
られ、このアレイ基板１００と対向基板２００との間に
光変調層としての液晶分子を含む液晶層３００を形成す
ることにより、平面表示装置としての液晶表示装置が構
成される。

【００４８】液晶分子は、アレイ基板１００に備えられ
た画素電極１１０と対向電極１１１との間に形成される
基板に略平行な電界によって応答し、液晶層３００を通
過する光を変調する。これにより、カラー画像を表示す
る。

【００４９】このように、配線のショートを抑制したア
レイ基板を用いて組み立てられた液晶表示装置は、表示
欠陥の発生が防止され、表示品位の良好なカラー画像を
表示することが可能となる。

【００５０】上述したように、この発明の表示装置用ア
レイ基板によれば、絶縁性基板上の同一層に成膜された
第１金属膜をパターニングすることにより、互いに異な
る電圧が供給される走査線および対向信号線を同時に形
成している。この時に形成される隣接画素の走査線およ
び対向信号線は、互いに近接して配置されるため、フォ
トリソグラフィによるパターニングの際にゴミなどがフ
ォトレジストやマスクパターンに付着した場合には、シ
ョート不良が発生する。

【００５１】このため、走査線上および対向信号線上を
含むアレイ基板全面に形成されたゲート絶縁膜におけ
る、隣接画素の走査線と対向信号線との間に、絶縁性基
板の表面まで貫通する開口部を形成した後に、第１金属
膜をエッチングしたり、後にゲート絶縁膜上に成膜され
た第２金属膜をエッチングすることにより、走査線と対
向信号線とのショートを防止することが可能となる。

【００５２】また、この発明の表示装置用アレイ基板に
よれば、ゲート絶縁膜上の同一層に成膜された第２金属
膜をパターニングすることにより、互いに異なる電圧が
供給される表示信号線、画素電極、および対向電極を同
時に形成している。そして、これら表示信号線、画素電
極、および対向電極は、それぞれ配線および電極の形状
の対応してパッシベーション膜によって覆われている。
この時に形成される表示信号線及び対向電極、あるい
は、画素電極および対向電極は、比較的近接して配置さ
れるため、フォトリソグラフィによるパターニングの際
にゴミなどがフォトレジストやマスクパターンに付着し
た場合にショートする虞があるが、それぞれの配線や電
極をパッシベーション膜で覆った後に、パッシベーショ
ン膜で覆われずに露出している第２金属膜をエッチング
して除去することによりショートを防止することができ
る。

【００５３】このように、同一層に形成された配線や電
極との間でのショートの確立が低減され、製造歩留まり
を向上することが可能となる。また、この発明の表示装
置用アレイ基板を備えた平面表示装置によれば、アレイ
基板上に形成された配線や電極との間でのショートによ
って生じる表示不良を低減することが可能となる。

【００５４】さらに、上述したような構造のアレイ基板
を適用することにより、アレイ基板上の同一層に形成し
た画素電極と対向電極との間で、基板に対して略平行な
均一の電界を形成することが可能となる。これにより、
光変調層としての液晶層に含まれる液晶分子の応答特性
を向上することが可能となり、より高品位な画像を表示
することができる。

【００５５】なお、この発明は、上述した実施の形態に
限定されずに、種々に変更可能である。例えば、この実
施の形態では、半導体膜１０６をアモルファス・シリコ
ンで構成する場合について説明したが、多結晶シリコン
膜等であってもよいことは言うまでもない。また、周辺
領域に駆動回路部を一体的に構成してもよい。

【００５６】

【発明の効果】以上説明したように、この発明によれ
ば、走査線と対向信号線とのショートする確率を下げ、
製造歩留りを向上できる表示装置用アレイ基板及びこの
アレイ基板を備えた平面表示装置並びにこのアレイ基板
の製造方法を提供することができる。

【図面の簡単な説明】

【図１】図１は、従来の平面表示装置に適用されるアレ
イ基板の構造を概略的に示す平面図である。

【図２】図２は、は、この発明の実施の形態に係る平面
表示装置用アレイ基板の構造を概略的に示す平面図であ
る。

【図３】図３は、図２に示した表示用アレイ基板のＡ−
Ａ線で破断した断面を概略的に示す図である。

【図４】図４は、図２に示した表示用アレイ基板のＢ−
Ｂ線で破断した断面を概略的に示す図である。

【図５】図５の（ａ）乃至（ｆ）は、図２におけるＡ−
Ａ線断面を用いてアレイ基板の製造過程を示す工程断面
図である。

【図６】図６は、この発明の表示装置用アレイ基板が適
用された平面表示装置としての液晶表示装置の構造を概
略的に示す断面図である。

【符号の説明】

１００…アレイ基板 １０１…ガラス基板 １０２…走査線 １０３…対向信号線 １０４…第１のゲート絶縁膜 １０５…第２のゲート絶縁膜 １０６…半導体膜 １０７…チャネル保護膜 １０８…低抵抗半導体膜 １０９…表示信号線 １０９ａ…ソース電極 １１０…画素電極 １１０ａ…ドレイン電極 １１１…対向電極 １１２…パッシペーション層 １１３…コンタクトホール １１５…開口部 １２０…薄膜トランジスタ ２００…対向基板 ３００…液晶層

Claims (12)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上の第１方向に沿って延出され
   ているとともに第１方向に交差する第２方向に並列して
   形成された走査線と、 前記隣接する走査線から所定の間隔をおいて配置されて
   いるとともに第１方向に沿って延出された対向信号線
   と、 前記走査線上および対向信号線上を含む前記絶縁性基板
   上に設けられた絶縁膜と、 前記走査線および対向信号線に前記絶縁膜を介して交差
   する第２方向に沿って延出されているとともに第１方向
   に並列して形成された表示信号線と、 前記走査線と前記表示信号線との交差部分に設けられた
   スイッチング素子と、 前記スイッチング素子に電気的に接続された第１電極
   と、 前記第１電極と所定の間隙をもって並設され、前記対向
   信号線に電気的に接続された第２電極と、を備え、 前記隣接する走査線と前記対向信号線との間の前記絶縁
   膜に開口部が形成されたことを特徴とする表示装置用ア
   レイ基板。
2. 【請求項２】前記第１電極および第２電極は、前記絶縁
   膜上に配置された同一層から成ることを特徴とする請求
   項１に記載の表示装置用アレイ基板。
3. 【請求項３】前記第１電極および第２電極は、前記表示
   信号線と同一の層から成ることを特徴とする請求項２に
   記載の表示装置用アレイ基板。
4. 【請求項４】前記第２電極は、前記絶縁膜に形成したコ
   ンタクトホールを介して前記対向信号線と電気的に接続
   されていることを特徴とする請求項２に記載の表示装置
   用アレイ基板。
5. 【請求項５】前記表示装置用アレイ基板は、少なくとも
   前記第１電極、第２電極および表示信号線を輪郭に沿っ
   て覆う保護膜を含むことを特徴とする請求項３に記載の
   表示装置用アレイ基板。
6. 【請求項６】前記表示装置用アレイ基板は、少なくとも
   前記開口部に対応する領域を除いて前記第１電極、第２
   電極、および表示信号線を覆う保護膜を含むことを特徴
   とする請求項１に記載の表示装置用アレイ基板。
7. 【請求項７】前記第１電極は、前記絶縁膜を介して前記
   対向信号線と重なる領域を含むことを特徴とする請求項
   １に記載の表示装置用アレイ基板。
8. 【請求項８】絶縁性基板上の第１方向に沿って延出され
   ているとともに第１方向に交差する第２方向に並列して
   形成された走査線と、 前記隣接する走査線から所定の間隔をおいて配置されて
   いるとともに第１方向に沿って延出された対向信号線
   と、 前記走査線上および対向信号線上を含む前記絶縁性基板
   上に設けられた絶縁膜と、 前記走査線および対向信号線に前記絶縁膜を介して交差
   する第２方向に沿って延出されているとともに第１方向
   に並列して形成された表示信号線と、 前記走査線と前記表示信号線との交差部分に設けられた
   スイッチング素子と、 前記スイッチング素子に電気的に接続された第１電極
   と、 前記第１電極と所定の間隙をもって並設され、前記対向
   信号線に電気的に接続された第２電極と、を備え、 前記隣接する走査線と前記対向信号線との間の前記絶縁
   膜に開口部が形成されたアレイ基板と、 このアレイ基板に所定の間隔をおいて対向配置された対
   向基板と、 前記アレイ基板と対向基板との間に挟持されているとと
   もに、前記アレイ基板と対向基板との間を通過する光
   を、前記アレイ基板の第１電極と第２電極との間に形成
   される電界によって変調する光変調層と、 を備えたことを特徴とする平面表示装置。
9. 【請求項９】絶縁性基板上の第１方向に沿って延出され
   た走査線を第１方向に交差する第２方向に並列して形成
   し、 第１方向に沿って延出された対向信号線を隣接する走査
   線から所定の間隔をおいて配置し、 前記走査線および対向信号線を絶縁膜で覆い、 前記絶縁膜上に前記走査線を制御端子とするスイッチン
   グ素子を形成し、 前記走査線と前記対向信号線との間の絶縁膜に開口部を
   形成し、 前記絶縁膜の前記対向信号線上にコンタクトホールを形
   成し、 前記走査線および対向信号線に絶縁膜を介して交差する
   第２方向に沿って延出された表示信号線を前記スイッチ
   ング素子に接続するように第１方向に並列して形成し、 前記絶縁膜上に第１電極を前記スイッチング素子に接続
   するように形成し、 前記絶縁膜上に第２電極を前記対向信号線に接続するよ
   うに形成したことを特徴とする表示装置用アレイ基板の
   製造方法。
10. 【請求項１０】前記絶縁性基板上に成膜された第１金属
    膜をパターニングすることにより前記走査線および前記
    対向信号線を形成するとともに、前記絶縁膜上に成膜さ
    れた第２金属膜をパターニングすることによって前記表
    示信号線、第１電極および第２電極を形成することを特
    徴とする請求項９に記載の表示装置用アレイ基板の製造
    方法。
11. 【請求項１１】前記走査線と前記対向信号線との間の前
    記絶縁膜に前記開口部を形成した後に、前記第１金属膜
    を除去可能なエッチング処理を施すことを特徴とする請
    求項１０に記載の表示装置用アレイ基板の製造方法。
12. 【請求項１２】前記表示信号線、第１電極および第２電
    極を形成した後、少なくとも前記表示信号線、第１電極
    および第２電極を輪郭に沿って被覆する保護膜を配置
    し、 前記第２金属膜を除去可能なエッチング処理を施すこと
    を特徴とする請求項１０に記載の表示装置用アレイ基板
    の製造方法。