JPH10142633A - 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 - Google Patents
薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置Info
- Publication number
- JPH10142633A JPH10142633A JP8304293A JP30429396A JPH10142633A JP H10142633 A JPH10142633 A JP H10142633A JP 8304293 A JP8304293 A JP 8304293A JP 30429396 A JP30429396 A JP 30429396A JP H10142633 A JPH10142633 A JP H10142633A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- forming
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 基板内で均一な強さを有する電界を基板面に
対して平行な方向に形成できる薄膜トランジスタ集積装
置を得ることにより、基板面に対して平行な方向の電界
を液晶に印加する方式を用いると共に、表示ムラがなく
かつ高開口率な液晶表示装置を提供する。 【解決手段】 ガラス基板１上にゲート電極２と同時
に、基板に対して平行な方向の電界を形成するための各
々櫛形形状を有するドレイン側電極３と対向電極４を互
いに対向させて形成する。次に全面にゲート絶縁膜５を
形成後ドレイン側電極３上のゲート絶縁膜５にコンタク
トホール８する。次にゲート電極２上にゲート絶縁膜５
を介して半導体層およびソース配線９・ドレイン電極１
０を形成し、ドレイン側電極３とドレイン電極１０をコ
ンタクトホール８を介して接続する。最後に全面に保護
膜を形成する。
対して平行な方向に形成できる薄膜トランジスタ集積装
置を得ることにより、基板面に対して平行な方向の電界
を液晶に印加する方式を用いると共に、表示ムラがなく
かつ高開口率な液晶表示装置を提供する。 【解決手段】 ガラス基板１上にゲート電極２と同時
に、基板に対して平行な方向の電界を形成するための各
々櫛形形状を有するドレイン側電極３と対向電極４を互
いに対向させて形成する。次に全面にゲート絶縁膜５を
形成後ドレイン側電極３上のゲート絶縁膜５にコンタク
トホール８する。次にゲート電極２上にゲート絶縁膜５
を介して半導体層およびソース配線９・ドレイン電極１
０を形成し、ドレイン側電極３とドレイン電極１０をコ
ンタクトホール８を介して接続する。最後に全面に保護
膜を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばアクティ
ブマトリクス型の液晶表示装置に用いられる薄膜トラン
ジスタ集積装置およびその製造方法並びにこれを備えた
液晶表示装置に関するものである。
ブマトリクス型の液晶表示装置に用いられる薄膜トラン
ジスタ集積装置およびその製造方法並びにこれを備えた
液晶表示装置に関するものである。
【０００２】
【従来の技術】従来のアクティブマトリクス型の液晶表
示装置では、表面に透明電極が形成された２枚の対向す
る透明絶縁性基板の間に液晶を狭持し、この基板に対し
て垂直方向の電界を液晶に印加することにより液晶を駆
動させ表示させるツイスティッド・ネマティック方式が
主に採用されている。
示装置では、表面に透明電極が形成された２枚の対向す
る透明絶縁性基板の間に液晶を狭持し、この基板に対し
て垂直方向の電界を液晶に印加することにより液晶を駆
動させ表示させるツイスティッド・ネマティック方式が
主に採用されている。
【０００３】図１１に従来のツイスティッド・ネマティ
ック方式を採用したアクティブマトリクス型液晶表示装
置の液晶パネルの断面図を示す。図において、１ａはガ
ラス基板等の透明絶縁性基板、２は透明絶縁性基板１ａ
上に形成されたゲート配線を備えたゲート電極、５はゲ
ート絶縁膜、６はゲート絶縁膜５を介してゲート電極２
上に形成されたアモルファスシリコン、７はアモルファ
スシリコン６上に形成されたリン等の不純物がドープさ
れたアモルファスシリコン、９、１０は不純物がドープ
されたアモルファスシリコン７上に形成された、アモル
ファスシリコン６と共に半導体素子を構成するソース電
極を有するソース配線とドレイン電極、１１は窒化シリ
コンまたは酸化シリコン等の透明絶縁膜による保護膜、
２６はドレイン電極と電気的に接続された画素電極、１
９は配向膜で、以上の要素でＴＦＴ基板２０が構成され
る。また、２３は対向基板であり、透明絶縁性基板１ａ
上に、遮光膜２１、オーバーコート層２２、対向電極２
７が形成され構成ている。２４は液晶、２５は偏光板で
ある。ツイスティッド・ネマティック方式を採用した液
晶表示装置では、ＴＦＴ基板２０と対向基板２３の間に
狭持された液晶２４に、透明絶縁性基板１ａ面に対して
垂直方向の電界を印加している。しかし、ツイスティッ
ド・ネマティック方式を採用した液晶表示装置において
は、視角方向を変化させた場合にコントラストが著しく
低下したり、多諧調表示した場合には諧調レベルが反転
する等の表示上の問題が生じている。
ック方式を採用したアクティブマトリクス型液晶表示装
置の液晶パネルの断面図を示す。図において、１ａはガ
ラス基板等の透明絶縁性基板、２は透明絶縁性基板１ａ
上に形成されたゲート配線を備えたゲート電極、５はゲ
ート絶縁膜、６はゲート絶縁膜５を介してゲート電極２
上に形成されたアモルファスシリコン、７はアモルファ
スシリコン６上に形成されたリン等の不純物がドープさ
れたアモルファスシリコン、９、１０は不純物がドープ
されたアモルファスシリコン７上に形成された、アモル
ファスシリコン６と共に半導体素子を構成するソース電
極を有するソース配線とドレイン電極、１１は窒化シリ
コンまたは酸化シリコン等の透明絶縁膜による保護膜、
２６はドレイン電極と電気的に接続された画素電極、１
９は配向膜で、以上の要素でＴＦＴ基板２０が構成され
る。また、２３は対向基板であり、透明絶縁性基板１ａ
上に、遮光膜２１、オーバーコート層２２、対向電極２
７が形成され構成ている。２４は液晶、２５は偏光板で
ある。ツイスティッド・ネマティック方式を採用した液
晶表示装置では、ＴＦＴ基板２０と対向基板２３の間に
狭持された液晶２４に、透明絶縁性基板１ａ面に対して
垂直方向の電界を印加している。しかし、ツイスティッ
ド・ネマティック方式を採用した液晶表示装置において
は、視角方向を変化させた場合にコントラストが著しく
低下したり、多諧調表示した場合には諧調レベルが反転
する等の表示上の問題が生じている。
【０００４】一方、アクティブマトリクス型の液晶表示
装置において、液晶に印加する電界の方向を基板面に対
して平行な方向とする方式が提案され、この方式を採用
すると、視角方向を変化させた場合のコントラストの低
下、および多諧調表示した場合の諧調レベルの反転がほ
とんど無くなることが、例えば、M.Oh-e他によりAsiaDi
splay '95,pp.577-580 に示されている。基板面に対し
て平行な方向の電界を液晶に印加するために薄膜トラン
ジスタ集積装置に形成される２個の電極の形成方法とし
て、M.Ohta他によりAsia Display'95,pp.707-710 に示
されている、２個の電極をソース・ドレイン配線層とゲ
ート電極層の２種類の層で形成する方法と、特開平７−
１２８６８３号公報に示されている、２個の電極を共に
ソース・ドレイン配線層を用いて形成する方法が提案さ
れている。
装置において、液晶に印加する電界の方向を基板面に対
して平行な方向とする方式が提案され、この方式を採用
すると、視角方向を変化させた場合のコントラストの低
下、および多諧調表示した場合の諧調レベルの反転がほ
とんど無くなることが、例えば、M.Oh-e他によりAsiaDi
splay '95,pp.577-580 に示されている。基板面に対し
て平行な方向の電界を液晶に印加するために薄膜トラン
ジスタ集積装置に形成される２個の電極の形成方法とし
て、M.Ohta他によりAsia Display'95,pp.707-710 に示
されている、２個の電極をソース・ドレイン配線層とゲ
ート電極層の２種類の層で形成する方法と、特開平７−
１２８６８３号公報に示されている、２個の電極を共に
ソース・ドレイン配線層を用いて形成する方法が提案さ
れている。
【０００５】
【発明が解決しようとする課題】基板面に対して平行な
方向の電界を液晶に印加する方式では、液晶を駆動する
ために強い電界が必要である。例えば、電極に５Ｖの電
圧を印加する場合では、電極間隔を４μｍ〜６μｍ程度
にしなければ、十分に液晶を駆動させることができるだ
けの強い電界が得られない。また、電界を形成する電極
の間隔にばらつきが生じた場合、電界の強さが変化し液
晶表示装置の表示上の明るさにばらつきが生じて表示ム
ラとなり、さらに、電極間隔が狭くなるほど、電極間隔
の変化量に対する電界の強さの変化量が大きくなり、表
示上の明るさのばらつきが大きくなる。
方向の電界を液晶に印加する方式では、液晶を駆動する
ために強い電界が必要である。例えば、電極に５Ｖの電
圧を印加する場合では、電極間隔を４μｍ〜６μｍ程度
にしなければ、十分に液晶を駆動させることができるだ
けの強い電界が得られない。また、電界を形成する電極
の間隔にばらつきが生じた場合、電界の強さが変化し液
晶表示装置の表示上の明るさにばらつきが生じて表示ム
ラとなり、さらに、電極間隔が狭くなるほど、電極間隔
の変化量に対する電界の強さの変化量が大きくなり、表
示上の明るさのばらつきが大きくなる。
【０００６】基板面に対して平行な方向の電界を形成す
るための２個の電極を形成する方法として、従来いくつ
かの方法が提案されているが、いずれも有効ではない。
例えば、２個の電極を異なる層で形成する方法では、層
間の重ね合わせのずれのため、数μｍレベルの電極間隔
を精度よく形成することは難しく、また、分割露光によ
り液晶表示パネルの画素部を形成する際には、層間の重
ね合わせのずれ量が分割した領域ごとに異なり、分割露
光部の境界が視認されるなどの問題があった。また、２
個の電極をともにソース・ドレイン配線層で形成する方
法では、層間の重ね合わせのずれに起因する問題は生じ
ないが、ソース・ドレイン配線は下層に形成されたゲー
ト電極等による凹凸を有した面上に形成されるため、そ
の段差をカバーリングできるだけの厚さが必要となる。
そのため、同時に形成される２個の電極の厚さも厚くな
り、高精度のパターニングが難しく数μｍレベルの電極
間隔を精度よく形成することは難しい。また、電極の幅
を細く形成することも難しいため、液晶表示装置の表示
の明るさを決めるパネル開口率を確保できないなどの問
題があった。
るための２個の電極を形成する方法として、従来いくつ
かの方法が提案されているが、いずれも有効ではない。
例えば、２個の電極を異なる層で形成する方法では、層
間の重ね合わせのずれのため、数μｍレベルの電極間隔
を精度よく形成することは難しく、また、分割露光によ
り液晶表示パネルの画素部を形成する際には、層間の重
ね合わせのずれ量が分割した領域ごとに異なり、分割露
光部の境界が視認されるなどの問題があった。また、２
個の電極をともにソース・ドレイン配線層で形成する方
法では、層間の重ね合わせのずれに起因する問題は生じ
ないが、ソース・ドレイン配線は下層に形成されたゲー
ト電極等による凹凸を有した面上に形成されるため、そ
の段差をカバーリングできるだけの厚さが必要となる。
そのため、同時に形成される２個の電極の厚さも厚くな
り、高精度のパターニングが難しく数μｍレベルの電極
間隔を精度よく形成することは難しい。また、電極の幅
を細く形成することも難しいため、液晶表示装置の表示
の明るさを決めるパネル開口率を確保できないなどの問
題があった。
【０００７】この発明は上記のような問題を形成するた
めになされたもので、基板面に対して平行な方向の電界
を形成するための電極を高精度に形成することにより、
基板面に対して平行な方向の電界の強さが基板内で均一
であると共に、配線および電極部分の面積が小さい薄膜
トランジスタ集積装置を得ることを目的とする。また、
基板面に対して平行な方向の電界の強さが基板内で均一
であると共に、配線および電極部分の面積が小さい薄膜
トランジスタ集積装置を搭載することにより、液晶に印
加する電界の方向を基板面に対して平行な方向とする方
式を採用しているため視角方向を変化させた場合のコン
トラストの低下、および多諧調表示した場合の諧調レベ
ルの反転がほとんどなく、かつ表示ムラがなく高開口率
な液晶表示装置を提供することを目的とする。
めになされたもので、基板面に対して平行な方向の電界
を形成するための電極を高精度に形成することにより、
基板面に対して平行な方向の電界の強さが基板内で均一
であると共に、配線および電極部分の面積が小さい薄膜
トランジスタ集積装置を得ることを目的とする。また、
基板面に対して平行な方向の電界の強さが基板内で均一
であると共に、配線および電極部分の面積が小さい薄膜
トランジスタ集積装置を搭載することにより、液晶に印
加する電界の方向を基板面に対して平行な方向とする方
式を採用しているため視角方向を変化させた場合のコン
トラストの低下、および多諧調表示した場合の諧調レベ
ルの反転がほとんどなく、かつ表示ムラがなく高開口率
な液晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係わる薄膜ト
ランジスタ集積装置は、制御電極と同時に基板上に形成
され、基板面に対して平行方向の電界を形成する第１の
電極および第２の電極と、制御電極、第１の電極および
第２の電極上に形成された絶縁膜と、制御電極上に絶縁
膜を介して形成された半導体層と、半導体層と共に半導
体素子を構成する第１の電極または第２の電極にいずれ
か一方が接続される一対の電極を備えたものである。
ランジスタ集積装置は、制御電極と同時に基板上に形成
され、基板面に対して平行方向の電界を形成する第１の
電極および第２の電極と、制御電極、第１の電極および
第２の電極上に形成された絶縁膜と、制御電極上に絶縁
膜を介して形成された半導体層と、半導体層と共に半導
体素子を構成する第１の電極または第２の電極にいずれ
か一方が接続される一対の電極を備えたものである。
【０００９】また、第１の電極および第２の電極は、そ
れぞれ櫛形形状を有して互いに対向するよう配置されて
いる。また、基板面に対して平行方向の電界を形成する
領域を挟んで、制御電極側に保持容量を形成するための
配線、反対側に第１の電極または第２の電極に電圧を印
加する配線が形成されている。また、保持容量を形成す
るための配線と第１の電極または第２の電極に電圧を印
加する配線が少なくとも一本の第１の電極または第２の
電極によって電気的に接続されている。また、制御電
極、第１の電極または第２の電極に電圧を印加する配線
および保持容量を形成するための配線の少なくともいず
れか一つに、低抵抗部材が被着されている。また、基板
面に対して平行方向の電界を形成する領域に形成された
絶縁膜は、全部もしくは一部が除去されている。
れぞれ櫛形形状を有して互いに対向するよう配置されて
いる。また、基板面に対して平行方向の電界を形成する
領域を挟んで、制御電極側に保持容量を形成するための
配線、反対側に第１の電極または第２の電極に電圧を印
加する配線が形成されている。また、保持容量を形成す
るための配線と第１の電極または第２の電極に電圧を印
加する配線が少なくとも一本の第１の電極または第２の
電極によって電気的に接続されている。また、制御電
極、第１の電極または第２の電極に電圧を印加する配線
および保持容量を形成するための配線の少なくともいず
れか一つに、低抵抗部材が被着されている。また、基板
面に対して平行方向の電界を形成する領域に形成された
絶縁膜は、全部もしくは一部が除去されている。
【００１０】また、この発明に係わる薄膜トランジスタ
集積装置の製造方法は、基板上に制御電極、第１の電極
および第２の電極を同一材料で同時に形成する工程と、
制御電極、第１の電極および第２の電極上に絶縁膜を形
成する工程と、制御電極上に上記絶縁膜を介して半導体
層を形成する工程と、半導体層と共に半導体素子を構成
する一対の電極を形成する工程を含むものである。ま
た、保持容量を形成するための配線が、制御電極、第１
の電極および第２の電極と同一材料で同時に形成され
る。また、制御電極、第１の電極または第２の電極に電
圧を印加する配線および保持容量を形成するための配線
の少なくともいずれか一つに、低抵抗部材を被着する工
程を含むものである。
集積装置の製造方法は、基板上に制御電極、第１の電極
および第２の電極を同一材料で同時に形成する工程と、
制御電極、第１の電極および第２の電極上に絶縁膜を形
成する工程と、制御電極上に上記絶縁膜を介して半導体
層を形成する工程と、半導体層と共に半導体素子を構成
する一対の電極を形成する工程を含むものである。ま
た、保持容量を形成するための配線が、制御電極、第１
の電極および第２の電極と同一材料で同時に形成され
る。また、制御電極、第１の電極または第２の電極に電
圧を印加する配線および保持容量を形成するための配線
の少なくともいずれか一つに、低抵抗部材を被着する工
程を含むものである。
【００１１】また、この発明に係わる液晶表示装置は、
透明絶縁性基板と、透明絶縁性基板上に形成された上記
の構造のいずれかーつの薄膜トランジスタ集積装置と、
透明絶縁性基板と共に液晶材料を狭持する対向基板を備
えたものである。
透明絶縁性基板と、透明絶縁性基板上に形成された上記
の構造のいずれかーつの薄膜トランジスタ集積装置と、
透明絶縁性基板と共に液晶材料を狭持する対向基板を備
えたものである。
【００１２】
実施の形態１．以下、この発明の一実施の形態である薄
膜トランジスタ集積装置およびこれを搭載した液晶表示
装置を図について説明する。図１は本発明の薄膜トラン
ジスタ集積装置のーつの画素部を示す平面図、図２は図
１のＡ−Ａ線に沿った部分の製造工程を示す断面図であ
る。図において、１は基板、２は基板１上に形成された
ゲート配線を備えたゲート電極、３、４は基板１上にゲ
ート電極２と同時に形成された、基板１面に対して平行
な方向の電界を形成するためのドレイン側電極と対向電
極で、各々が櫛形形状を有して互いに対向するよう配置
されている。５はゲート電極２、ドレイン側電極３およ
び対向電極４上全面に形成されたゲート絶縁膜、６はゲ
ート絶縁膜５を介してゲート電極２上に形成されたアモ
ルファスシリコン、７はアモルファスシリコン６上に形
成されたリン等の不純物がドープされたアモルファスシ
リコン、８はドレイン側電極３上のゲート絶縁膜５に形
成されたコンタクトホール、９、１０は不純物がドープ
されたアモルファスシリコン７上に形成されたソース配
線とドレイン電極で、ドレイン電極１０はコンタクトホ
ール８を介してドレイン側電極３と電気的に接続されて
いる。１１は窒化シリコンまたは酸化シリコン等の透明
絶縁膜による保護膜、１２は対向電極４に電圧を印加す
るための配線で、電界が形成される領域を挟んでゲート
電極２の反対側に形成されている。また、ドレイン側電
極３と対向電極４による電圧を保持する保持容量は、櫛
形形状を有する対向電極４のー画素内の両端の電極の端
部とドレイン電極１０を重ねることにより形成されてい
る。薄膜トランジスタ集積装置は以上の要素で構成され
た画素がマトリクス状に配列され形成されている。
膜トランジスタ集積装置およびこれを搭載した液晶表示
装置を図について説明する。図１は本発明の薄膜トラン
ジスタ集積装置のーつの画素部を示す平面図、図２は図
１のＡ−Ａ線に沿った部分の製造工程を示す断面図であ
る。図において、１は基板、２は基板１上に形成された
ゲート配線を備えたゲート電極、３、４は基板１上にゲ
ート電極２と同時に形成された、基板１面に対して平行
な方向の電界を形成するためのドレイン側電極と対向電
極で、各々が櫛形形状を有して互いに対向するよう配置
されている。５はゲート電極２、ドレイン側電極３およ
び対向電極４上全面に形成されたゲート絶縁膜、６はゲ
ート絶縁膜５を介してゲート電極２上に形成されたアモ
ルファスシリコン、７はアモルファスシリコン６上に形
成されたリン等の不純物がドープされたアモルファスシ
リコン、８はドレイン側電極３上のゲート絶縁膜５に形
成されたコンタクトホール、９、１０は不純物がドープ
されたアモルファスシリコン７上に形成されたソース配
線とドレイン電極で、ドレイン電極１０はコンタクトホ
ール８を介してドレイン側電極３と電気的に接続されて
いる。１１は窒化シリコンまたは酸化シリコン等の透明
絶縁膜による保護膜、１２は対向電極４に電圧を印加す
るための配線で、電界が形成される領域を挟んでゲート
電極２の反対側に形成されている。また、ドレイン側電
極３と対向電極４による電圧を保持する保持容量は、櫛
形形状を有する対向電極４のー画素内の両端の電極の端
部とドレイン電極１０を重ねることにより形成されてい
る。薄膜トランジスタ集積装置は以上の要素で構成され
た画素がマトリクス状に配列され形成されている。
【００１３】次に、本実施の形態による薄膜トランジス
タ集積装置の製造方法を説明する。まず、図２−Ａに示
すように、基板１上にゲート電極２と、基板１面に対し
て平行な方向に電界を形成するためのドレイン側電極３
および対向電極４を、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、
Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡｌ−Ｓｉ−Ｃｕ、および
これらの合金、およびＩＴＯ等の透明導電材料のいずれ
かからなる単層膜、あるいはこれらを積層した多層膜の
いずれかを用い、０. ０３μｍ〜０. ６μｍ程度の膜厚
に形成する。ここで、ゲート電極２、ドレイン側電極３
および対向電極４を同時にパターン形成する際のエッチ
ング方法として、パターン断面が台形形状になるテーパ
ーエッチング方法を用いたが、パターン断面が長方形と
なるエッチング方法を用いてもよい。
タ集積装置の製造方法を説明する。まず、図２−Ａに示
すように、基板１上にゲート電極２と、基板１面に対し
て平行な方向に電界を形成するためのドレイン側電極３
および対向電極４を、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、
Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡｌ−Ｓｉ−Ｃｕ、および
これらの合金、およびＩＴＯ等の透明導電材料のいずれ
かからなる単層膜、あるいはこれらを積層した多層膜の
いずれかを用い、０. ０３μｍ〜０. ６μｍ程度の膜厚
に形成する。ここで、ゲート電極２、ドレイン側電極３
および対向電極４を同時にパターン形成する際のエッチ
ング方法として、パターン断面が台形形状になるテーパ
ーエッチング方法を用いたが、パターン断面が長方形と
なるエッチング方法を用いてもよい。
【００１４】次に、図２−Ｂに示すように、ゲート絶縁
膜５、アモルファスシリコン６および不純物がドープさ
れたアモルファスシリコン７を連続して堆積させ、写真
製版により形成されたエッチングレジストを用い、アモ
ルファスシリコン６および不純物がドープされたアモル
ファスシリコン７を同時にエッチングして、ゲート電極
２の上方の位置にアモルファスシリコン６および不純物
がドープされたアモルファスシリコン７のパターンを形
成する。ここで、ゲート絶縁膜５は、窒化シリコンおよ
び酸化シリコン、および前記ゲート電極２材料の酸化
膜、およびこれらを積層した多層膜のいずれかを用いて
形成される。また、不純物がドープされたアモルファス
シリコン７の代わりに、リン等の不純物をドープしたマ
イクロクリスタルシリコン等を用いてもよい。
膜５、アモルファスシリコン６および不純物がドープさ
れたアモルファスシリコン７を連続して堆積させ、写真
製版により形成されたエッチングレジストを用い、アモ
ルファスシリコン６および不純物がドープされたアモル
ファスシリコン７を同時にエッチングして、ゲート電極
２の上方の位置にアモルファスシリコン６および不純物
がドープされたアモルファスシリコン７のパターンを形
成する。ここで、ゲート絶縁膜５は、窒化シリコンおよ
び酸化シリコン、および前記ゲート電極２材料の酸化
膜、およびこれらを積層した多層膜のいずれかを用いて
形成される。また、不純物がドープされたアモルファス
シリコン７の代わりに、リン等の不純物をドープしたマ
イクロクリスタルシリコン等を用いてもよい。
【００１５】次に、図２−Ｃに示すように、ドレイン側
電極３上のゲート絶縁膜５にコンタクトホール８を形成
する。次に、図２−Ｄに示すように、Ｃｒ、Ａｌ、Ｍ
ｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡｌ−Ｓ
ｉ−Ｃｕ、およびこれらの合金、およびＩＴＯ等の透明
導電材料のいずれかからなる単層膜、あるいはこれらを
積層した多層膜のいずれかを成膜し、パターニングする
ことにより不純物がドープされたアモルファスシリコン
７のパターン上で互いに間隔をおいて２つに分割されて
いるソース配線９およびドレイン電極１０を形成する。
このとき、ドレイン電極１０はコンタクトホール８を介
してドレイン側電極３と電気的に接続される。その後、
ソース配線９とドレイン電極１０により覆われている部
分を残して不純物がドープされたアモルファスシリコン
７をエッチング除去する。最後に、図２−Ｅに示すよう
に、窒化シリコンあるいは酸化シリコン等の透明絶縁膜
を全面に形成して保護膜１１とする。以上の工程によ
り、基板１上に、基板１面に対して平行な方向の電界を
発生させるドレイン側電極３と対向電極４を有する薄膜
トランジスタ集積装置を形成することができる。
電極３上のゲート絶縁膜５にコンタクトホール８を形成
する。次に、図２−Ｄに示すように、Ｃｒ、Ａｌ、Ｍ
ｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡｌ−Ｓ
ｉ−Ｃｕ、およびこれらの合金、およびＩＴＯ等の透明
導電材料のいずれかからなる単層膜、あるいはこれらを
積層した多層膜のいずれかを成膜し、パターニングする
ことにより不純物がドープされたアモルファスシリコン
７のパターン上で互いに間隔をおいて２つに分割されて
いるソース配線９およびドレイン電極１０を形成する。
このとき、ドレイン電極１０はコンタクトホール８を介
してドレイン側電極３と電気的に接続される。その後、
ソース配線９とドレイン電極１０により覆われている部
分を残して不純物がドープされたアモルファスシリコン
７をエッチング除去する。最後に、図２−Ｅに示すよう
に、窒化シリコンあるいは酸化シリコン等の透明絶縁膜
を全面に形成して保護膜１１とする。以上の工程によ
り、基板１上に、基板１面に対して平行な方向の電界を
発生させるドレイン側電極３と対向電極４を有する薄膜
トランジスタ集積装置を形成することができる。
【００１６】なお、本実施の形態では、基板１面に対し
て平行な方向の電界を形成する電極をゲート電極２と同
時に形成する薄膜トランジスタ集積装置の形成方法をチ
ャネルエッチ型薄膜トランジスタの形成方法と組み合わ
せた場合を示したが、チャネルエッチ型薄膜トランジス
タの代わりにアモルファスシリコン６（チャネル部）上
に窒化シリコン等による保護膜（チャネル保護膜）を介
在させるチャネル保護膜型薄膜トランジスタの形成方法
と組み合わせて薄膜トランジスタ集積装置を形成しても
よい。
て平行な方向の電界を形成する電極をゲート電極２と同
時に形成する薄膜トランジスタ集積装置の形成方法をチ
ャネルエッチ型薄膜トランジスタの形成方法と組み合わ
せた場合を示したが、チャネルエッチ型薄膜トランジス
タの代わりにアモルファスシリコン６（チャネル部）上
に窒化シリコン等による保護膜（チャネル保護膜）を介
在させるチャネル保護膜型薄膜トランジスタの形成方法
と組み合わせて薄膜トランジスタ集積装置を形成しても
よい。
【００１７】この発明によれば、基板１面に対して平行
な方向の電界を形成するドレイン側電極３と対向電極４
を基板１上に同時に形成するため、下層の凹凸および層
間の重ね合わせのずれによる電極間隔値の精度の低下が
生じず、また、平坦な基板１上に形成するため、ドレイ
ン側電極３と対向電極４の膜厚を薄膜化して微細に形成
することができるので、基板１面に対して平行な方向の
電界の強さが基板１内で均一であると共に、電界形成領
域の電極部分の面積が小さい薄膜トランジスタ集積装置
を形成することができる。また、分割露光により薄膜ト
ランジスタ集積装置を形成する際には、分割露光部間に
おける電極間隔にばらつきが生じないため、分割露光に
よる境界が視認され難い。
な方向の電界を形成するドレイン側電極３と対向電極４
を基板１上に同時に形成するため、下層の凹凸および層
間の重ね合わせのずれによる電極間隔値の精度の低下が
生じず、また、平坦な基板１上に形成するため、ドレイ
ン側電極３と対向電極４の膜厚を薄膜化して微細に形成
することができるので、基板１面に対して平行な方向の
電界の強さが基板１内で均一であると共に、電界形成領
域の電極部分の面積が小さい薄膜トランジスタ集積装置
を形成することができる。また、分割露光により薄膜ト
ランジスタ集積装置を形成する際には、分割露光部間に
おける電極間隔にばらつきが生じないため、分割露光に
よる境界が視認され難い。
【００１８】実施の形態２．図３はこの発明の実施の形
態２を示す薄膜トランジスタ集積装置のーつの画素部の
平面図である。図において、１３はドレイン側電極３と
対向電極４によって形成された電界電圧、液晶表示装置
においては液晶にかかる電圧を保持する保持容量を形成
するための共通配線で、ゲート電極２と同時に基板１上
に形成される。なお、図１と同一部分については同符号
を付し説明を省略する。また、本実施の形態の薄膜トラ
ンジスタ集積装置の製造方法は実施の形態１と同様であ
るので説明を省略する。
態２を示す薄膜トランジスタ集積装置のーつの画素部の
平面図である。図において、１３はドレイン側電極３と
対向電極４によって形成された電界電圧、液晶表示装置
においては液晶にかかる電圧を保持する保持容量を形成
するための共通配線で、ゲート電極２と同時に基板１上
に形成される。なお、図１と同一部分については同符号
を付し説明を省略する。また、本実施の形態の薄膜トラ
ンジスタ集積装置の製造方法は実施の形態１と同様であ
るので説明を省略する。
【００１９】実施の形態１では、保持容量を対向電極４
の端部とドレイン電極１０を重ねることにより形成した
ため、保持容量を大きくするためには対向電極４の端部
のパターンを大きくする必要があり、また対向電極４は
保持容量を形成するため、対向電極４に電圧を印加する
ための配線１２にかかる負荷が大きく配線幅を細くする
ことができなかった。本実施の形態では、保持容量を形
成するための共通配線１３を、電界が形成される領域に
対してゲート電極２と同じ側で、かつゲート電極２とド
レイン側電極３の間に形成することにより、薄膜トラン
ジスタ部分と、コンタクトホール８を介してドレイン側
電極３を、接続している部分のドレイン電極１０を共通
配線１３上に重ねることができ、十分な保持容量を容易
に形成することができる。また、対向電極４は保持容量
を形成しないため、対向電極４に電圧を印加するための
配線１２にかかる負荷は小さくなり、配線１２の幅を細
くすることができ、液晶表示装置においては、表示の明
るさを決める開口率を高めることができる。本実施の形
態によれば、十分な保持容量を容易に得ることができ
る。
の端部とドレイン電極１０を重ねることにより形成した
ため、保持容量を大きくするためには対向電極４の端部
のパターンを大きくする必要があり、また対向電極４は
保持容量を形成するため、対向電極４に電圧を印加する
ための配線１２にかかる負荷が大きく配線幅を細くする
ことができなかった。本実施の形態では、保持容量を形
成するための共通配線１３を、電界が形成される領域に
対してゲート電極２と同じ側で、かつゲート電極２とド
レイン側電極３の間に形成することにより、薄膜トラン
ジスタ部分と、コンタクトホール８を介してドレイン側
電極３を、接続している部分のドレイン電極１０を共通
配線１３上に重ねることができ、十分な保持容量を容易
に形成することができる。また、対向電極４は保持容量
を形成しないため、対向電極４に電圧を印加するための
配線１２にかかる負荷は小さくなり、配線１２の幅を細
くすることができ、液晶表示装置においては、表示の明
るさを決める開口率を高めることができる。本実施の形
態によれば、十分な保持容量を容易に得ることができ
る。
【００２０】実施の形態３．実施の形態２では、保持容
量を形成するための共通配線１３を独立して設けたが、
図４に示すように、共通配線１３を櫛形形状を有する対
向電極４の内の一本のライン状電極と電気的に接続する
ことにより、共通配線１３または対向電極４に電圧を印
加するための配線１２のいずれか一方が断線しても、対
向電極４により接続されているため線欠陥とならない。
なお、共通配線１３と接続する対向電極４は複数であっ
てもよい。また、図５に示すように、共通配線１３を櫛
形形状を有する対向電極４の内の一本のライン状電極と
電気的に接続することにより、対向電極４に電圧を印加
する配線１２は隣接する画素の配線１２と接続していな
くてもよい。本実施の形態によれば、共通配線１３と対
向電極４に電圧を印加するための配線１２を接続するこ
とにより配線の冗長性が高まり、また対向電極４に電圧
を印加する配線１２が隣接する画素の配線１２と接続し
ていないため、配線１２とソース配線９との交差部分を
減少でき下層の段差による断線や層間短絡が減少して、
歩留まりを向上させることができる。
量を形成するための共通配線１３を独立して設けたが、
図４に示すように、共通配線１３を櫛形形状を有する対
向電極４の内の一本のライン状電極と電気的に接続する
ことにより、共通配線１３または対向電極４に電圧を印
加するための配線１２のいずれか一方が断線しても、対
向電極４により接続されているため線欠陥とならない。
なお、共通配線１３と接続する対向電極４は複数であっ
てもよい。また、図５に示すように、共通配線１３を櫛
形形状を有する対向電極４の内の一本のライン状電極と
電気的に接続することにより、対向電極４に電圧を印加
する配線１２は隣接する画素の配線１２と接続していな
くてもよい。本実施の形態によれば、共通配線１３と対
向電極４に電圧を印加するための配線１２を接続するこ
とにより配線の冗長性が高まり、また対向電極４に電圧
を印加する配線１２が隣接する画素の配線１２と接続し
ていないため、配線１２とソース配線９との交差部分を
減少でき下層の段差による断線や層間短絡が減少して、
歩留まりを向上させることができる。
【００２１】実施の形態４．図６はこの発明の実施の形
態４示す薄膜トランジスタ集積装置のーつの画素部の平
面図、図７は図６のＢ−Ｂ線に沿った部分の製造工程を
示す断面図である。図において、１４はゲート電極２を
低抵抗化するための配線、１５は共通配線１３を低抵抗
化するための配線、１６は対向電極４に電圧を印加する
ための配線１２を低抵抗化するための配線で、配線１
４、１５、１６は基板１上に同時に形成される。なお、
図３と同一部分については同符号を付し説明を省略す
る。
態４示す薄膜トランジスタ集積装置のーつの画素部の平
面図、図７は図６のＢ−Ｂ線に沿った部分の製造工程を
示す断面図である。図において、１４はゲート電極２を
低抵抗化するための配線、１５は共通配線１３を低抵抗
化するための配線、１６は対向電極４に電圧を印加する
ための配線１２を低抵抗化するための配線で、配線１
４、１５、１６は基板１上に同時に形成される。なお、
図３と同一部分については同符号を付し説明を省略す
る。
【００２２】次に、本実施の形態による薄膜トランジス
タ集積装置の製造方法を説明する。まず、図７−Ａに示
すように、基板１上にゲート電極２を低抵抗化するため
の配線１４と、共通配線１３を低抵抗化するための配線
１５と、対向電極４に電圧を印加するための配線１２を
低抵抗化するための配線１６（図示せず）を、Ｃｒ、Ａ
ｌ、Ｍｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡ
ｌ−Ｓｉ−Ｃｕ、およびこれらの合金、およびＩＴＯ等
の透明導電材料のいずれかからなる単層膜、あるいはこ
れらを積層した多層膜のいずれかを用いて同時に形成す
る。ここで、配線１４、１５、１６を同時にパターン形
成する際のエッチング方法として、パターン断面が台形
形状になるテーパーエッチング方法を用いたが、パター
ン断面が長方形となるエッチング方法を用いてもよい。
タ集積装置の製造方法を説明する。まず、図７−Ａに示
すように、基板１上にゲート電極２を低抵抗化するため
の配線１４と、共通配線１３を低抵抗化するための配線
１５と、対向電極４に電圧を印加するための配線１２を
低抵抗化するための配線１６（図示せず）を、Ｃｒ、Ａ
ｌ、Ｍｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡ
ｌ−Ｓｉ−Ｃｕ、およびこれらの合金、およびＩＴＯ等
の透明導電材料のいずれかからなる単層膜、あるいはこ
れらを積層した多層膜のいずれかを用いて同時に形成す
る。ここで、配線１４、１５、１６を同時にパターン形
成する際のエッチング方法として、パターン断面が台形
形状になるテーパーエッチング方法を用いたが、パター
ン断面が長方形となるエッチング方法を用いてもよい。
【００２３】次に、図７−Ｂに示すように、ゲート電極
２、共通配線１３、対向電極４に電圧を印加するための
配線１２（図示せず）、基板１面に対して平行な方向に
電界を形成するためのドレイン側電極３および対向電極
４を、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ
−ＣｕおよびＡｌ−Ｓｉ−Ｃｕ、およびこれらの合金、
およびＩＴＯ等の透明導電材料のいずれかからなる単層
膜、あるいはこれらを積層した多層膜のいずれかを用い
て、ゲート電極２はゲート電極２を低抵抗化するための
配線１４を、共通配線１３は共通配線１３を低抵抗化す
るための配線１５を、対向電極４に電圧を印加するため
の配線１２は配線１２を低抵抗化するための配線１６
（図示せず）を各々包含する形状で同時に形成する。こ
の層の膜厚は、ドレイン側電極３および対向電極４を高
精度にパターン形成できるように可能な限り薄膜化す
る。また、パターン形成する際のエッチング方法とし
て、パターン端部が垂直になるエッチング方法を用いて
いるが、テーパーエッチング方法を用いてもよい。
２、共通配線１３、対向電極４に電圧を印加するための
配線１２（図示せず）、基板１面に対して平行な方向に
電界を形成するためのドレイン側電極３および対向電極
４を、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ
−ＣｕおよびＡｌ−Ｓｉ−Ｃｕ、およびこれらの合金、
およびＩＴＯ等の透明導電材料のいずれかからなる単層
膜、あるいはこれらを積層した多層膜のいずれかを用い
て、ゲート電極２はゲート電極２を低抵抗化するための
配線１４を、共通配線１３は共通配線１３を低抵抗化す
るための配線１５を、対向電極４に電圧を印加するため
の配線１２は配線１２を低抵抗化するための配線１６
（図示せず）を各々包含する形状で同時に形成する。こ
の層の膜厚は、ドレイン側電極３および対向電極４を高
精度にパターン形成できるように可能な限り薄膜化す
る。また、パターン形成する際のエッチング方法とし
て、パターン端部が垂直になるエッチング方法を用いて
いるが、テーパーエッチング方法を用いてもよい。
【００２４】次に、図７−Ｃに示すように、ゲート絶縁
膜５、アモルファスシリコン６および不純物がドープさ
れたアモルファスシリコン７を連続して堆積させ、写真
製版により形成されたエッチングレジストを用い、アモ
ルファスシリコン６および不純物がドープされたアモル
ファスシリコン７を同時にエッチングして、ゲート電極
２の上方の位置にアモルファスシリコン６および不純物
がドープされたアモルファスシリコン７のパターンを形
成する。ここで、ゲート絶縁膜５は、窒化シリコンおよ
び酸化シリコン、および前記ゲート電極２材料の酸化
膜、およびこれらを積層した多層膜のいずれかを用い
て、０．１μｍ〜１．０μｍ程度の膜厚に形成する。ま
た、不純物がドープされたアモルファスシリコン７の代
わりに、リン等の不純物をドープしたマイクロクリスタ
ルシリコン等を用いてもよい。
膜５、アモルファスシリコン６および不純物がドープさ
れたアモルファスシリコン７を連続して堆積させ、写真
製版により形成されたエッチングレジストを用い、アモ
ルファスシリコン６および不純物がドープされたアモル
ファスシリコン７を同時にエッチングして、ゲート電極
２の上方の位置にアモルファスシリコン６および不純物
がドープされたアモルファスシリコン７のパターンを形
成する。ここで、ゲート絶縁膜５は、窒化シリコンおよ
び酸化シリコン、および前記ゲート電極２材料の酸化
膜、およびこれらを積層した多層膜のいずれかを用い
て、０．１μｍ〜１．０μｍ程度の膜厚に形成する。ま
た、不純物がドープされたアモルファスシリコン７の代
わりに、リン等の不純物をドープしたマイクロクリスタ
ルシリコン等を用いてもよい。
【００２５】次に、図７−Ｄに示すように、ドレイン側
電極３上のゲート絶縁膜５にコンタクトホール８を形成
する。次に、図７−Ｅに示すように、Ｃｒ、Ａｌ、Ｍ
ｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡｌ−Ｓ
ｉ−Ｃｕ、およびこれらの合金、およびＩＴＯ等の透明
導電材料のいずれかからなる単層膜、あるいはこれらを
積層した多層膜のいずれかを０．１μｍ〜１．０μｍ程
度の膜厚で成膜し、パターニングすることにより不純物
がドープされたアモルファスシリコン７のパターン上で
互いに間隔をおいて２つに分割されているソース配線９
およびドレイン電極１０を形成する。このとき、ドレイ
ン電極１０はコンタクトホール８を介してドレイン側電
極３と電気的に接続される。その後、ソース配線９とド
レイン電極１０により覆われている部分を残して不純物
がドープされたアモルファスシリコン７をエッチング除
去する。最後に、図７−Ｆに示すように、窒化シリコン
あるいは酸化シリコン等の透明絶縁膜を全面に形成して
保護膜１１とする。
電極３上のゲート絶縁膜５にコンタクトホール８を形成
する。次に、図７−Ｅに示すように、Ｃｒ、Ａｌ、Ｍ
ｏ、Ｔａ、Ｃｕ、Ｔｉ、Ｗ、Ａｌ−ＣｕおよびＡｌ−Ｓ
ｉ−Ｃｕ、およびこれらの合金、およびＩＴＯ等の透明
導電材料のいずれかからなる単層膜、あるいはこれらを
積層した多層膜のいずれかを０．１μｍ〜１．０μｍ程
度の膜厚で成膜し、パターニングすることにより不純物
がドープされたアモルファスシリコン７のパターン上で
互いに間隔をおいて２つに分割されているソース配線９
およびドレイン電極１０を形成する。このとき、ドレイ
ン電極１０はコンタクトホール８を介してドレイン側電
極３と電気的に接続される。その後、ソース配線９とド
レイン電極１０により覆われている部分を残して不純物
がドープされたアモルファスシリコン７をエッチング除
去する。最後に、図７−Ｆに示すように、窒化シリコン
あるいは酸化シリコン等の透明絶縁膜を全面に形成して
保護膜１１とする。
【００２６】なお、本実施の形態では、基板１面に対し
て平行な方向の電界を形成する電極をゲート電極２と同
時に形成する薄膜トランジスタ集積装置の形成方法をチ
ャネルエッチ型薄膜トランジスタの形成方法と組み合わ
せた場合を示したが、チャネルエッチ型薄膜トランジス
タの代わりにチャネル保護膜型薄膜トランジスタの形成
方法と組み合わせて薄膜トランジスタ集積装置を形成し
てもよい。また、本実施の形態では、実施の形態３の薄
膜トランジスタ集積装置の構造を用いて説明したが、実
施の形態１または２の薄膜トランジスタ集積装置の構造
においても同様にゲート電極２、対向電極４に電圧を印
加するための配線１２および共通配線１３の下層に低抵
抗な配線を形成することにより同様の効果が得られる。
て平行な方向の電界を形成する電極をゲート電極２と同
時に形成する薄膜トランジスタ集積装置の形成方法をチ
ャネルエッチ型薄膜トランジスタの形成方法と組み合わ
せた場合を示したが、チャネルエッチ型薄膜トランジス
タの代わりにチャネル保護膜型薄膜トランジスタの形成
方法と組み合わせて薄膜トランジスタ集積装置を形成し
てもよい。また、本実施の形態では、実施の形態３の薄
膜トランジスタ集積装置の構造を用いて説明したが、実
施の形態１または２の薄膜トランジスタ集積装置の構造
においても同様にゲート電極２、対向電極４に電圧を印
加するための配線１２および共通配線１３の下層に低抵
抗な配線を形成することにより同様の効果が得られる。
【００２７】本実施の形態によれば、配線抵抗を小さく
する必要がある配線部分のみ、低抵抗材料の使用や厚膜
化することにより低抵抗な配線を形成することができる
ため、高精度かつ微細なパターン形成が必要な基板１面
に対して平行な方向の電界を形成するためのドレイン側
電極３と対向電極４は薄膜化した状態で、低抵抗が必要
な配線部分のパターン幅を小さくできる。
する必要がある配線部分のみ、低抵抗材料の使用や厚膜
化することにより低抵抗な配線を形成することができる
ため、高精度かつ微細なパターン形成が必要な基板１面
に対して平行な方向の電界を形成するためのドレイン側
電極３と対向電極４は薄膜化した状態で、低抵抗が必要
な配線部分のパターン幅を小さくできる。
【００２８】実施の形態５．図８はこの発明の実施の形
態５示す薄膜トランジスタ集積装置のーつの画素部の平
面図、図９は図８のＣ−Ｃ線に沿った部分の断面図であ
る。図において、１７は櫛形形状を有するドレイン側電
極３と対向電極４が対向して基板１面に対して平行な方
向の電界が形成される領域のゲート絶縁膜５および保護
膜１１の除去部分である。なお、図６と同一部分につい
ては同符号を付し説明を省略する。また、本実施の形態
の薄膜トランジスタ集積装置の製造方法は実施の形態４
と同様であるので説明を省略する。
態５示す薄膜トランジスタ集積装置のーつの画素部の平
面図、図９は図８のＣ−Ｃ線に沿った部分の断面図であ
る。図において、１７は櫛形形状を有するドレイン側電
極３と対向電極４が対向して基板１面に対して平行な方
向の電界が形成される領域のゲート絶縁膜５および保護
膜１１の除去部分である。なお、図６と同一部分につい
ては同符号を付し説明を省略する。また、本実施の形態
の薄膜トランジスタ集積装置の製造方法は実施の形態４
と同様であるので説明を省略する。
【００２９】電界を形成するドレイン側電極３と対向電
極４上にゲート絶縁膜５や保護膜１１が形成されること
により、ドレイン側電極３と対向電極４により形成され
る電界の強さは減損されるため、電界を強くするために
は駆動電圧を上げるか、ドレイン側電極３と対向電極４
の電極間隔を狭くする必要があり、さらに高精度なパタ
ーン形成が要求される。本実施の形態の薄膜トランジス
タ集積装置では、電界を形成するドレイン側電極３と対
向電極４上のゲート絶縁膜５や保護膜１１を除去するこ
とにより電界の強さの減損を防止する。
極４上にゲート絶縁膜５や保護膜１１が形成されること
により、ドレイン側電極３と対向電極４により形成され
る電界の強さは減損されるため、電界を強くするために
は駆動電圧を上げるか、ドレイン側電極３と対向電極４
の電極間隔を狭くする必要があり、さらに高精度なパタ
ーン形成が要求される。本実施の形態の薄膜トランジス
タ集積装置では、電界を形成するドレイン側電極３と対
向電極４上のゲート絶縁膜５や保護膜１１を除去するこ
とにより電界の強さの減損を防止する。
【００３０】本実施の形態の薄膜トランジスタ集積装置
は、実施の形態１、２、３、および４と同様に形成され
た薄膜トランジスタ集積装置において、保護膜１１を形
成後、電界が形成される領域である除去部分１７のゲー
ト絶縁膜５および保護膜１１をエッチング除去する。除
去部分１７の構成としては、図９−Ａに示すように、ゲ
ート絶縁膜５および保護膜１１を全て除去する方法と、
図９−Ｂに示すように、保護膜１１を除去後、ゲート絶
縁膜５の一部を残して除去する方法と、図９−Ｃに示す
ように、ゲート絶縁膜５および保護膜１１を除去した後
保護膜１８を薄く形成する方法がある。
は、実施の形態１、２、３、および４と同様に形成され
た薄膜トランジスタ集積装置において、保護膜１１を形
成後、電界が形成される領域である除去部分１７のゲー
ト絶縁膜５および保護膜１１をエッチング除去する。除
去部分１７の構成としては、図９−Ａに示すように、ゲ
ート絶縁膜５および保護膜１１を全て除去する方法と、
図９−Ｂに示すように、保護膜１１を除去後、ゲート絶
縁膜５の一部を残して除去する方法と、図９−Ｃに示す
ように、ゲート絶縁膜５および保護膜１１を除去した後
保護膜１８を薄く形成する方法がある。
【００３１】本実施の形態によれば、基板１面に対して
平行な方向の電界を形成する領域のドレイン側電極３と
対向電極４上のゲート絶縁膜５および保護膜１１を除去
することにより、形成される電界の強さを減損させない
ため、同じ駆動電圧で、かつドレイン側電極３と対向電
極４の電極間隔を狭くすることなく効率よく電界を形成
できる。
平行な方向の電界を形成する領域のドレイン側電極３と
対向電極４上のゲート絶縁膜５および保護膜１１を除去
することにより、形成される電界の強さを減損させない
ため、同じ駆動電圧で、かつドレイン側電極３と対向電
極４の電極間隔を狭くすることなく効率よく電界を形成
できる。
【００３２】実施の形態６．図１０はこの発明による薄
膜トランジスタ集積装置を搭載した液晶表示装置の液晶
パネルを示す断面図である。図において、１ａはガラス
基板等の透明絶縁性基板、１９は配向膜、２０はＴＦＴ
基板、２１は遮光膜、２２はオーバーコート層、２３は
対向基板、２４は液晶、２５は偏光板である。なお実施
の形態１と同一部分については同符号を付し説明を省略
する。実施の形態１、２、３、４および５と同様の方法
で透明絶縁性基板１ａ上に薄膜トランジスタ集積装置を
形成した後、全面に配向膜１９形成してＴＦＴ基板２０
を構成する。他の透明絶縁性基板１ａ上に表示不良の原
因となる光を遮光するための遮光膜２１、オーバーコー
ト層２２、配向膜１９を順次形成して、対向基板２３を
構成する。このようにして形成されたＴＦＴ基板２０と
対向基板２３を対向させ、この間に液晶２４を注入し、
両基板の外側に偏光板２５を貼り付けることにより液晶
パネルが構成される。
膜トランジスタ集積装置を搭載した液晶表示装置の液晶
パネルを示す断面図である。図において、１ａはガラス
基板等の透明絶縁性基板、１９は配向膜、２０はＴＦＴ
基板、２１は遮光膜、２２はオーバーコート層、２３は
対向基板、２４は液晶、２５は偏光板である。なお実施
の形態１と同一部分については同符号を付し説明を省略
する。実施の形態１、２、３、４および５と同様の方法
で透明絶縁性基板１ａ上に薄膜トランジスタ集積装置を
形成した後、全面に配向膜１９形成してＴＦＴ基板２０
を構成する。他の透明絶縁性基板１ａ上に表示不良の原
因となる光を遮光するための遮光膜２１、オーバーコー
ト層２２、配向膜１９を順次形成して、対向基板２３を
構成する。このようにして形成されたＴＦＴ基板２０と
対向基板２３を対向させ、この間に液晶２４を注入し、
両基板の外側に偏光板２５を貼り付けることにより液晶
パネルが構成される。
【００３３】本実施の形態によれば、透明絶縁性基板１
ａ面に対して平行な方向の電界の強さが基板内で均一で
あると共に、配線および電極部分の面積が小さい薄膜ト
ランジスタ集積装置を搭載することにより、液晶２４に
印加する電界の方向を基板面に対して平行な方向とする
方式を採用しているため視角方向を変化させた場合のコ
ントラストの低下、および多諧調表示した場合の諧調レ
ベルの反転がほとんどなく、かつ表示ムラがなく高開口
率な液晶表示装置を提供することができる。
ａ面に対して平行な方向の電界の強さが基板内で均一で
あると共に、配線および電極部分の面積が小さい薄膜ト
ランジスタ集積装置を搭載することにより、液晶２４に
印加する電界の方向を基板面に対して平行な方向とする
方式を採用しているため視角方向を変化させた場合のコ
ントラストの低下、および多諧調表示した場合の諧調レ
ベルの反転がほとんどなく、かつ表示ムラがなく高開口
率な液晶表示装置を提供することができる。
【００３４】
【発明の効果】以上のように、この発明によれば、基板
面に対して平行な方向の電界を形成するための電極を高
精度かつ微細に形成できるため、基板面に対して平行な
方向の電界の強さが基板内で均一で有ると共に、配線お
よび電極部分の面積が小さい薄膜トランジスタ集積装置
を得ることができる。また、基板面に対して平行な方向
の電界の強さが基板内で均一であると共に、配線および
電極部分の面積が小さい薄膜トランジスタ集積装置を搭
載することにより、液晶に印加する電界の方向を基板面
に対して平行な方向とする方式を採用しているため視角
方向を変化させた場合のコントラストの低下、および多
諧調表示した場合の諧調レベルの反転がほとんどなく、
かつ表示ムラがなく高開口率な液晶表示装置を提供する
ことができる。
面に対して平行な方向の電界を形成するための電極を高
精度かつ微細に形成できるため、基板面に対して平行な
方向の電界の強さが基板内で均一で有ると共に、配線お
よび電極部分の面積が小さい薄膜トランジスタ集積装置
を得ることができる。また、基板面に対して平行な方向
の電界の強さが基板内で均一であると共に、配線および
電極部分の面積が小さい薄膜トランジスタ集積装置を搭
載することにより、液晶に印加する電界の方向を基板面
に対して平行な方向とする方式を採用しているため視角
方向を変化させた場合のコントラストの低下、および多
諧調表示した場合の諧調レベルの反転がほとんどなく、
かつ表示ムラがなく高開口率な液晶表示装置を提供する
ことができる。
【図１】 この発明の実施の形態１による薄膜トランジ
スタ集積装置を示す平面図である。
スタ集積装置を示す平面図である。
【図２】 この発明の実施の形態１による薄膜トランジ
スタ集積装置の製造工程を示す断面図である。
スタ集積装置の製造工程を示す断面図である。
【図３】 この発明の実施の形態２による薄膜トランジ
スタ集積装置を示す平面図である。
スタ集積装置を示す平面図である。
【図４】 この発明の実施の形態３による薄膜トランジ
スタ集積装置を示す平面図である。
スタ集積装置を示す平面図である。
【図５】 この発明の実施の形態３による薄膜トランジ
スタ集積装置を示す平面図である。
スタ集積装置を示す平面図である。
【図６】 この発明の実施の形態４による薄膜トランジ
スタ集積装置を示す平面図である。
スタ集積装置を示す平面図である。
【図７】 この発明の実施の形態４による薄膜トランジ
スタ集積装置の製造工程を示す断面図である。
スタ集積装置の製造工程を示す断面図である。
【図８】 この発明の実施の形態５による薄膜トランジ
スタ集積装置を示す平面図である。
スタ集積装置を示す平面図である。
【図９】 この発明の実施の形態５による薄膜トランジ
スタ集積装置を示す断面図である。
スタ集積装置を示す断面図である。
【図１０】 この発明の実施の形態６による液晶表示装
置の液晶パネルを示す断面図である。
置の液晶パネルを示す断面図である。
【図１１】 従来のこの種液晶表示装置の液晶パネルを
示す断面図である。
示す断面図である。
１ 基板、２ ゲート電極、３ ドレイン側電極、４
対向電極、５ ゲート絶縁膜、６ アモルファスシリコ
ン、７ 不純物がドープされたアモルファスシリコン、
８ コンタクトホール、９ ソース配線、１０ ドレイ
ン電極、１１ 保護膜、１２ 対向電極に電圧を印加す
るための配線、１３ 共通配線、１４ ゲート電極を低
抵抗化するための配線、１５ 共通配線を低抵抗化する
ための配線、１６ 対向電極に電圧を印加するための配
線を抵抗化するための配線、１７ 除去部分、１８ 保
護膜、１９ 配向膜、２０ ＴＦＴ基板、２１ 遮光
膜、２２ オーバーコート層、２３ 対向基板、２４
液晶、２５ 偏光板。
対向電極、５ ゲート絶縁膜、６ アモルファスシリコ
ン、７ 不純物がドープされたアモルファスシリコン、
８ コンタクトホール、９ ソース配線、１０ ドレイ
ン電極、１１ 保護膜、１２ 対向電極に電圧を印加す
るための配線、１３ 共通配線、１４ ゲート電極を低
抵抗化するための配線、１５ 共通配線を低抵抗化する
ための配線、１６ 対向電極に電圧を印加するための配
線を抵抗化するための配線、１７ 除去部分、１８ 保
護膜、１９ 配向膜、２０ ＴＦＴ基板、２１ 遮光
膜、２２ オーバーコート層、２３ 対向基板、２４
液晶、２５ 偏光板。
Claims (10)
- 【請求項１】 制御電極と同時に基板上に形成され、上
記基板面に対して平行方向の電界を形成する第１の電極
および第２の電極と、 上記制御電極、第１の電極および第２の電極上に形成さ
れた絶縁膜と、 上記制御電極上に上記絶縁膜を介して形成された半導体
層と、 上記半導体層と共に半導体素子を構成する上記第１の電
極または第２の電極にいずれか一方が接続される一対の
電極を備えたことを特徴とする薄膜トランジスタ集積装
置。 - 【請求項２】 第１の電極および第２の電極は、それぞ
れ櫛形形状を有して互いに対向するよう配置されている
ことを特徴とする請求項１記載の薄膜トランジスタ集積
装置。 - 【請求項３】 基板面に対して平行方向の電界を形成す
る領域を挟んで、制御電極側に保持容量を形成するため
の配線、反対側に第１の電極または第２の電極に電圧を
印加する配線が形成されていることを特徴とする請求項
１または請求項２記載の薄膜トランジスタ集積装置。 - 【請求項４】 保持容量を形成するための配線と第１の
電極または第２の電極に電圧を印加する配線が少なくと
も一本の第１の電極または第２の電極によって電気的に
接続されていることを特徴とする請求項３記載の薄膜ト
ランジスタ集積装置。 - 【請求項５】 制御電極、第１の電極または第２の電極
に電圧を印加する配線および保持容量を形成するための
配線の少なくともいずれか一つに、低抵抗部材が被着さ
れていることを特徴とする請求項１〜４のいずれか一項
記載の薄膜トランジスタ集積装置。 - 【請求項６】 基板面に対して平行方向の電界を形成す
る領域に形成された絶縁膜は、全部もしくは一部が除去
されていることを特徴とする請求項１〜５のいずれか一
項記載の薄膜トランジスタ集積装置。 - 【請求項７】 基板上に制御電極、第１の電極および第
２の電極を同一材料で同時に形成する工程と、 上記制御電極、第１の電極および第２の電極上に絶縁膜
を形成する工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層と共に半導体素子を構成する一対の電極を
形成する工程を含むことを特徴とする薄膜トランジスタ
集積装置の製造方法。 - 【請求項８】 保持容量を形成するための配線が、制御
電極、第１の電極および第２の電極と同一材料で同時に
形成されることを特徴とする請求項７記載の薄膜トラン
ジスタ集積装置の製造方法。 - 【請求項９】 制御電極、第１の電極または第２の電極
に電圧を印加する配線および保持容量を形成するための
配線の少なくともいずれか一つに、低抵抗部材を被着す
る工程を含むことを特徴とする請求項７または請求項８
記載の薄膜トランジスタ集積装置の製造方法。 - 【請求項１０】 透明絶縁性基板と、 上記透明絶縁性基板上に形成された請求項１〜請求項６
のいずれか一項記載の薄膜トランジスタ集積装置と、 上記透明絶縁性基板と共に液晶材料を狭持する対向基板
を備えたことを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8304293A JPH10142633A (ja) | 1996-11-15 | 1996-11-15 | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
| TW086102852A TW493100B (en) | 1996-11-15 | 1997-03-08 | Thin film transistor integrated device, method for manufacturing the same, and liquid crystal display apparatus |
| KR1019970015972A KR100259909B1 (ko) | 1996-11-15 | 1997-04-28 | 박막트랜지스터 집적장치 및 그 제조방법 및 액정표시장치 |
| US08/858,693 US5838037A (en) | 1996-11-15 | 1997-05-19 | TFT-array and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8304293A JPH10142633A (ja) | 1996-11-15 | 1996-11-15 | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10142633A true JPH10142633A (ja) | 1998-05-29 |
Family
ID=17931296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8304293A Pending JPH10142633A (ja) | 1996-11-15 | 1996-11-15 | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5838037A (ja) |
| JP (1) | JPH10142633A (ja) |
| KR (1) | KR100259909B1 (ja) |
| TW (1) | TW493100B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2337843B (en) * | 1998-05-30 | 2001-04-25 | Lg Electronics Inc | A multi-domain liquid crystal display device |
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| JP2008262006A (ja) * | 2007-04-11 | 2008-10-30 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶パネル |
| JP2010087527A (ja) * | 1998-12-31 | 2010-04-15 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| CN102967977A (zh) * | 2012-10-08 | 2013-03-13 | 友达光电股份有限公司 | 像素阵列基板 |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225097B1 (ko) * | 1996-10-29 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| US6310669B1 (en) | 1997-05-26 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | TFT substrate having connecting line connect to bus lines through different contact holes |
| JP4130490B2 (ja) * | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
| WO2001033292A1 (fr) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| TW465122B (en) * | 1999-12-15 | 2001-11-21 | Semiconductor Energy Lab | Light-emitting device |
| KR100736114B1 (ko) * | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR100620322B1 (ko) | 2000-07-10 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정 표시장치 및 그 제조방법 |
| US6784965B2 (en) * | 2000-11-14 | 2004-08-31 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device and manufacturing method thereof |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| KR100730495B1 (ko) | 2000-12-15 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR100386458B1 (ko) | 2000-12-20 | 2003-06-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| US7161997B2 (en) * | 2000-12-26 | 2007-01-09 | Intel Corporation | Programmable baseband module |
| KR20020052562A (ko) * | 2000-12-26 | 2002-07-04 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
| KR20020055785A (ko) | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 횡전계 방식의 액정표시장치 |
| TW469496B (en) * | 2001-01-19 | 2001-12-21 | Hannstar Display Corp | Electrode arrangement structure of In-Plane switching mode LCD |
| KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
| KR100748442B1 (ko) * | 2001-02-26 | 2007-08-10 | 엘지.필립스 엘시디 주식회사 | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 |
| SG118117A1 (en) | 2001-02-28 | 2006-01-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| KR100744955B1 (ko) | 2001-05-21 | 2007-08-02 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100802444B1 (ko) | 2001-06-29 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판을 제작하기 위한건식식각장비 내 하부전극 가공방법 |
| KR100833955B1 (ko) * | 2001-07-27 | 2008-05-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시장치용 어레이 기판 |
| KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100829785B1 (ko) | 2001-12-11 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR100835974B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100835971B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| US7015999B2 (en) * | 2001-12-28 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Method of fabricating an array substrate for IPS mode liquid crystal display device |
| KR20030057175A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 웨이퍼의 후면 세정장치 |
| KR100829786B1 (ko) * | 2001-12-28 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| US6839111B2 (en) * | 2001-12-28 | 2005-01-04 | Lg.Philips Lcd Co., Ltd. | Array substrate for IPS mode liquid crystal display device |
| KR100835975B1 (ko) * | 2001-12-28 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100819369B1 (ko) * | 2001-12-31 | 2008-04-04 | 엘지.필립스 엘시디 주식회사 | 노광용 척 |
| US6876420B2 (en) * | 2002-06-25 | 2005-04-05 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device |
| US6970223B2 (en) * | 2002-08-17 | 2005-11-29 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD device and method for fabricating the same |
| KR100870665B1 (ko) | 2002-08-21 | 2008-11-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| KR100876403B1 (ko) * | 2002-08-27 | 2008-12-31 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치 및 그 제조방법 |
| KR100928917B1 (ko) * | 2002-09-26 | 2009-11-30 | 엘지디스플레이 주식회사 | 액정 패널의 제전방법 및 이를 이용한 횡전계방식 액정패널의 제조방법 |
| KR100895016B1 (ko) * | 2002-10-04 | 2009-04-30 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| KR100860523B1 (ko) * | 2002-10-11 | 2008-09-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
| US7050131B2 (en) * | 2002-10-17 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same |
| KR100539833B1 (ko) * | 2002-10-21 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100892087B1 (ko) * | 2002-10-28 | 2009-04-06 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR20040038355A (ko) * | 2002-10-31 | 2004-05-08 | 엘지.필립스 엘시디 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
| KR100895017B1 (ko) | 2002-12-10 | 2009-04-30 | 엘지디스플레이 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
| KR100928921B1 (ko) * | 2002-12-11 | 2009-11-30 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100876405B1 (ko) * | 2002-12-23 | 2008-12-31 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
| KR100887668B1 (ko) * | 2002-12-30 | 2009-03-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100919199B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 |
| KR100920923B1 (ko) * | 2002-12-31 | 2009-10-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100936959B1 (ko) * | 2002-12-31 | 2010-01-14 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
| KR100919196B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100911420B1 (ko) * | 2002-12-31 | 2009-08-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
| KR100930916B1 (ko) * | 2003-03-20 | 2009-12-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
| KR100978254B1 (ko) * | 2003-06-30 | 2010-08-26 | 엘지디스플레이 주식회사 | 4화소구조 횡전계모드 액정표시소자 |
| KR101001520B1 (ko) * | 2003-10-09 | 2010-12-14 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치 및 그 제조 방법 |
| KR20050058058A (ko) * | 2003-12-11 | 2005-06-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100982122B1 (ko) * | 2003-12-30 | 2010-09-14 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법 |
| TWI245426B (en) * | 2004-01-07 | 2005-12-11 | Hannstar Display Corp | Shielded-junction TFT structure |
| KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| TWI258048B (en) * | 2004-06-15 | 2006-07-11 | Taiwan Tft Lcd Ass | Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof |
| CN100405547C (zh) * | 2004-08-06 | 2008-07-23 | 台湾薄膜电晶体液晶显示器产业协会 | 防止金属层扩散的tft电极结构与其制程 |
| US7527994B2 (en) * | 2004-09-01 | 2009-05-05 | Honeywell International Inc. | Amorphous silicon thin-film transistors and methods of making the same |
| KR101225440B1 (ko) * | 2005-06-30 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN101131515B (zh) * | 2006-08-21 | 2010-06-16 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及液晶显示装置 |
| TW200814325A (en) * | 2006-09-05 | 2008-03-16 | Chunghwa Picture Tubes Ltd | Thim film transistor array substrate and manufacturing process therefor |
| US8530273B2 (en) | 2010-09-29 | 2013-09-10 | Guardian Industries Corp. | Method of making oxide thin film transistor array |
| US8541792B2 (en) | 2010-10-15 | 2013-09-24 | Guardian Industries Corp. | Method of treating the surface of a soda lime silica glass substrate, surface-treated glass substrate, and device incorporating the same |
| US20120200816A1 (en) | 2011-02-04 | 2012-08-09 | Guardian Industries Corp. | Electronic devices having reduced susceptibility to newton rings, and/or methods of making the same |
| US8747959B2 (en) | 2011-06-30 | 2014-06-10 | Guardian Industries Corp. | Planar patterned transparent contact, devices with planar patterned transparent contacts, and/or methods of making the same |
| US20130005139A1 (en) | 2011-06-30 | 2013-01-03 | Guardian Industries Corp. | Techniques for manufacturing planar patterned transparent contact and/or electronic devices including same |
| US20130005135A1 (en) | 2011-06-30 | 2013-01-03 | Guardian Industries Corp. | Planar patterned transparent contact, devices with planar patterned transparent contacts, and/or methods of making the same |
| US20150372251A1 (en) * | 2014-06-19 | 2015-12-24 | Toshishige Fujii | Electric element package |
| US11148228B2 (en) | 2017-07-10 | 2021-10-19 | Guardian Glass, LLC | Method of making insulated glass window units |
| US10987902B2 (en) | 2017-07-10 | 2021-04-27 | Guardian Glass, LLC | Techniques for laser ablation/scribing of coatings in pre- and post-laminated assemblies, and/or associated methods |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648663A (en) * | 1985-08-05 | 1997-07-15 | Canon Kabushiki Kaisha | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same |
| JP3002064B2 (ja) * | 1992-11-12 | 2000-01-24 | 松下電器産業株式会社 | 薄膜トランジスタ |
| JP2952744B2 (ja) * | 1993-11-04 | 1999-09-27 | 松下電器産業株式会社 | 薄膜トランジスター集積装置 |
| JP3265802B2 (ja) * | 1994-03-17 | 2002-03-18 | 株式会社日立製作所 | 液晶表示装置 |
| JPH07261181A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 液晶表示装置の製造方法 |
| JP3000871B2 (ja) * | 1994-12-26 | 2000-01-17 | 松下電器産業株式会社 | 液晶表示装置 |
-
1996
- 1996-11-15 JP JP8304293A patent/JPH10142633A/ja active Pending
-
1997
- 1997-03-08 TW TW086102852A patent/TW493100B/zh not_active IP Right Cessation
- 1997-04-28 KR KR1019970015972A patent/KR100259909B1/ko not_active Expired - Fee Related
- 1997-05-19 US US08/858,693 patent/US5838037A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2337843B (en) * | 1998-05-30 | 2001-04-25 | Lg Electronics Inc | A multi-domain liquid crystal display device |
| US6335776B1 (en) | 1998-05-30 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode |
| JP2010087527A (ja) * | 1998-12-31 | 2010-04-15 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| JP2008262006A (ja) * | 2007-04-11 | 2008-10-30 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶パネル |
| CN102967977A (zh) * | 2012-10-08 | 2013-03-13 | 友达光电股份有限公司 | 像素阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5838037A (en) | 1998-11-17 |
| TW493100B (en) | 2002-07-01 |
| KR19980041715A (ko) | 1998-08-17 |
| KR100259909B1 (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10142633A (ja) | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 | |
| KR100494638B1 (ko) | 능동매트릭스형 액정표시장치 및 그 제조방법 | |
| US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
| KR101269002B1 (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
| CN1573488B (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
| JPH08201853A (ja) | 電極基板および平面表示装置 | |
| US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US20040119897A1 (en) | Liquid crystal display device and method of fabricating the same | |
| US7436464B2 (en) | Active-matrix substrate and display device including the substrate wherein a bottom-gate TFT has data lines formed below the gate lines | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| US7233380B2 (en) | Array substrate for use in in-plane switching mode liquid crystal display device and method of fabricating the same | |
| JP2006259134A (ja) | 液晶表示装置及びその製造方法 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH05297346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3300336B2 (ja) | 液晶表示装置 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH04326330A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11271808A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 | |
| JPH09101542A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2968141B2 (ja) | アクティブマトリクス基板 |