JPH11274223A - ２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カ―ド構造 - Google Patents

２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カ―ド構造

Info

Publication number
JPH11274223A
JPH11274223A JP11019402A JP1940299A JPH11274223A JP H11274223 A JPH11274223 A JP H11274223A JP 11019402 A JP11019402 A JP 11019402A JP 1940299 A JP1940299 A JP 1940299A JP H11274223 A JPH11274223 A JP H11274223A
Authority
JP
Japan
Prior art keywords
metal layer
wire
metal
palladium
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11019402A
Other languages
English (en)
Other versions
JP3072735B2 (ja
Inventor
Lawrence R Cutting
ローレンス・リチャード・カッティング
Gerald Gaudielo John
ジョン・ジェラルド・ガウディエロ
Luis J Matienzo
ルイス・ジーザス・マティエンゾ
Mohan Maadeshwo Nihir
ニヒル・モハン・マーデシュウォー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11274223A publication Critical patent/JPH11274223A/ja
Application granted granted Critical
Publication of JP3072735B2 publication Critical patent/JP3072735B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ・パッケージ上のボンド・パッ
ドへのワイヤ・ボンディングの方法に関するものであ
る。 【解決手段】 ワイヤ・ボンドは、有機誘電基板上のパ
ラジウムを被覆した接合パッドに対して２００℃未満で
作られる。１４マイクロインチより厚いパラジウムの層
は金の薄片で覆う。銅パッドを覆うパラジウムは、その
２つの間の薄いニッケル層により銅の拡散が防止され
る。続いて１８５℃、１時間の焼き付けにより、金の厚
みが２００Å未満の場合は水素分子が付勢され放出され
る。次に、好適には金のボンディング・ワイヤが、従来
のボンディング機器を使用して２００℃未満で良好な状
態で接合される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップ・パッ
ケージ上のボンド・パッドへのワイヤ・ボンディング、
特にパラジウムが被覆されたボンド・パッドへのワイヤ
・ボンディングに関する。
【０００２】
【従来の技術】チップ上のボンド・パッドから、チップ
・キャリア上の対応するパッドまたはリードへのワイヤ
・ボンディングによる半導体チップとの電気的接続の技
術は、半導体産業では広く知られており、実施されてい
る。エポキシ・ガラス層や銅の導電層等、従来の有機誘
電物質を使ってチップ・キャリアを製造することは、分
野によっては有益であることがわかっているが、通常、
銅パッドに形成されるワイヤ・ボンドは、普通は金線物
質と銅パッドの間に脆い金属間合金が形成されるので用
をなさなくなる。従って、通常は、薄いニッケル層とこ
れに続く厚い金層を、金線を接合する前にボンド・パッ
ドにメッキする。
【０００３】約１５０±５０マイクロインチ厚のニッケ
ル層は、銅パッドと金層の間に銅と金の金属間合金が形
成されるのを防ぐ上で申し分ない拡散障壁になる。金層
はその際、従来のワイヤ・ボンド接続を行うための望ま
しい表面になる。直径０．８ミリインチ乃至１．５ミリ
インチの金線で満足のいく接合部を得るには、通常は１
４マイクロインチを超えるかなり厚い金層が必要であ
る。
【０００４】パラジウムは金層の代用として比較的低コ
ストであるが、望ましい接合部を得るには、例えば約２
００℃等、比較的高温にまで加熱しなければならないこ
とがわかっている。エポキシ・ガラス物質はこのような
高温に耐えられないので、パラジウムを被覆したパッド
に、パラジウム下にニッケル拡散障壁を設けてワイヤ・
ボンドを形成するために様々な試みがなされているが、
成功していない。
【０００５】Gillumらによる"Wire Bond Evaluation Re
port"、National Center for Manufacturing Science
s、April 30、1996では、１３ページに、パラジウム表
面の結果が良好でなく、不完全な初期接合部が多数形成
されることが報告されている。
【０００６】"Electroless Palladium: A Surface Fini
sh for Interconnect Technology"、SMT Trends、Janua
ry 22、1996という初期研究では、良好な接合部が報告
されているが、接合温度は報告されていない。
【０００７】日本国特許番号第８１３９１４８Ａ号は、
銅の上のパラジウム層の接合性は、接合前に銅がパラジ
ウム層を通してどのくらい拡散しているかを測定するこ
とによって確認できるとしている。ニッケル障壁層がパ
ラジウム下に置かれると、２００℃未満で形成された接
合部は用をなさなくなる。
【０００８】このような背景から、パラジウムは、ハン
ダ付けによりコンポーネントを装着するため用いられる
パッドを被覆する際に、金の良好な代替物として認めら
れてはいるものの、有機誘電チップ・キャリア上にワイ
ヤ・ボンド・パッドを被覆するためには用いられていな
い。ワイヤ・ボンド・チップ及びハンダ付けされたコン
ポーネントが両方とも１つのキャリア上に装着されると
き、両方のタイプの接合パッドにパラジウムを用いるこ
とは、現在慣習的に行われているように、両方のパッド
に別々のメタラジを用いること、あるいはもっと高価な
金を用いることよりも有益である。
【０００９】
【発明が解決しようとする課題】本発明の目的は、パッ
ケージ、チップ、その他の導電素子上の金属表面との配
線接合を行う改良された方法を提供することによって、
半導体チップのパッケージ化技術を改良することであ
る。
【００１０】本発明の別の目的は、導電配線を受け取る
改良された接合可能なパッドを持つ電気カード構造を提
供することである。
【００１１】
【課題を解決するための手段】これらの目的は、別の目
的を含めて本発明の１実施例において達成される。実施
例の方法は、第１金属層を置き、第２の薄い金属層を第
１金属層に付着し、第１と第２の金属層を所定温度まで
所定時間加熱することによって、接合可能な金属の表面
を形成することである。この方法はまた、ワイヤを、上
に薄い第２金属層を持つ第１金属層に接合するステップ
を含む。
【００１２】本発明の別の実施例では、上に少なくとも
１つのワイヤ・ボンド・パッドを持つ回路化された基
板、ワイヤ・ボンド・パッド上の第１金属層及び第１金
属層上の薄い第２金属層よりなる電気カード構造が提供
される。電気カード構造にはまた、上に薄い第２金属層
を持つ第１金属層に接合されるワイヤを追加でき、この
接合は薄い第２層を通して行われる。
【００１３】
【発明の実施の形態】図１は、本発明の１実施例に従っ
た電気カード構造１０を示す。電気カード構造１０は回
路化された基板１１を含む。基板１１は、上に銅等の金
属間配線層１３（後述）を含む適切な誘電物質（好適に
はこれまでのエポキシ・ガラス等の有機絶縁物）で作ら
れる。少なくとも１つのワイヤ・ボンド・パッド１２
を、配線層１３の一部として、または別個の電気導体と
して使用できる。配線層１３上の第１金属層１４は、好
適にはパラジウムから形成され、好適には少なくとも約
５マイクロインチ厚である。銅のボンド・パッドを持つ
実施例では、発明の属する技術分野で述べた理由によ
り、銅とパラジウムの間に約１２０マイクロインチ乃至
１８０マイクロインチ厚の薄いニッケル層（図示なし）
を置くのが望ましい。
【００１４】第１金属とは異なる薄い第２金属層１５は
第１金属層１４上に置かれる。金属層１５は、好適には
厚みが５０Å乃至２００Åの金である。ここで、このよ
うなかなり薄い金の層は、構造を完成させるコストをあ
まり増やさずに、下の金属層の酸化を防ぐことが知られ
いることに注意されたい。金の層は、周知の浸漬プロセ
スで適用できる。
【００１５】ワイヤ・ボンドのワイヤ１７は、これまで
のワイヤ・ボンディング法により、薄い第２金属層１５
を通して第１金属層１４に接続される。ワイヤ１７は、
好適には直径０．０００８インチ乃至０．００１２５イ
ンチの金の細線であるが、アルミニウム、銅等、他のワ
イヤ物質も使用できる。
【００１６】図２は本発明の別の実施例２０である。ベ
ース２１は回路化された基板２２を支持する。ベース２
１は、支持材、固定材、ヒートシンク等であり、基板２
２は、その一部に銅の配線層を含み、マイラーから作ら
れる可撓膜基板（マイラーはE. I. DuPont de Nemour
s、Inc. の商標である）、ポリイミド、薄いエポキシ・
ガラス物質等である。基板２２としては単一層しか示し
ていない。基板２２は単純に銅等の導電物質の層等から
なる。
【００１７】第１金属層１４（好適にはパラジウム）は
回路化された基板２２上に置かれる。ニッケルの分離層
２４により、第１金属層を基板２２から分離することが
できる。これは特にこれら２つの要素にパラジウムと銅
が用いられる場合である。厚みが約５０Å乃至２００Å
の薄い第２金属層１５（好適には金）が第１金属１４の
上面を覆う。ボンディング・ワイヤ１７は薄い第２金属
層１５を通して第１金属層１４に接続される。この実施
例では、エポキシまたは他の適切な絶縁物質の保護被膜
物質層２６が接合領域の外部の基板２２とベース２１を
覆う。
【００１８】パッドが、ここで開示しているとおりに形
成された他の構造は、半導体チップ、個別コンポーネン
ト等を含み、それらには、熱圧着、超音波等、従来の方
法によりワイヤ・ボンドを接続すれば好都合であろう。
【００１９】図１、２の構造を作る好適な方法は、最初
に、これまでの無電解メッキ法により、障壁層（例えば
１２０マイクロインチ乃至１８０マイクロインチ厚のニ
ッケル）を銅のボンド・パッドにメッキすることであ
る。次に少なくとも５マイクロインチ厚のパラジウムを
ニッケル層に無電解メッキする。次に薄い金層をパラジ
ウムに浸漬（無電解）メッキする。金層は、２００℃未
満では適切なボンドが得られないパラジウムの表面の酸
化を防ぐ。コストを低くするために、金層は極端に薄
く、ただし約５０Åを下回らない程度に形成される。こ
の金層は、水素分子の通路が得られるように上部が薄い
ことに注意されたい。これらの水素分子は、下記の処理
の間にパラジウムから、パラジウムの高温により生じ
る。
【００２０】パラジウムと金の層は次に、空気中で約１
時間≧１８５℃まで加熱される。この加熱の間、パラジ
ウム層に捕捉された水素分子が熱によって付勢され、金
層を通って空気中に放出される。金層が約２００Å未満
の厚みであれば、水素分子が充分に通過して放出される
ことが確認されている。水素があるとき、メッキされた
パラジウム物質の表面が硬化するため、２００℃未満で
のパラジウム表面に対するボンディングの不良の原因
は、パラジウムに捕捉された水素分子であると、現時点
では考えられている。本発明はこの水素を放出し、加熱
の間、また金を通してワイヤをパラジウムに接合する前
に、パラジウム表面の酸化を防ぐことがわかっている。
更に、本発明により、直径０．００１インチの金線を用
いてパラジウム層を２００℃以上に加熱せずに、良好な
ボンドが形成されている。
【００２１】金層は、パラジウムの酸化を防ぐ一方、か
なり薄いのでワイヤ・ボンディング自体には何の影響も
与えず、簡単に貫通できる。例えば直径０．００１イン
チの金線は、極端に薄い金を貫通し、パラジウム層に直
接接合できる。対照的に、厚い金のパッド・ボンドに対
する金線では、約８マイクロインチ厚のパッド上に金層
が必要になる。この厚みは２０３２Åに等しい（本発明
に用いられるものの４０倍以上）。
【００２２】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２３】（１）接合可能な金属表面を形成する方法
であって、第１金属層を用意するステップと、前記第１
金属とは異なる、薄い第２金属層を前記第１金属層に付
着するステップと、前記薄い第２金属層を含む前記第１
金属層を所定時間の間、所定温度まで加熱することによ
って、前記薄い第２金属層上に接合可能な金属表面を形
成するステップと、を含む、方法。 （２）前記第１金属層はパラジウムであり、約５マイク
ロインチを超える厚みにされる、前記（１）記載の方
法。 （３）前記薄い第２金属層は、約５０Å乃至約２００Å
の厚さになるまで、金槽に前記パラジウムを浸漬するこ
とによって付着する、前記（２）記載の方法。 （４）前記第１金属層の前記加熱は約１８５℃で約１時
間行われる、前記（３）記載の方法。 （５）第３の金属を用意し、その後に前記第３金属上の
前記第１金属層をメッキするステップを含む、前記
（１）記載の方法。 （６）前記第３金属をニッケル層とする、前記（５）記
載の方法。 （７）前記薄い第２金属層を通して前記第１金属層にワ
イヤを接合するステップを含む、前記（１）記載の方
法。 （８）前記ボンディングは、直径が約０．０００８イン
チ乃至０．００１２５インチの金線を接合することによ
って行う、前記（７）記載の方法。 （９）前記ボンディングは、ワイヤ・ボンディング機器
を使用して行う、前記（７）記載の方法。 （１０）前記第１金属層は誘電基板上に形成する、前記
（１）記載の方法。 （１１）前記薄い第２金属層を通して前記第１金属層に
ワイヤを接合するステップを含む、前記（１０）記載の
方法。 （１２）少なくとも１つのワイヤ・ボンド・パッドが置
かれた回路化された基板と、前記ワイヤ・ボンド・パッ
ド上の事実上水素分子のない第１金属層と、前記第１金
属層上の、前記第１金属とは異なる薄い第２金属の層
と、を含む、電気カード構造。 （１３）前記第１金属層は厚みが約５マイクロインチを
超えるパラジウムである、前記（１２）記載の電気カー
ド構造。 （１４）前記薄い第２金属層は約５０Å乃至約２００Å
の厚みの金である、前記（１３）記載の電気カード構
造。 （１５）前記ワイヤ・ボンド・パッドは銅とニッケルか
らなる、前記（１２）記載の電気カード構造。 （１６）前記薄い第２金属層を通して前記第１金属層に
接合したワイヤを含む、前記（１２）記載の電気カード
構造。 （１７）前記ワイヤは、直径が約０．０００８インチ乃
至０．００１２５インチの金である、前記（１６）記載
の電気カード構造。
【図面の簡単な説明】
【図１】本発明の１実施例に従い、金等の第２の金属の
薄片が被覆された、パラジウム等の第１金属パッドへの
ワイヤ・ボンドを示す図である。
【図２】ここで開示しているとおり、上に障壁層を含
み、第１と第２の金属の２重金属層を持つパッドへのワ
イヤ接合を示した、本発明の別の実施例を示す図であ
る。
【符号の説明】
１０ 電気カード構造 １１、２２ 基板 １２ ワイヤ・ボンド・パッド １３ 金属間配線層 １４ 第１金属層 １５ 第２金属層 １７ ワイヤ ２０ 別の実施例 ２１ ベース ２４ 分離層 ２６ 保護被膜物質層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ジェラルド・ガウディエロ アメリカ合衆国13732、ニューヨーク州ア パラチン、グラン・ロード 89 (72)発明者 ルイス・ジーザス・マティエンゾ アメリカ合衆国13760、ニューヨーク州エ ンディコット、カフェルティ・ヒル・ロー ド 1211 (72)発明者 ニヒル・モハン・マーデシュウォー アメリカ合衆国13732、ニューヨーク州ア パラチン、ブラウン・レーン 13

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】接合可能な金属表面を形成する方法であっ
    て、 第１金属層を用意するステップと、 前記第１金属とは異なる、薄い第２金属層を前記第１金
    属層に付着するステップと、 前記薄い第２金属層を含む前記第１金属層を所定時間の
    間、所定温度まで加熱することによって、前記薄い第２
    金属層上に接合可能な金属表面を形成するステップと、 を含む、方法。
  2. 【請求項２】前記第１金属層はパラジウムであり、約５
    マイクロインチを超える厚みにされる、請求項１記載の
    方法。
  3. 【請求項３】前記薄い第２金属層は、約５０Å乃至約２
    ００Åの厚さになるまで、金槽に前記パラジウムを浸漬
    することによって付着する、請求項２記載の方法。
  4. 【請求項４】前記第１金属層の前記加熱は約１８５℃で
    約１時間行われる、請求項３記載の方法。
  5. 【請求項５】第３の金属を用意し、その後に前記第３金
    属上の前記第１金属層をメッキするステップを含む、請
    求項１記載の方法。
  6. 【請求項６】前記第３金属をニッケル層とする、請求項
    ５記載の方法。
  7. 【請求項７】前記薄い第２金属層を通して前記第１金属
    層にワイヤを接合するステップを含む、請求項１記載の
    方法。
  8. 【請求項８】前記ボンディングは、直径が約０．０００
    ８インチ乃至０．００１２５インチの金線を接合するこ
    とによって行う、請求項７記載の方法。
  9. 【請求項９】前記ボンディングは、ワイヤ・ボンディン
    グ機器を使用して行う、請求項７記載の方法。
  10. 【請求項１０】前記第１金属層は誘電基板上に形成す
    る、請求項１記載の方法。
  11. 【請求項１１】前記薄い第２金属層を通して前記第１金
    属層にワイヤを接合するステップを含む、請求項１０記
    載の方法。
  12. 【請求項１２】少なくとも１つのワイヤ・ボンド・パッ
    ドが置かれた回路化された基板と、 前記ワイヤ・ボンド・パッド上の事実上水素分子のない
    第１金属層と、 前記第１金属層上の、前記第１金属とは異なる薄い第２
    金属の層と、 を含む、電気カード構造。
  13. 【請求項１３】前記第１金属層は厚みが約５マイクロイ
    ンチを超えるパラジウムである、請求項１２記載の電気
    カード構造。
  14. 【請求項１４】前記薄い第２金属層は約５０Å乃至約２
    ００Åの厚みの金である、請求項１３記載の電気カード
    構造。
  15. 【請求項１５】前記ワイヤ・ボンド・パッドは銅とニッ
    ケルからなる、請求項１２記載の電気カード構造。
  16. 【請求項１６】前記薄い第２金属層を通して前記第１金
    属層に接合したワイヤを含む、請求項１２記載の電気カ
    ード構造。
  17. 【請求項１７】前記ワイヤは、直径が約０．０００８イ
    ンチ乃至０．００１２５インチの金である、請求項１６
    記載の電気カード構造。
JP11019402A 1998-02-02 1999-01-28 ２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カード構造 Expired - Fee Related JP3072735B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/017,338 US6759597B1 (en) 1998-02-02 1998-02-02 Wire bonding to dual metal covered pad surfaces
US09/017338 1998-02-02

Publications (2)

Publication Number Publication Date
JPH11274223A true JPH11274223A (ja) 1999-10-08
JP3072735B2 JP3072735B2 (ja) 2000-08-07

Family

ID=21782015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11019402A Expired - Fee Related JP3072735B2 (ja) 1998-02-02 1999-01-28 ２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カード構造

Country Status (2)

Country Link
US (2) US6759597B1 (ja)
JP (1) JP3072735B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP3897704B2 (ja) * 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
US20060170114A1 (en) * 2005-01-31 2006-08-03 Chao-Yuan Su Novel method for copper wafer wire bonding
EP1945012B1 (en) 2007-01-10 2014-09-24 Tridonic Jennersdorf GmbH LED module with gold bonding
US8105933B2 (en) 2007-01-31 2012-01-31 Freescale Semiconductor, Inc. Localized alloying for improved bond reliability
US8251494B2 (en) * 2009-11-30 2012-08-28 Eastman Kodak Company Bondable printed wiring with improved wear resistance
US8834729B2 (en) * 2009-11-30 2014-09-16 Eastman Kodak Company Method of making bondable printed wiring member
US8432031B1 (en) 2009-12-22 2013-04-30 Western Digital Technologies, Inc. Semiconductor die including a current routing line having non-metallic slots
EP2469992B1 (en) 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
WO2012118896A2 (en) * 2011-03-03 2012-09-07 Skyworks Solutions, Inc. Apparatus and methods related to wire bond pads and reducing impact of high rf loss plating
US8686537B2 (en) 2011-03-03 2014-04-01 Skyworks Solutions, Inc. Apparatus and methods for reducing impact of high RF loss plating
US8889995B2 (en) 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US8801914B2 (en) 2011-05-26 2014-08-12 Eastman Kodak Company Method of making wear-resistant printed wiring member
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
JP5893800B2 (ja) 2012-06-14 2016-03-23 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. パワーアンプモジュールを含む関連するシステム、デバイス、および方法
WO2023123116A1 (zh) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 线路板、功能背板、背光模组、显示面板及显示装置
US12581596B2 (en) 2021-12-31 2026-03-17 Boe Technology Group Co., Ltd. Wiring board, functional backplane and method for manufacturing the same
US12610675B2 (en) 2022-04-21 2026-04-21 Boe Technology Group Co., Ltd. Circuit board, light-emitting substrate, backlight module, display panel and display device
US12457685B2 (en) 2022-10-31 2025-10-28 Beijing Boe Technology Development Co., Ltd. Circuit board, light-emitting substrate, backlight module, and display apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984453A (ja) * 1982-11-04 1984-05-16 Nec Corp 薄型半導体装置
JPS61265875A (ja) 1985-05-21 1986-11-25 Toshiba Corp 光電変換素子の製造方法
GB2184288A (en) 1985-12-16 1987-06-17 Nat Semiconductor Corp Oxidation inhibition of copper bonding pads using palladium
JPH07120686B2 (ja) * 1987-06-22 1995-12-20 株式会社日立製作所 ワイヤボンデイング用Ａｕ膜組成
JP2537064B2 (ja) * 1987-11-30 1996-09-25 京セラ株式会社 チップキャリア
JPH03265148A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置及びその製造方法
US5100835A (en) 1991-03-18 1992-03-31 Eastman Kodak Company Shallow ohmic contacts to N-GaAs
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
JP2783133B2 (ja) 1993-09-29 1998-08-06 松下電器産業株式会社 ワイヤボンディング前処理方法
JPH08139148A (ja) * 1994-11-10 1996-05-31 Matsushita Electric Works Ltd 導体回路のワイヤーボンディング性の検査方法
JP2639369B2 (ja) 1994-12-22 1997-08-13 日本電気株式会社 半導体装置の製造方法
JP3265148B2 (ja) 1995-03-07 2002-03-11 新日本製鐵株式会社 高炉水冷溶滓樋

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US6759597B1 (en) 2004-07-06
US6519845B1 (en) 2003-02-18
JP3072735B2 (ja) 2000-08-07

Similar Documents

Publication Publication Date Title
JP3072735B2 (ja) ２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カード構造
US4363076A (en) Integrated circuit package
US6291271B1 (en) Method of making semiconductor chip package
JP2526007B2 (ja) 半導体チップへの電気的相互接続を形成するための構造および方法
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
JPH06236946A (ja) ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス
JP2781020B2 (ja) 半導体装置およびその製造方法
US4985310A (en) Multilayered metallurgical structure for an electronic component
US20080274294A1 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
JP2781018B2 (ja) 半導体装置およびその製造方法
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
CN101536183A (zh) 用于改进半导体装置的湿度可靠性的引线框
JP2781019B2 (ja) 半導体装置およびその製造方法
US9082706B2 (en) Semiconductor device with a semiconductor chip and electrical connecting elements to a conductor structure
JP3524221B2 (ja) 半導体装置の製造方法
JP3508478B2 (ja) 半導体装置の製造方法
EP0964446A2 (en) An electronic circuit assembly
US20020175424A1 (en) Process of forming metal surfaces compatible with a wire bonding and semiconductor integrated circuits manufactured by the process
JPH03200343A (ja) 半田バンプの形成方法
EP0993034A2 (en) Method for bonding bumped electronic components to a substrate
JPH05129761A (ja) プリント配線板
US20030052416A1 (en) Thick film circuit connection
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP2774180B2 (ja) 実装基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees