JPS5984453A - 薄型半導体装置 - Google Patents
薄型半導体装置Info
- Publication number
- JPS5984453A JPS5984453A JP57193879A JP19387982A JPS5984453A JP S5984453 A JPS5984453 A JP S5984453A JP 57193879 A JP57193879 A JP 57193879A JP 19387982 A JP19387982 A JP 19387982A JP S5984453 A JPS5984453 A JP S5984453A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor device
- thin
- printed circuit
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01551—Changing the shapes of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5366—Shapes of wire connectors the bond wires having kinks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Credit Cards Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプリント回路基板に直接半導体素子を実装する
ようにした半導体装置において、装置厚の薄さを要求さ
れる半導体装置に関するものである。
ようにした半導体装置において、装置厚の薄さを要求さ
れる半導体装置に関するものである。
従来、薄さを要求される腕時計には半導体素子をプリン
ト回路基板に直接エポキシ樹脂で固着し、基板上に形成
したリードと半導体素子の電極パッドとの間にワイヤボ
ンディングを施して樹脂で封止した半導体装置が使用さ
れてきた。第1図は従来のデジタル時計等に使用されて
きた半導体装置の断面図であり、プリント基板11の上
に半導体素子12が搭載され、金属細線13によって半
導体ペレットの電極パッドと前記プリント基板11の上
に形成されたリード14とが結ばれている。
ト回路基板に直接エポキシ樹脂で固着し、基板上に形成
したリードと半導体素子の電極パッドとの間にワイヤボ
ンディングを施して樹脂で封止した半導体装置が使用さ
れてきた。第1図は従来のデジタル時計等に使用されて
きた半導体装置の断面図であり、プリント基板11の上
に半導体素子12が搭載され、金属細線13によって半
導体ペレットの電極パッドと前記プリント基板11の上
に形成されたリード14とが結ばれている。
半導体素子12と金属細線13、リード14は樹脂15
によってコーディングされて湿度や機械的衝撃から保護
されている。このような構造の場合、プリント基板厚が
O15〜1.Omm、半導体素子側0.3〜0.6 m
m 、さらに金属細線の高さが0.15〜0.35mm
であり、半導体装置の総厚は樹脂でコーティング后1〜
2 nunとなる。このような従来の半導体装置は半導
体素子以外に液晶表示体や受動素子をも基板上に搭載す
る為にある程度の機械的強度を要求され、基板の厚さを
薄くすることは困難であった。
によってコーディングされて湿度や機械的衝撃から保護
されている。このような構造の場合、プリント基板厚が
O15〜1.Omm、半導体素子側0.3〜0.6 m
m 、さらに金属細線の高さが0.15〜0.35mm
であり、半導体装置の総厚は樹脂でコーティング后1〜
2 nunとなる。このような従来の半導体装置は半導
体素子以外に液晶表示体や受動素子をも基板上に搭載す
る為にある程度の機械的強度を要求され、基板の厚さを
薄くすることは困難であった。
ところが、最近になってキャッシュカード等に使われて
いる磁気カードのかわりにICをカードの中に埋め込ん
だICカードが提案されている。
いる磁気カードのかわりにICをカードの中に埋め込ん
だICカードが提案されている。
このようなカード状の製品に対しては、半導体装置とし
て総厚が0.3〜0.7 mmを要求されている。
て総厚が0.3〜0.7 mmを要求されている。
本発明はかかる状況を鑑み、最大限の薄さを有する薄型
半導体装置を提供しようとするものである。
半導体装置を提供しようとするものである。
本発明の半導体装置はプリント回路基板の一部に半導体
ベレットを直接固着し、基板上に形成したリードと半導
体ベレットの電極パッドとの間にワイヤボンディングを
施すようにした半導体装置において前記半導体素子の厚
さがたとえば100〜250μに薄く加工され、かつプ
リント基板にたとえば100〜200μの耐熱性フ・f
ルムを使用し、ワイヤボンディングされた金線が滑らか
ら曲線を描かずに途中でワイヤ形状が変形し、意図的に
ワイヤ高さが低くされていることを特徴とする薄型半導
体装置である。
ベレットを直接固着し、基板上に形成したリードと半導
体ベレットの電極パッドとの間にワイヤボンディングを
施すようにした半導体装置において前記半導体素子の厚
さがたとえば100〜250μに薄く加工され、かつプ
リント基板にたとえば100〜200μの耐熱性フ・f
ルムを使用し、ワイヤボンディングされた金線が滑らか
ら曲線を描かずに途中でワイヤ形状が変形し、意図的に
ワイヤ高さが低くされていることを特徴とする薄型半導
体装置である。
次に本発明を実施例により説明する。第2図が本発明に
よる半導体装置の実施例の断面図である。
よる半導体装置の実施例の断面図である。
厚さが100〜200μのガラスエポキシフィルムのプ
リント回路基板21に貫通孔を開けて銅箔22を貼りつ
け、該銅箔上に半導体ベレット23を搭載して金属細線
24でワイヤボンディングを行なう。前記半導体素子は
通常300〜500μm8度であるが、薄型化の為に裏
面研磨又は裏面研削加工によって100〜250μの範
囲迄薄く加工されている。また、ワイヤボンディングさ
れた金線は、通常ワイヤ高さが0.15〜0.35mm
であるが、ワイヤを意図的に変形させることによって高
さを低く管理している。
リント回路基板21に貫通孔を開けて銅箔22を貼りつ
け、該銅箔上に半導体ベレット23を搭載して金属細線
24でワイヤボンディングを行なう。前記半導体素子は
通常300〜500μm8度であるが、薄型化の為に裏
面研磨又は裏面研削加工によって100〜250μの範
囲迄薄く加工されている。また、ワイヤボンディングさ
れた金線は、通常ワイヤ高さが0.15〜0.35mm
であるが、ワイヤを意図的に変形させることによって高
さを低く管理している。
実施例によれば、第3図に示すように、金属細線31を
ワイヤボンディング后、プレス治具32によって押えつ
けてワイヤ高さを低くしたものである。このようにして
構成した実施例による半導体装置は銅箔22が約20μ
、半導体素子23が約180μ、ワイヤ24の高さが1
50μであり、樹脂コーティング后総厚が370μの薄
型半導体装置をつくることができた。即ち、本発明によ
る薄型半導体装置によればキャッシュカードへのIOの
実装も非常に容易であり、応用の広さと、社会への貢献
が期待される。
ワイヤボンディング后、プレス治具32によって押えつ
けてワイヤ高さを低くしたものである。このようにして
構成した実施例による半導体装置は銅箔22が約20μ
、半導体素子23が約180μ、ワイヤ24の高さが1
50μであり、樹脂コーティング后総厚が370μの薄
型半導体装置をつくることができた。即ち、本発明によ
る薄型半導体装置によればキャッシュカードへのIOの
実装も非常に容易であり、応用の広さと、社会への貢献
が期待される。
なお、実施例においては、ワイヤ修正層の形状として第
2図を特に記したが、ワイヤの変形形状を制限するもの
ではなく、例えば、第4図(a)のように金属配線の半
導体素子側のワイヤ根元を傾かせてワイヤ高さを低くす
る方法や、第4図(ti)のように金属配線のリード側
をつぶすことによってワイヤ高さを低くする方法も含む
ことはいうまでもない。
2図を特に記したが、ワイヤの変形形状を制限するもの
ではなく、例えば、第4図(a)のように金属配線の半
導体素子側のワイヤ根元を傾かせてワイヤ高さを低くす
る方法や、第4図(ti)のように金属配線のリード側
をつぶすことによってワイヤ高さを低くする方法も含む
ことはいうまでもない。
第1図は従来の腕時計用半導体装置の断面図、第2図は
本発明による薄型半導体装置の実施例を示す断面図、第
3図は本発明による薄型半導体装置のワイヤを変形させ
る方法を示す断面図、第4図は本発明のワイヤ変形の方
法を示す他の方法を示す断面図である。 尚、図において、11.21はプリント回路基板、12
.23は半導体素子、13,24.31は金属細線、1
4はリニド、15は樹脂、22は銅箔、32はプレス治
具である。
本発明による薄型半導体装置の実施例を示す断面図、第
3図は本発明による薄型半導体装置のワイヤを変形させ
る方法を示す断面図、第4図は本発明のワイヤ変形の方
法を示す他の方法を示す断面図である。 尚、図において、11.21はプリント回路基板、12
.23は半導体素子、13,24.31は金属細線、1
4はリニド、15は樹脂、22は銅箔、32はプレス治
具である。
Claims (3)
- (1) プリント回路基板の一部に半導体素子を固着
し、基板上に形成したリードと半導体素子の電極バット
との間はワイヤボンディングを施すようにした半導体装
置において前記半導体素子は薄く加工され、かつプリン
ト回路基板耐熱性フィルムを使用し、ワイヤボンディン
グされた金線が滑らかな曲線ではなく、途中でワイヤ形
状が変形してワイヤ高さを低くしていることを特徴とす
る薄型半導体装置。 - (2)半導体素子は厚さが100μ〜220μの範囲に
薄く加工されていることを特徴とする特許請求の範囲第
(1)項記載の薄型半導体装置。 - (3)耐熱性フィルムの厚さは100μ〜200μであ
ることを特徴とする特許請求の範囲第(1)項または第
(2)項記載の薄型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193879A JPS5984453A (ja) | 1982-11-04 | 1982-11-04 | 薄型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193879A JPS5984453A (ja) | 1982-11-04 | 1982-11-04 | 薄型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984453A true JPS5984453A (ja) | 1984-05-16 |
Family
ID=16315256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193879A Pending JPS5984453A (ja) | 1982-11-04 | 1982-11-04 | 薄型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984453A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166065U (ja) * | 1986-04-11 | 1987-10-21 | ||
| KR100295927B1 (ko) * | 1997-04-09 | 2001-08-07 | 포만 제프리 엘 | 칩패키지구조 |
| US6759597B1 (en) * | 1998-02-02 | 2004-07-06 | International Business Machines Corporation | Wire bonding to dual metal covered pad surfaces |
| JP2007150103A (ja) * | 2005-11-29 | 2007-06-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2013149927A (ja) * | 2012-01-23 | 2013-08-01 | Sharp Corp | 発光装置および発光装置の製造方法 |
-
1982
- 1982-11-04 JP JP57193879A patent/JPS5984453A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166065U (ja) * | 1986-04-11 | 1987-10-21 | ||
| KR100295927B1 (ko) * | 1997-04-09 | 2001-08-07 | 포만 제프리 엘 | 칩패키지구조 |
| US6759597B1 (en) * | 1998-02-02 | 2004-07-06 | International Business Machines Corporation | Wire bonding to dual metal covered pad surfaces |
| JP2007150103A (ja) * | 2005-11-29 | 2007-06-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2013149927A (ja) * | 2012-01-23 | 2013-08-01 | Sharp Corp | 発光装置および発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155068A (en) | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal | |
| CN1146828C (zh) | 无接点电子存储卡片及其制造方法 | |
| JPH0630985B2 (ja) | 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード | |
| JPH03112688A (ja) | Icカード | |
| JPH0864725A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JP2893522B2 (ja) | Bga半導体パッケージ及びその製造方法 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JPH03125440A (ja) | 電子部品 | |
| JP2668995B2 (ja) | 半導体装置 | |
| JPH02177553A (ja) | 集積回路装置およびその製造方法 | |
| KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0824155B2 (ja) | 半導体パッケ−ジ | |
| JP2000155822A (ja) | 非接触型icカード | |
| JPH0863567A (ja) | Icカード用モジュール | |
| JPH034543A (ja) | 半導体装置 | |
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JP3230384B2 (ja) | 半導体装置 | |
| JPH03155144A (ja) | ベアー半導体icチップ実装方法 | |
| JP2001024107A (ja) | 半導体装置実装構造 | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPH02275655A (ja) | 混成集積回路 | |
| KR960000220B1 (ko) | 칩-온-보드형 반도체 패키지 및 그 제조 방법 | |
| JPS60180149A (ja) | 半導体装置 | |
| JPH03256352A (ja) | 半導体装置 |