JPH11274467A - 光電子集積回路素子 - Google Patents
光電子集積回路素子Info
- Publication number
- JPH11274467A JPH11274467A JP7942198A JP7942198A JPH11274467A JP H11274467 A JPH11274467 A JP H11274467A JP 7942198 A JP7942198 A JP 7942198A JP 7942198 A JP7942198 A JP 7942198A JP H11274467 A JPH11274467 A JP H11274467A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light emitting
- zno
- silicon substrate
- emitting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
- H10F30/2215—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction the devices comprising active layers made of only Group III-V materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/021—Silicon based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板上に化合物半導体からなる発光
層をモノリシックに集積したOEIC素子を提供する。 【解決手段】 シリコン基板上に電子回路部と光回路部
とを有し、同じくシリコン基板上に形成された化合物半
導体からなる発光層を介して前記電子回路部の電気信号
と前記光回路部の光信号との変換を行う光電子集積回路
素子であって、前記シリコン基板上にはZnO膜が形成
され、該ZnO膜上に前記発光層を形成する。
層をモノリシックに集積したOEIC素子を提供する。 【解決手段】 シリコン基板上に電子回路部と光回路部
とを有し、同じくシリコン基板上に形成された化合物半
導体からなる発光層を介して前記電子回路部の電気信号
と前記光回路部の光信号との変換を行う光電子集積回路
素子であって、前記シリコン基板上にはZnO膜が形成
され、該ZnO膜上に前記発光層を形成する。
Description
【0001】
【産業上の利用分野】本発明は、電子回路部と光回路部
とからなり、シリコン基板上に形成された化合物半導体
からなる発光層を介して電気信号と光信号とのインター
コネクション(相互変換)を行う構造を有する光電子集
積回路素子(OEIC素子)に関する。
とからなり、シリコン基板上に形成された化合物半導体
からなる発光層を介して電気信号と光信号とのインター
コネクション(相互変換)を行う構造を有する光電子集
積回路素子(OEIC素子)に関する。
【0002】
【従来の技術】シリコン半導体技術は、トランジスタか
らIC(集積回路)、VLSI(超大規模集積回路)へ
と発展してきており、今後も集積規模の増大は続いて行
くと思われる。近年、集積規模の増大に伴い動作速度が
電気信号の配線遅延により制限されることが危惧され始
めた。その対策として、光による信号接続を用いたいわ
ゆるOEIC技術(光電子集積回路技術)が注目されて
いる。OEIC技術の確立にあたっては、信号となる光
を発光・受光する、化合物半導体からなる発光層をシリ
コン基板上に一体形成する技術が重要な基盤技術とな
る。
らIC(集積回路)、VLSI(超大規模集積回路)へ
と発展してきており、今後も集積規模の増大は続いて行
くと思われる。近年、集積規模の増大に伴い動作速度が
電気信号の配線遅延により制限されることが危惧され始
めた。その対策として、光による信号接続を用いたいわ
ゆるOEIC技術(光電子集積回路技術)が注目されて
いる。OEIC技術の確立にあたっては、信号となる光
を発光・受光する、化合物半導体からなる発光層をシリ
コン基板上に一体形成する技術が重要な基盤技術とな
る。
【0003】従来、単結晶シリコン基板上に化合物半導
体を一体形成する手段としては、主に次の2つの手段が
検討されてきた。1つは、GaAsやInP等の発光層
となる化合物半導体をシリコン基板上にエピタキシャル
成長させるいわゆるスーパヘテロエピタキシャル法であ
る。もう1つは、GaAsやInP等の化合物半導体を
熱処理により単結晶シリコン基板上に張り合わせる直接
接合法である。
体を一体形成する手段としては、主に次の2つの手段が
検討されてきた。1つは、GaAsやInP等の発光層
となる化合物半導体をシリコン基板上にエピタキシャル
成長させるいわゆるスーパヘテロエピタキシャル法であ
る。もう1つは、GaAsやInP等の化合物半導体を
熱処理により単結晶シリコン基板上に張り合わせる直接
接合法である。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
スーパヘテロエピタキシャル法と直接接合法は、単結晶
シリコン基板上に格子定数の異なる化合物半導体をそれ
ぞれエピタキシャル成長又は張り合わせにより一体形成
する手法なので、格子不整合が必然的に生じることとな
る。この結果、シリコン基板と化合物半導体の界面付近
の結晶にミスフィット転位が発生し、かつ、エピタキシ
ャル成長又は張り合わせの高温過程後の冷却過程で、シ
リコンと化合物半導体の熱膨張係数の違いから熱歪が生
じ、発生したミスフィット転位が移動、増殖するという
問題が生じる。また、このミスフィット転位は発光層の
動作時にも移動、増殖するので、OEIC素子の信頼性
が低くなるという問題が生じる。
スーパヘテロエピタキシャル法と直接接合法は、単結晶
シリコン基板上に格子定数の異なる化合物半導体をそれ
ぞれエピタキシャル成長又は張り合わせにより一体形成
する手法なので、格子不整合が必然的に生じることとな
る。この結果、シリコン基板と化合物半導体の界面付近
の結晶にミスフィット転位が発生し、かつ、エピタキシ
ャル成長又は張り合わせの高温過程後の冷却過程で、シ
リコンと化合物半導体の熱膨張係数の違いから熱歪が生
じ、発生したミスフィット転位が移動、増殖するという
問題が生じる。また、このミスフィット転位は発光層の
動作時にも移動、増殖するので、OEIC素子の信頼性
が低くなるという問題が生じる。
【0005】このため、シリコン基板上に化合物半導体
を形成した構造の化合物半導体装置や、シリコン素子と
化合物半導体素子をモノリシックに集積したOEIC素
子は未だ実用化されていないのが現状である。
を形成した構造の化合物半導体装置や、シリコン素子と
化合物半導体素子をモノリシックに集積したOEIC素
子は未だ実用化されていないのが現状である。
【0006】従って本発明の目的は、シリコン基板上に
化合物半導体からなる発光層をモノリシックに集積した
OEIC素子を提供することにある。
化合物半導体からなる発光層をモノリシックに集積した
OEIC素子を提供することにある。
【0007】
【課題を解決するための手段】上述の問題点を解決する
ため、本発明者らは鋭意研究を重ねた結果、以下の知見
を得た。
ため、本発明者らは鋭意研究を重ねた結果、以下の知見
を得た。
【0008】すなわち、本発明の請求項1の光電子集積
回路素子においては、シリコン基板上に電子回路部と光
回路部とを有し、同じくシリコン基板上に形成された化
合物半導体からなる発光層を介して前記電子回路部の電
気信号と前記光回路部の光信号との変換を行う光電子集
積回路素子であって、前記シリコン基板上にはZnO膜
が形成され、該ZnO膜上に前記発光層を形成した。
回路素子においては、シリコン基板上に電子回路部と光
回路部とを有し、同じくシリコン基板上に形成された化
合物半導体からなる発光層を介して前記電子回路部の電
気信号と前記光回路部の光信号との変換を行う光電子集
積回路素子であって、前記シリコン基板上にはZnO膜
が形成され、該ZnO膜上に前記発光層を形成した。
【0009】このように本発明は、化合物半導体からな
る発光層を形成するためのバッファ層としてZnO膜を
用いたことが特徴であるが、これにより、以下の優れた
効果が得られる。
る発光層を形成するためのバッファ層としてZnO膜を
用いたことが特徴であるが、これにより、以下の優れた
効果が得られる。
【0010】まず、一般にシリコン基板上に形成される
ZnO膜はc軸配向を有するが、このような構造のZn
O膜とGaNとの格子定数の差は約2%と非常に小さ
い。従って、格子不整合から生じるミスフィット転位を
抑制することができ、転位の少ない良好な膜質の化合物
半導体を形成できる。なお、本発明の発光層となる化合
物半導体としては、3−5族化合物半導体及びそれらの
混晶が使用される。より具体的には、GaN、AlGa
N、InGaN、InGaAlN等の化合物半導体が用
いられる。これらの化合物半導体は、ZnO膜との格子
定数の差が非常に小さく、転位の少ない化合物半導体を
形成しやすいからである。また、これらの化合物半導体
は少々の転位であれば、転位が存在してもその発光特性
が劣化しにくい物性を有しており、安定した発光を求め
られるOEIC素子には好適だからである。
ZnO膜はc軸配向を有するが、このような構造のZn
O膜とGaNとの格子定数の差は約2%と非常に小さ
い。従って、格子不整合から生じるミスフィット転位を
抑制することができ、転位の少ない良好な膜質の化合物
半導体を形成できる。なお、本発明の発光層となる化合
物半導体としては、3−5族化合物半導体及びそれらの
混晶が使用される。より具体的には、GaN、AlGa
N、InGaN、InGaAlN等の化合物半導体が用
いられる。これらの化合物半導体は、ZnO膜との格子
定数の差が非常に小さく、転位の少ない化合物半導体を
形成しやすいからである。また、これらの化合物半導体
は少々の転位であれば、転位が存在してもその発光特性
が劣化しにくい物性を有しており、安定した発光を求め
られるOEIC素子には好適だからである。
【0011】また、ZnO膜はスパッタリング法などに
より比較的低温(高々300℃程度)で形成できること
も好都合な点として挙げられる。光電子集積回路素子に
おいては、電子回路部と光回路部とを異なる材料を用い
て形成するため、その形成条件の違いから様々な問題が
生じる。特に、発光層となる化合物半導体の形成には高
温処理プロセスを必要とするので、該高温処理による電
子回路部分の金属配線への悪影響が製造プロセス上の大
きな課題となっている。金属配線への影響がほとんど生
じない300℃程度までの低温でバッファ層を形成でき
ることは大きなメリットとなる。また、GaN層形成の
高温処理プロセス時には金属配線がZnO膜で被覆され
ていることになるので、金属配線が直接高温にさらされ
ることがない。このようにZnO膜は高温処理プロセス
における保護膜としても機能させることができ、金属配
線への悪影響をより抑制することができる。我々の実験
によれば、ZnO膜を介在させた場合、発光層の成膜温
度を800℃以下に保持することで、金属配線への悪影
響を許容範囲内に抑えられることが確認できている。な
お、製造プロセスは複雑になるが、ZnO膜と金属配線
との間に、別途ポリイミド等を保護膜として介在させる
ことにより、金属配線への影響をさらに抑制することも
可能である。
より比較的低温(高々300℃程度)で形成できること
も好都合な点として挙げられる。光電子集積回路素子に
おいては、電子回路部と光回路部とを異なる材料を用い
て形成するため、その形成条件の違いから様々な問題が
生じる。特に、発光層となる化合物半導体の形成には高
温処理プロセスを必要とするので、該高温処理による電
子回路部分の金属配線への悪影響が製造プロセス上の大
きな課題となっている。金属配線への影響がほとんど生
じない300℃程度までの低温でバッファ層を形成でき
ることは大きなメリットとなる。また、GaN層形成の
高温処理プロセス時には金属配線がZnO膜で被覆され
ていることになるので、金属配線が直接高温にさらされ
ることがない。このようにZnO膜は高温処理プロセス
における保護膜としても機能させることができ、金属配
線への悪影響をより抑制することができる。我々の実験
によれば、ZnO膜を介在させた場合、発光層の成膜温
度を800℃以下に保持することで、金属配線への悪影
響を許容範囲内に抑えられることが確認できている。な
お、製造プロセスは複雑になるが、ZnO膜と金属配線
との間に、別途ポリイミド等を保護膜として介在させる
ことにより、金属配線への影響をさらに抑制することも
可能である。
【0012】ところで、前記化合物半導体はECR−M
BE法を用いて形成することにより、比較的低温(70
0℃程度)で形成しうる。このことは、本発明者らが既
に特許出願(特願平9−331884)を行っていると
おりである。上述のように、光電子集積回路素子の作成
にあたっては、高温処理プロセスの金属配線への悪影響
が特に問題となっているが、この高温処理プロセス時の
温度をECR−MBE法を用いることにより700℃程
度にまで抑えることができ、上述のZnO膜の保護膜と
しての機能と併せ、金属配線への悪影響を大幅に抑制で
きる。なお、800℃以下の成膜温度で発光層を形成し
うる成膜方法であれば、ECR−MBE法以外の成膜方
法を使用しても構わない。
BE法を用いて形成することにより、比較的低温(70
0℃程度)で形成しうる。このことは、本発明者らが既
に特許出願(特願平9−331884)を行っていると
おりである。上述のように、光電子集積回路素子の作成
にあたっては、高温処理プロセスの金属配線への悪影響
が特に問題となっているが、この高温処理プロセス時の
温度をECR−MBE法を用いることにより700℃程
度にまで抑えることができ、上述のZnO膜の保護膜と
しての機能と併せ、金属配線への悪影響を大幅に抑制で
きる。なお、800℃以下の成膜温度で発光層を形成し
うる成膜方法であれば、ECR−MBE法以外の成膜方
法を使用しても構わない。
【0013】本発明の請求項5の光電子集積回路素子に
おいては、光電子集積回路の光回路部分の少なくとも一
部分に光導波路としてのZnO部を設けた。
おいては、光電子集積回路の光回路部分の少なくとも一
部分に光導波路としてのZnO部を設けた。
【0014】このようにZnOを光導波路として使用し
て、バッファ層として使用するZnO膜と光導波路との
使用材料を共通化することにより、一連の製造プロセス
における管理パラメータを減らすことができ、光電子集
積回路素子の製造プロセスを簡略化することができる。
また、光ファイバを用いずに光信号の伝搬を行うことが
できるので、面倒な光ファイバの取り付け作業が不要と
なりOEIC素子の製造プロセスを簡略化することがで
きる。なお、シリコン基板と光導波路としてのZnO部
との間にはZnOよりも光の屈折率の低いSiO2を介
在させることが望ましい。
て、バッファ層として使用するZnO膜と光導波路との
使用材料を共通化することにより、一連の製造プロセス
における管理パラメータを減らすことができ、光電子集
積回路素子の製造プロセスを簡略化することができる。
また、光ファイバを用いずに光信号の伝搬を行うことが
できるので、面倒な光ファイバの取り付け作業が不要と
なりOEIC素子の製造プロセスを簡略化することがで
きる。なお、シリコン基板と光導波路としてのZnO部
との間にはZnOよりも光の屈折率の低いSiO2を介
在させることが望ましい。
【0015】なお、本発明で言う、化合物半導体からな
る発光層とは、電気信号を光信号に変換する機能を有す
る発光層、および光信号を電気信号に変換する機能を有
する受光層の双方を意味するものである。
る発光層とは、電気信号を光信号に変換する機能を有す
る発光層、および光信号を電気信号に変換する機能を有
する受光層の双方を意味するものである。
【0016】
【発明の実施の形態】[第1実施例、図1]以下、本発
明の第1実施例のOEIC素子を、図1を参照して詳細
に説明する。
明の第1実施例のOEIC素子を、図1を参照して詳細
に説明する。
【0017】図1は、本実施例のOEIC素子の発光層
部分を示す部分断面図である。図において、1はシリコ
ン基板、2はZnO膜、3はGaN層である。ZnO膜
2はGaN層3を形成するためのバッファ層であり、G
aN層3はOEIC素子の発光層として機能する。
部分を示す部分断面図である。図において、1はシリコ
ン基板、2はZnO膜、3はGaN層である。ZnO膜
2はGaN層3を形成するためのバッファ層であり、G
aN層3はOEIC素子の発光層として機能する。
【0018】本実施例の発光層は、以下の手順で形成さ
れる。
れる。
【0019】まず、シリコン半導体素子の形成に通常用
いられる単結晶シリコン基板1を準備する。
いられる単結晶シリコン基板1を準備する。
【0020】次いで、このシリコン基板1上に、例えば
RFマグネトロンスパッタ法等により膜厚約3μm程度
のZnO膜2を形成する。このZnO膜2はc軸配向の
多結晶膜であり、GaN層3を形成するためのバッファ
層として機能する。なお、RFマグネトロンスパッタ法
においては基板を加熱しながら成膜を行うが、その基板
加熱温度は高々300℃であり、通常は200℃前後に
基板温度を設定する。
RFマグネトロンスパッタ法等により膜厚約3μm程度
のZnO膜2を形成する。このZnO膜2はc軸配向の
多結晶膜であり、GaN層3を形成するためのバッファ
層として機能する。なお、RFマグネトロンスパッタ法
においては基板を加熱しながら成膜を行うが、その基板
加熱温度は高々300℃であり、通常は200℃前後に
基板温度を設定する。
【0021】さらに、ZnO膜2の成膜後に、該ZnO
膜2上に発光層となるGaN層3を形成する。このGa
N層3の形成は、ECR−MBE法により行う。具体的
には、プラズマ生成領域と成膜領域とを有するECR−
MBE装置(図示せず)を用い、プラズマ生成領域で電
子サイクロトロン共鳴(ECR)現象を引き起こし、プ
ラズマ化した窒素ガスを生成する。このプラズマ化した
窒素ガスを成膜領域に送り込み、同じく成膜領域に設け
られたクヌーセンセルから供給される金属Gaと反応さ
せ、成膜領域に設けられた前述のシリコン基板上にGa
N層3を形成する。ECR−MBE法によってGaN層
3を形成する場合、ECRプラズマ状態によりすでに材
料ガスが高エネルギー化しているので、改めて基板温度
を高めなくても十分にGaN層3を形成することができ
る。具体的には、基板温度を700℃程度に設定すれば
GaN層3を形成することが可能である。なお、本実施
例では基板温度720℃で成膜を行った。
膜2上に発光層となるGaN層3を形成する。このGa
N層3の形成は、ECR−MBE法により行う。具体的
には、プラズマ生成領域と成膜領域とを有するECR−
MBE装置(図示せず)を用い、プラズマ生成領域で電
子サイクロトロン共鳴(ECR)現象を引き起こし、プ
ラズマ化した窒素ガスを生成する。このプラズマ化した
窒素ガスを成膜領域に送り込み、同じく成膜領域に設け
られたクヌーセンセルから供給される金属Gaと反応さ
せ、成膜領域に設けられた前述のシリコン基板上にGa
N層3を形成する。ECR−MBE法によってGaN層
3を形成する場合、ECRプラズマ状態によりすでに材
料ガスが高エネルギー化しているので、改めて基板温度
を高めなくても十分にGaN層3を形成することができ
る。具体的には、基板温度を700℃程度に設定すれば
GaN層3を形成することが可能である。なお、本実施
例では基板温度720℃で成膜を行った。
【0022】なお、上述のECR−MBE法を用いたG
aN層の形成方法の詳細に関しては、本発明者らが鋭意
研究の上、特許出願を行っており(特願平9−3318
84)、本願発明におけるGaN層の形成にも、上述の
特許出願に記載した形成方法を援用しうる。
aN層の形成方法の詳細に関しては、本発明者らが鋭意
研究の上、特許出願を行っており(特願平9−3318
84)、本願発明におけるGaN層の形成にも、上述の
特許出願に記載した形成方法を援用しうる。
【0023】[第2実施例、図2]以下、本発明の第2
実施例のOEIC素子を、図2を参照して詳細に説明す
る。
実施例のOEIC素子を、図2を参照して詳細に説明す
る。
【0024】図2は、本実施例のOEIC素子を示す断
面図であり、単結晶シリコン基板11上に発光層(光回
路部の一部を構成する)としてフォトダイオード部15
を、電子回路部として電界効果トランジスタ(MOS−
FET)部16を形成したものである。図において、1
1は単結晶シリコン基板、12はZnO膜、13a・1
3bはそれぞれ受光を行うn型GaN層・p型GaN
層、14a・14bはそれぞれn電極・p電極、17・
19はそれぞれMOS−FET部16のソース電極・ド
レイン電極、18はゲート電極、20はSiO2膜であ
る。
面図であり、単結晶シリコン基板11上に発光層(光回
路部の一部を構成する)としてフォトダイオード部15
を、電子回路部として電界効果トランジスタ(MOS−
FET)部16を形成したものである。図において、1
1は単結晶シリコン基板、12はZnO膜、13a・1
3bはそれぞれ受光を行うn型GaN層・p型GaN
層、14a・14bはそれぞれn電極・p電極、17・
19はそれぞれMOS−FET部16のソース電極・ド
レイン電極、18はゲート電極、20はSiO2膜であ
る。
【0025】本実施例のOEIC素子の作製にあたって
は、まずシリコン半導体素子を形成する際に通常用いら
れるプロセス、具体的にはフォトリソ、イオン注入、エ
ッチング等のプロセスを用いて、電子回路部であるMO
S−FET部16を形成する。
は、まずシリコン半導体素子を形成する際に通常用いら
れるプロセス、具体的にはフォトリソ、イオン注入、エ
ッチング等のプロセスを用いて、電子回路部であるMO
S−FET部16を形成する。
【0026】次いで、実施例1で述べた方法を用いて、
ZnO膜12、n型GaN層13a、p型GaN層13
bを順次積層形成する。なお、n型GaN層13a、p
型GaN層13bは、GaN層の形成時に例えばSi、
Mg等の適当な不純物を添加して形成する。その後、R
IE等のプロセスを用いてp型GaN層13b、n型G
aN層13a、ZnO膜12の不要箇所を除去し、n型
GaN層13a上にn電極14a、p型GaN層13b
上にp電極14bをそれぞれ形成することにより発光層
であるフォトダイオード部15を形成する。これによ
り、外部からの光信号をフォトダイオード部15によっ
て電気信号に変換し、該電気信号によってMOS−FE
T部16の動作を制御するOEIC素子を構成すること
ができる。
ZnO膜12、n型GaN層13a、p型GaN層13
bを順次積層形成する。なお、n型GaN層13a、p
型GaN層13bは、GaN層の形成時に例えばSi、
Mg等の適当な不純物を添加して形成する。その後、R
IE等のプロセスを用いてp型GaN層13b、n型G
aN層13a、ZnO膜12の不要箇所を除去し、n型
GaN層13a上にn電極14a、p型GaN層13b
上にp電極14bをそれぞれ形成することにより発光層
であるフォトダイオード部15を形成する。これによ
り、外部からの光信号をフォトダイオード部15によっ
て電気信号に変換し、該電気信号によってMOS−FE
T部16の動作を制御するOEIC素子を構成すること
ができる。
【0027】以上の手順でOEIC素子を作製すること
により、GaN層13a、13bを高温で形成する際
に、電子回路部であるMOS−FET部16の各種金属
配線がZnO膜12で保護され直接高温にさらされずに
済むので、MOS−FET部16の特性劣化を抑制する
ことができ、ひいてはOEIC素子の特性を良好に保つ
ことができる。
により、GaN層13a、13bを高温で形成する際
に、電子回路部であるMOS−FET部16の各種金属
配線がZnO膜12で保護され直接高温にさらされずに
済むので、MOS−FET部16の特性劣化を抑制する
ことができ、ひいてはOEIC素子の特性を良好に保つ
ことができる。
【0028】なお、上記実施例においては発光層をGa
Nで構成したが、これに限定することなく、AlGa
N、InGaN、InGaAlNで発光層を構成しても
同様の効果が得られる。また、電子回路部としてMOS
−FET部を形成したが、他の電子回路、例えばHEM
T、HBT等の電子回路を形成しても良い。さらに、本
実施例では、電子回路部16を形成したのちに光回路部
15を形成したが、光回路部15を形成したのちに電子
回路部16を形成しても構わない。
Nで構成したが、これに限定することなく、AlGa
N、InGaN、InGaAlNで発光層を構成しても
同様の効果が得られる。また、電子回路部としてMOS
−FET部を形成したが、他の電子回路、例えばHEM
T、HBT等の電子回路を形成しても良い。さらに、本
実施例では、電子回路部16を形成したのちに光回路部
15を形成したが、光回路部15を形成したのちに電子
回路部16を形成しても構わない。
【0029】[第3実施例、図3]以下、本発明の第3
実施例のOEIC素子を、図3を参照して詳細に説明す
る。
実施例のOEIC素子を、図3を参照して詳細に説明す
る。
【0030】第3実施例のOEIC素子は、シリコン基
板21上に発光層(光回路部の一部を構成する)として
レーザ部25を、光回路部としてZnOで構成される光
導波路32を、電子回路部として電界効果トランジスタ
(MOS−FET)部26を形成したものである。これ
により、電子回路部であるMOS−FET部26のゲー
ト電極28に加える電圧を調整することにより、光回路
部であるレーザ部25の発光を制御するOEIC素子を
構成する。
板21上に発光層(光回路部の一部を構成する)として
レーザ部25を、光回路部としてZnOで構成される光
導波路32を、電子回路部として電界効果トランジスタ
(MOS−FET)部26を形成したものである。これ
により、電子回路部であるMOS−FET部26のゲー
ト電極28に加える電圧を調整することにより、光回路
部であるレーザ部25の発光を制御するOEIC素子を
構成する。
【0031】図3は、本実施例のOEIC素子の断面図
である。なお、電子回路部(MOS−FET部)の構成
は第2実施例と変わるところはないのでその説明を省略
する。図において、21は単結晶シリコン基板、22は
バッファ層となるZnO膜、23aはn型GaNクラッ
ド層、23bはp型GaN活性層、23cはn型GaN
クラッド層、24a・24bはそれぞれn電極・p電極
である。23a〜23cによってレーザ部25の共振器
部を構成している。共振器部の一方側部からはn型Ga
Nクラッド層23aとp型GaN活性層23bの界面か
ら発振するレーザ光を伝搬するための光導波路32が形
成されている。光導波路32とバッファ層であるZnO
膜22との間には、SiO2膜31が介在して形成され
ている。光導波路32はZnOから形成されており、光
の屈折率の低いSiO2上に屈折率の高いZnOを配置
することによりレーザ光をZnO部に集中させ、該Zn
O部を光導波路として機能させている。
である。なお、電子回路部(MOS−FET部)の構成
は第2実施例と変わるところはないのでその説明を省略
する。図において、21は単結晶シリコン基板、22は
バッファ層となるZnO膜、23aはn型GaNクラッ
ド層、23bはp型GaN活性層、23cはn型GaN
クラッド層、24a・24bはそれぞれn電極・p電極
である。23a〜23cによってレーザ部25の共振器
部を構成している。共振器部の一方側部からはn型Ga
Nクラッド層23aとp型GaN活性層23bの界面か
ら発振するレーザ光を伝搬するための光導波路32が形
成されている。光導波路32とバッファ層であるZnO
膜22との間には、SiO2膜31が介在して形成され
ている。光導波路32はZnOから形成されており、光
の屈折率の低いSiO2上に屈折率の高いZnOを配置
することによりレーザ光をZnO部に集中させ、該Zn
O部を光導波路として機能させている。
【0032】このように、バッファ層部分と共通の材料
を用いて光導波路を形成することにより、成膜プロセス
の簡略化を図ることができる。また、光ファイバを用い
ずに光信号の伝搬を行うことができるので、面倒な光フ
ァイバの取り付け作業が不要となりOEIC素子の製造
プロセスをさらに簡略化することができる。
を用いて光導波路を形成することにより、成膜プロセス
の簡略化を図ることができる。また、光ファイバを用い
ずに光信号の伝搬を行うことができるので、面倒な光フ
ァイバの取り付け作業が不要となりOEIC素子の製造
プロセスをさらに簡略化することができる。
【0033】なお、本実施例ではZnO部32の下部に
SiO2膜31を介在させたが、ZnOよりも屈折率の
低い材料であれば他の材料からなる膜を介在させても構
わない。本実施例においてSiO2膜31を介在させた
のは、電子回路部のMOS−FETに用いられるSiO
2膜30と成膜材料を共通化することにより製造プロセ
スを簡略化することができるからである。さらに、光導
波路32の伝搬効率を向上させるために光導波路32全
体をSiO2膜等で被覆する構成としてもかまわない。
SiO2膜31を介在させたが、ZnOよりも屈折率の
低い材料であれば他の材料からなる膜を介在させても構
わない。本実施例においてSiO2膜31を介在させた
のは、電子回路部のMOS−FETに用いられるSiO
2膜30と成膜材料を共通化することにより製造プロセ
スを簡略化することができるからである。さらに、光導
波路32の伝搬効率を向上させるために光導波路32全
体をSiO2膜等で被覆する構成としてもかまわない。
【0034】また、本実施例においてはクラッド層をn
型GaN層23a、p型GaN層23cと、活性層をp
型GaN層23bとしているが、それぞれn型AlGa
Nクラッド層、p型AlGaNクラッド層、およびp型
InGaN活性層としても構わない。さらに、活性層の
構造を、InGaNとGaNとによる単一量子井戸構造
または多重量子井戸構造としても構わない。
型GaN層23a、p型GaN層23cと、活性層をp
型GaN層23bとしているが、それぞれn型AlGa
Nクラッド層、p型AlGaNクラッド層、およびp型
InGaN活性層としても構わない。さらに、活性層の
構造を、InGaNとGaNとによる単一量子井戸構造
または多重量子井戸構造としても構わない。
【0035】[第4実施例、図4]以下、本発明の第4
実施例のOEIC素子を、図4を参照して詳細に説明す
る。
実施例のOEIC素子を、図4を参照して詳細に説明す
る。
【0036】第4実施例のOEIC素子は、シリコン基
板41上に発光層(光回路部の一部を構成する)として
発光ダイオード部45およびフォトダイオード部53
を、光回路部としてZnOで構成される光導波路52
を、電子回路部として電界効果トランジスタ(MOS−
FET)部46を形成したものである。これにより、電
子回路部であるMOS−FET部46のゲート電極48
に加える電圧を調整することにより、光回路部である発
光ダイオード部45の発光を制御するOEIC素子を構
成する。
板41上に発光層(光回路部の一部を構成する)として
発光ダイオード部45およびフォトダイオード部53
を、光回路部としてZnOで構成される光導波路52
を、電子回路部として電界効果トランジスタ(MOS−
FET)部46を形成したものである。これにより、電
子回路部であるMOS−FET部46のゲート電極48
に加える電圧を調整することにより、光回路部である発
光ダイオード部45の発光を制御するOEIC素子を構
成する。
【0037】図4は、本実施例のOEIC素子の断面図
である。なお、電子回路部(MOS−FET部)の構成
は第2実施例と変わるところはないのでその説明を省略
する。図において、41は単結晶シリコン基板、42は
バッファ層となるZnO膜、43a・43bはそれぞれ
発光ダイオード45を構成するn型GaN層・p型Ga
N層、44a・44bはそれぞれn電極・p電極であ
る。発光ダイオード部45、およびMOS−FET部4
6上には、SiO2膜51が厚く積まれている。該Si
O2膜51のうち、p型GaN層の上部に相当する箇所
のみSiO2が除去されておりZnO部(光導波路)5
2が設けられている。光導波路52の上部には、発光ダ
イオード部45から発せられた光信号を受光するフォト
ダイオード部53が形成されている。また、SiO2膜
51上には、例えばインダクタ等の電子回路素子54が
形成されている。
である。なお、電子回路部(MOS−FET部)の構成
は第2実施例と変わるところはないのでその説明を省略
する。図において、41は単結晶シリコン基板、42は
バッファ層となるZnO膜、43a・43bはそれぞれ
発光ダイオード45を構成するn型GaN層・p型Ga
N層、44a・44bはそれぞれn電極・p電極であ
る。発光ダイオード部45、およびMOS−FET部4
6上には、SiO2膜51が厚く積まれている。該Si
O2膜51のうち、p型GaN層の上部に相当する箇所
のみSiO2が除去されておりZnO部(光導波路)5
2が設けられている。光導波路52の上部には、発光ダ
イオード部45から発せられた光信号を受光するフォト
ダイオード部53が形成されている。また、SiO2膜
51上には、例えばインダクタ等の電子回路素子54が
形成されている。
【0038】このように、光の屈折率の低いSiO2膜
51中に屈折率の高いZnOを配置することにより光信
号をZnO部に集中させ、該ZnO部を光導波路として
機能させている。
51中に屈折率の高いZnOを配置することにより光信
号をZnO部に集中させ、該ZnO部を光導波路として
機能させている。
【0039】このように、バッファ層部分と共通の材料
を用いて光導波路を形成することにより、成膜プロセス
の簡略化を図ることができる。また、光ファイバを用い
ずに光信号の伝搬を行うことができるので、面倒な光フ
ァイバの取り付け作業が不要となりOEIC素子の製造
プロセスをさらに簡略化することができる。
を用いて光導波路を形成することにより、成膜プロセス
の簡略化を図ることができる。また、光ファイバを用い
ずに光信号の伝搬を行うことができるので、面倒な光フ
ァイバの取り付け作業が不要となりOEIC素子の製造
プロセスをさらに簡略化することができる。
【0040】なお、本実施例ではZnO部52の周囲に
SiO2膜51を設けたが、ZnOよりも屈折率の低い
材料であれば他の材料からなる膜を設けても構わない。
本実施例においてSiO2膜51を介在させたのは、電
子回路部のMOS−FETに用いられるSiO2膜50
と成膜材料を共通化することにより製造プロセスを簡略
化することができるからである。
SiO2膜51を設けたが、ZnOよりも屈折率の低い
材料であれば他の材料からなる膜を設けても構わない。
本実施例においてSiO2膜51を介在させたのは、電
子回路部のMOS−FETに用いられるSiO2膜50
と成膜材料を共通化することにより製造プロセスを簡略
化することができるからである。
【0041】[第5実施例、図5]以下、本発明の第5
実施例を、図5を参照して詳細に説明する。
実施例を、図5を参照して詳細に説明する。
【0042】第5実施例のOEIC素子は、シリコン基
板61上に発光層(光回路部の一部を構成する)として
発光ダイオード部65を、光回路部としてZnOで構成
される光導波路66を、電子回路部として電界効果トラ
ンジスタ(MOS−FET)部を形成したものである。
これにより、MOS−FETのゲート電極に加える電圧
を調整することにより、光回路部である発光ダイオード
部65の発光を制御するOEIC素子を構成する。
板61上に発光層(光回路部の一部を構成する)として
発光ダイオード部65を、光回路部としてZnOで構成
される光導波路66を、電子回路部として電界効果トラ
ンジスタ(MOS−FET)部を形成したものである。
これにより、MOS−FETのゲート電極に加える電圧
を調整することにより、光回路部である発光ダイオード
部65の発光を制御するOEIC素子を構成する。
【0043】図5は、本実施例のOEIC素子の光回路
部の要部を示す斜視図である。電子回路部(MOS−F
ET)の構成は第2実施例と変わるところはないので図
示は省略してある。図において、61は単結晶シリコン
基板、62はバッファ層となるZnO膜、63a・63
bはそれぞれ発光を行うn型GaN層・p型GaN層、
64a・64bはそれぞれn電極・p電極である。シリ
コン基板61とZnO膜62および光導波路66との間
にはSiO2膜67が介在している。
部の要部を示す斜視図である。電子回路部(MOS−F
ET)の構成は第2実施例と変わるところはないので図
示は省略してある。図において、61は単結晶シリコン
基板、62はバッファ層となるZnO膜、63a・63
bはそれぞれ発光を行うn型GaN層・p型GaN層、
64a・64bはそれぞれn電極・p電極である。シリ
コン基板61とZnO膜62および光導波路66との間
にはSiO2膜67が介在している。
【0044】このように、光の屈折率の低いSiO2膜
67をZnO膜の下層に配置することにより、発光ダイ
オード部65で発光した光は屈折率の高いZnO膜中を
伝搬することになり、ZnO膜を光導波路として使用す
ることが可能となる。これにより、ZnO膜62は、G
aN層形成のためのバッファ層としてのみならず、光導
波路66としても機能させることができ、別途光導波路
を形成する必要がなくなるので、OEIC素子の作製プ
ロセスを大幅に簡略化することができる。
67をZnO膜の下層に配置することにより、発光ダイ
オード部65で発光した光は屈折率の高いZnO膜中を
伝搬することになり、ZnO膜を光導波路として使用す
ることが可能となる。これにより、ZnO膜62は、G
aN層形成のためのバッファ層としてのみならず、光導
波路66としても機能させることができ、別途光導波路
を形成する必要がなくなるので、OEIC素子の作製プ
ロセスを大幅に簡略化することができる。
【0045】なお、本実施例ではZnO膜62、光導波
路66の下部にSiO2膜67を介在させたが、ZnO
よりも屈折率の低い材料であれば他の材料からなる膜を
介在させても構わない。本実施例においてSiO2膜6
7を介在させたのは、電子回路部のMOS−FETに用
いられるSiO2膜と成膜材料を共通化することにより
製造プロセスを簡略化することができるからである。さ
らに、光導波路66の伝搬効率を向上させるために光導
波路66全体をSiO2膜等で被覆する構成としてもか
まわない。
路66の下部にSiO2膜67を介在させたが、ZnO
よりも屈折率の低い材料であれば他の材料からなる膜を
介在させても構わない。本実施例においてSiO2膜6
7を介在させたのは、電子回路部のMOS−FETに用
いられるSiO2膜と成膜材料を共通化することにより
製造プロセスを簡略化することができるからである。さ
らに、光導波路66の伝搬効率を向上させるために光導
波路66全体をSiO2膜等で被覆する構成としてもか
まわない。
【0046】[その他の実施例、図6]なお、本発明の
OEIC素子は上述の実施例に限定されるものではな
い。
OEIC素子は上述の実施例に限定されるものではな
い。
【0047】例えば、それぞれOEIC素子を構成する
シリコン基板71、72同士を、発光層部分73、74
が重なる位置関係となるように対向して配置し、複合型
のOEIC素子を形成しても良い。このような構成とす
ることにより、シリコン基板71上に形成されたMOS
−FET75によって制御される発光層73からの光信
号を、同じくシリコン基板72上に形成された発光層7
4が電気信号に変換するOEIC素子を構成することが
できる。この場合、各発光層73、74の間は空間(エ
アギャップ)とすれば良く、別途SiO2膜等を形成す
る必要はない。
シリコン基板71、72同士を、発光層部分73、74
が重なる位置関係となるように対向して配置し、複合型
のOEIC素子を形成しても良い。このような構成とす
ることにより、シリコン基板71上に形成されたMOS
−FET75によって制御される発光層73からの光信
号を、同じくシリコン基板72上に形成された発光層7
4が電気信号に変換するOEIC素子を構成することが
できる。この場合、各発光層73、74の間は空間(エ
アギャップ)とすれば良く、別途SiO2膜等を形成す
る必要はない。
【0048】
【発明の効果】以上の説明から明らかなように、本発明
の請求項1記載の発明によれば、ZnO膜をバッファ層
として形成したことにより、その上に形成されるGaN
層をミスフィット転位の少ない良好な膜質のGaN層と
することが可能になる。
の請求項1記載の発明によれば、ZnO膜をバッファ層
として形成したことにより、その上に形成されるGaN
層をミスフィット転位の少ない良好な膜質のGaN層と
することが可能になる。
【0049】またバッファ層として用いるZnO膜は、
スパッタリング法等によって低温で形成することが可能
なので、OEIC素子の電子回路部における金属配線に
与える高温による悪影響を抑制することができる。ま
た、ZnO膜が金属配線部を覆うことにより、GaN層
形成時の高温に金属配線が直接さらされずに済み、この
点からも高温による悪影響を抑制することができる。そ
の際、ECR−MBE法を用いてGaN層を形成するこ
とにより、比較的低温でGaN層を形成することがで
き、金属配線部への悪影響を更に抑制することができ
る。
スパッタリング法等によって低温で形成することが可能
なので、OEIC素子の電子回路部における金属配線に
与える高温による悪影響を抑制することができる。ま
た、ZnO膜が金属配線部を覆うことにより、GaN層
形成時の高温に金属配線が直接さらされずに済み、この
点からも高温による悪影響を抑制することができる。そ
の際、ECR−MBE法を用いてGaN層を形成するこ
とにより、比較的低温でGaN層を形成することがで
き、金属配線部への悪影響を更に抑制することができ
る。
【0050】また、本発明の請求項4記載の発明によれ
ば、OEIC路子の光回路部分の少なくとも一部分に光
導波路としてのZnO部を設けた。このようにZnOを
光導波路として使用することにより、一連の製造プロセ
スにおける管理パラメータを減らすことができる。ま
た、光ファイバを用いずに光信号の伝搬を行うことがで
きるので、面倒な光ファイバの取り付け作業が不要とな
りOEIC素子の製造プロセスを簡略化することができ
る。
ば、OEIC路子の光回路部分の少なくとも一部分に光
導波路としてのZnO部を設けた。このようにZnOを
光導波路として使用することにより、一連の製造プロセ
スにおける管理パラメータを減らすことができる。ま
た、光ファイバを用いずに光信号の伝搬を行うことがで
きるので、面倒な光ファイバの取り付け作業が不要とな
りOEIC素子の製造プロセスを簡略化することができ
る。
【図1】 本発明の第1実施例のOEIC素子の発光層
部分を示す部分断面図である。
部分を示す部分断面図である。
【図2】 本発明の第2実施例のOEIC素子を示す断
面図である。
面図である。
【図3】 本発明の第3実施例のOEIC素子を示す断
面図である。
面図である。
【図4】 本発明の第4実施例のOEIC素子を示す断
面図である。
面図である。
【図5】 本発明の第5実施例のOEIC素子を発光層
部分を示す部分斜視図である。
部分を示す部分斜視図である。
【図6】 本発明のその他の実施例のOEIC素子を示
す断面図である。
す断面図である。
3 ・・・ GaN層 1、11、21、41、61、71、72 ・・・ 単
結晶シリコン基板 2、12、22、42、62 ・・・ ZnO膜(バッ
ファ層) 13a、43a、63a ・・・ n型GaN層 13b、43b、63b ・・・ p型GaN層 14a、24a、44a、64a ・・・ n電極 14b、24b、44b、64b ・・・ p電極 15、53、74 ・・・ フォトダイオード
部 16、26、46、75 ・・・ MOS−FET部 17、27、47 ・・・ ソース電極 18、28、48 ・・・ ゲート電極 19、29、49 ・・・ ドレイン電極 20、30、31、50、51、67 ・・・ SiO
2膜 23a ・・・ n型GaNクラッ
ド層 23b ・・・ p型GaN活性層 23c ・・・ p型GaNクラッ
ド層 25 ・・・ レーザ部 32、52、66 ・・・ 光導波路(ZnO
部) 45、65、73 ・・・ 発光ダイオード部 54 ・・・ 電子回路素子
結晶シリコン基板 2、12、22、42、62 ・・・ ZnO膜(バッ
ファ層) 13a、43a、63a ・・・ n型GaN層 13b、43b、63b ・・・ p型GaN層 14a、24a、44a、64a ・・・ n電極 14b、24b、44b、64b ・・・ p電極 15、53、74 ・・・ フォトダイオード
部 16、26、46、75 ・・・ MOS−FET部 17、27、47 ・・・ ソース電極 18、28、48 ・・・ ゲート電極 19、29、49 ・・・ ドレイン電極 20、30、31、50、51、67 ・・・ SiO
2膜 23a ・・・ n型GaNクラッ
ド層 23b ・・・ p型GaN活性層 23c ・・・ p型GaNクラッ
ド層 25 ・・・ レーザ部 32、52、66 ・・・ 光導波路(ZnO
部) 45、65、73 ・・・ 発光ダイオード部 54 ・・・ 電子回路素子
Claims (6)
- 【請求項1】 シリコン基板上に電子回路部と光回路部
とを有し、同じくシリコン基板上に形成された化合物半
導体からなる発光層を介して前記電子回路部の電気信号
と前記光回路部の光信号との変換を行う光電子集積回路
素子であって、 前記シリコン基板上にはZnO膜が形成され、該ZnO
膜上に前記発光層を形成したことを特徴とする光電子集
積回路素子。 - 【請求項2】 前記発光層は、GaN、AlGaN、I
nGaN、InGaAlNのうちの少なくとも一種から
なることを特徴とする請求項1に記載の光電子集積回路
素子。 - 【請求項3】 前記発光層は、800℃以下の成膜温度
で形成されたものであることを特徴とする請求項1また
は請求項2に記載の光電子集積回路素子。 - 【請求項4】 前記発光層は、ECR−MBE法によっ
て形成されたものであることを特徴とする請求項1ない
し請求項3に記載の光電子集積回路素子。 - 【請求項5】 前記光回路部の少なくとも一部に光導波
路としてのZnO部を設けたことを特徴とする請求項1
ないし請求項4に記載の光電子集積回路素子。 - 【請求項6】 前記シリコン基板と前記ZnO部との間
にSiO2膜が介在していることを特徴とする請求項1
ないし請求項5に記載の光電子集積回路素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7942198A JPH11274467A (ja) | 1998-03-26 | 1998-03-26 | 光電子集積回路素子 |
| SG1999001198A SG75931A1 (en) | 1998-03-26 | 1999-03-17 | Opto-electronic integrated circuit |
| GB9906122A GB2335792B (en) | 1998-03-26 | 1999-03-17 | Opto-electronic integrated circuit |
| US09/272,703 US6458614B1 (en) | 1998-03-26 | 1999-03-19 | Opto-electronic integrated circuit |
| DE19913355A DE19913355B4 (de) | 1998-03-26 | 1999-03-24 | Integrierte opto-elektronische Schaltung mit ZnO-Schicht als Lichtwellenleiter |
| KR1019990010455A KR100324288B1 (ko) | 1998-03-26 | 1999-03-26 | 광전자 집적회로 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7942198A JPH11274467A (ja) | 1998-03-26 | 1998-03-26 | 光電子集積回路素子 |
| US09/272,703 US6458614B1 (en) | 1998-03-26 | 1999-03-19 | Opto-electronic integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274467A true JPH11274467A (ja) | 1999-10-08 |
Family
ID=26420446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7942198A Pending JPH11274467A (ja) | 1998-03-26 | 1998-03-26 | 光電子集積回路素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6458614B1 (ja) |
| JP (1) | JPH11274467A (ja) |
| DE (1) | DE19913355B4 (ja) |
| GB (1) | GB2335792B (ja) |
| SG (1) | SG75931A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209295A (ja) * | 2002-01-16 | 2003-07-25 | Sony Corp | 電子部品及びその製造方法、これを用いた画像表示装置 |
| JP2004506336A (ja) * | 2000-08-04 | 2004-02-26 | アンバーウェーブ システムズ コーポレイション | モノリシックoeic用埋め込み光電子材料を備えたシリコンウエハ |
| JP2009238783A (ja) * | 2008-03-25 | 2009-10-15 | Kanagawa Acad Of Sci & Technol | 半導体基板の製造方法、半導体基板、発光素子及び電子素子 |
| JP2012043946A (ja) * | 2010-08-18 | 2012-03-01 | Toyohashi Univ Of Technology | 光電子半導体装置及びその製造方法 |
| JP2013080968A (ja) * | 2013-01-25 | 2013-05-02 | Meijo University | GaN系化合物半導体の成長方法及び成長層付き基板 |
| KR101319512B1 (ko) * | 2005-05-02 | 2013-10-21 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물계 반도체 소자 및 그 제조방법 |
| US11437781B2 (en) * | 2020-02-27 | 2022-09-06 | Qualcomm Incorporated | Distributed feedback (DFB) laser on silicon and integrated device comprising a DFB laser on silicon |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6392257B1 (en) | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| AU2001257346A1 (en) | 2000-05-31 | 2001-12-11 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
| US20020008234A1 (en) * | 2000-06-28 | 2002-01-24 | Motorola, Inc. | Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure |
| US6477285B1 (en) | 2000-06-30 | 2002-11-05 | Motorola, Inc. | Integrated circuits with optical signal propagation |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6815828B1 (en) * | 2000-07-18 | 2004-11-09 | Northrop Grumman Corporation | Large multi-function integrated circuit device |
| WO2002009187A2 (en) | 2000-07-24 | 2002-01-31 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| AU2001276964A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Integrated radiation emitting system and process for fabricating same |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| AU2001294601A1 (en) * | 2000-10-19 | 2002-04-29 | Motorola, Inc. | Biochip excitation and analysis structure |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
| US20020076906A1 (en) * | 2000-12-18 | 2002-06-20 | Motorola, Inc. | Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device |
| US20020096683A1 (en) | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
| US20020167981A1 (en) * | 2001-05-09 | 2002-11-14 | Motorola, Inc. | Semiconductor device structure including an optically-active material, device formed using the structure, and method of forming the structure and device |
| US20020181828A1 (en) * | 2001-06-01 | 2002-12-05 | Motorola, Inc. | Structure for an optically switched device utilizing the formation of a compliant substrate for materials used to form the same |
| US20020181826A1 (en) * | 2001-06-01 | 2002-12-05 | Motorola, Inc. | Structure and method for fabricating a high-speed interface in semiconductor structures |
| US20020180050A1 (en) * | 2001-06-01 | 2002-12-05 | Motorola, Inc. | Fabrication of integrated semiconductor devices for interacting with optical storage media |
| WO2002101826A1 (en) * | 2001-06-07 | 2002-12-19 | Motorola, Inc. | Semiconductor structure with resistive path |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| WO2003005426A1 (en) * | 2001-07-05 | 2003-01-16 | Motorola, Inc. | Semiconductor structure with temperature control device |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US20030015707A1 (en) * | 2001-07-17 | 2003-01-23 | Motorola, Inc. | Integrated radio frequency , optical, photonic, analog and digital functions in a semiconductor structure and method for fabricating semiconductor structure utilizing the formation of a compliant substrate for materials used to form the same |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US20030015134A1 (en) * | 2001-07-18 | 2003-01-23 | Motorola, Inc. | Semiconductor structure for edge mounting applications and process for fabrication |
| US20030017621A1 (en) * | 2001-07-19 | 2003-01-23 | Motorola, Inc. | Fabrication of buried devices within a semiconductor structure |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US20030015712A1 (en) * | 2001-07-23 | 2003-01-23 | Motorola, Inc. | Fabrication of an optical communication device within a semiconductor structure |
| US6472694B1 (en) | 2001-07-23 | 2002-10-29 | Motorola, Inc. | Microprocessor structure having a compound semiconductor layer |
| US20030015768A1 (en) * | 2001-07-23 | 2003-01-23 | Motorola, Inc. | Structure and method for microelectromechanical system (MEMS) devices integrated with other semiconductor structures |
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| AU2002256532A1 (en) * | 2001-07-25 | 2003-02-17 | Motorola, Inc. | Effecting intersignal treatment with a plurality of signals |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6462360B1 (en) | 2001-08-06 | 2002-10-08 | Motorola, Inc. | Integrated gallium arsenide communications systems |
| US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030071327A1 (en) | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US7109051B2 (en) * | 2004-11-15 | 2006-09-19 | Freescale Semiconductor, Inc. | Method of integrating optical devices and electronic devices on an integrated circuit |
| US20080116454A1 (en) * | 2005-01-25 | 2008-05-22 | Kodenshi Corporation | Photodiode Having Hetero-Junction Between Semi-Insulating Zinc Oxide Semiconductor Thin Film And Silicon |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| EP1786027A3 (en) * | 2005-11-14 | 2009-03-04 | Schott AG | Plasma etching of tapered structures |
| WO2007112066A2 (en) | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| WO2008030574A1 (en) | 2006-09-07 | 2008-03-13 | Amberwave Systems Corporation | Defect reduction using aspect ratio trapping |
| US7875958B2 (en) | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US20080187018A1 (en) | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| WO2008124154A2 (en) | 2007-04-09 | 2008-10-16 | Amberwave Systems Corporation | Photovoltaics on silicon |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| WO2009035746A2 (en) | 2007-09-07 | 2009-03-19 | Amberwave Systems Corporation | Multi-junction solar cells |
| US20090261346A1 (en) * | 2008-04-16 | 2009-10-22 | Ding-Yuan Chen | Integrating CMOS and Optical Devices on a Same Chip |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| WO2010033813A2 (en) | 2008-09-19 | 2010-03-25 | Amberwave System Corporation | Formation of devices by epitaxial layer overgrowth |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| SG171987A1 (en) | 2009-04-02 | 2011-07-28 | Taiwan Semiconductor Mfg | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US20130299841A1 (en) * | 2012-05-11 | 2013-11-14 | Infineon Technologies Austria Ag | GaN-Based Optocoupler |
| WO2014055560A1 (en) * | 2012-10-01 | 2014-04-10 | Justin Payne | Device of monolithically integrated optoelectrics |
| US9177992B2 (en) | 2013-01-09 | 2015-11-03 | Nthdegree Technologies Worldwide Inc. | Active LED module with LED and transistor formed on same substrate |
| US9690042B2 (en) | 2013-05-23 | 2017-06-27 | Electronics And Telecommunications Research Institute | Optical input/output device, optical electronic system including the same, and method of manufacturing the same |
| US10201051B1 (en) * | 2018-04-10 | 2019-02-05 | Nthdegree Technologies Worldwide Inc. | Active LED module with LED and vertical MOS transistor formed on same substrate |
| CN111430401B (zh) * | 2020-02-25 | 2022-09-09 | 南京邮电大学 | 单片光电集成电路及其形成方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929471A (ja) | 1982-08-12 | 1984-02-16 | Matsushita Electric Ind Co Ltd | 薄膜光導波路用基板 |
| DE3527274A1 (de) * | 1985-08-01 | 1987-02-05 | Northrop Corp | Passives duennfilm-ringresonator-lasergyroskop |
| US4762382A (en) | 1987-06-29 | 1988-08-09 | Honeywell Inc. | Optical interconnect circuit for GaAs optoelectronics and Si VLSI/VHSIC |
| JPH02306680A (ja) * | 1989-05-22 | 1990-12-20 | Hikari Gijutsu Kenkyu Kaihatsu Kk | 光電子集積回路装置およびその製造方法 |
| DE69229265T2 (de) * | 1991-03-18 | 1999-09-23 | Trustees Of Boston University, Boston | Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid |
| US6291257B1 (en) * | 1991-07-21 | 2001-09-18 | Murata Manufacturing Co., Ltd. | Semiconductor photonic device having a ZnO film as a buffer layer and method for forming the ZnO film |
| JPH0548072A (ja) * | 1991-08-12 | 1993-02-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子 |
| JPH05251685A (ja) | 1991-09-18 | 1993-09-28 | Ricoh Co Ltd | 機能素子およびその製造方法 |
| JPH05145058A (ja) * | 1991-11-22 | 1993-06-11 | Nippon Telegr & Teleph Corp <Ntt> | 光電子集積回路装置の製法 |
| JP3425185B2 (ja) * | 1993-03-26 | 2003-07-07 | 日本オプネクスト株式会社 | 半導体素子 |
| DE69431333T2 (de) * | 1993-10-08 | 2003-07-31 | Mitsubishi Cable Industries, Ltd. | GaN-Einkristall |
| US5670798A (en) * | 1995-03-29 | 1997-09-23 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same |
| US5677538A (en) * | 1995-07-07 | 1997-10-14 | Trustees Of Boston University | Photodetectors using III-V nitrides |
| JP2795226B2 (ja) * | 1995-07-27 | 1998-09-10 | 日本電気株式会社 | 半導体発光素子及びその製造方法 |
| TW425722B (en) * | 1995-11-27 | 2001-03-11 | Sumitomo Chemical Co | Group III-V compound semiconductor and light-emitting device |
| JP3396356B2 (ja) | 1995-12-11 | 2003-04-14 | 三菱電機株式会社 | 半導体装置,及びその製造方法 |
| US5972730A (en) * | 1996-09-26 | 1999-10-26 | Kabushiki Kaisha Toshiba | Nitride based compound semiconductor light emitting device and method for producing the same |
| US6177292B1 (en) * | 1996-12-05 | 2001-01-23 | Lg Electronics Inc. | Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate |
| EP0874405A3 (en) * | 1997-03-25 | 2004-09-15 | Mitsubishi Cable Industries, Ltd. | GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof |
| US6146916A (en) * | 1997-12-02 | 2000-11-14 | Murata Manufacturing Co., Ltd. | Method for forming a GaN-based semiconductor light emitting device |
| JP3522114B2 (ja) * | 1998-07-21 | 2004-04-26 | 株式会社村田製作所 | 半導体発光素子及びその製造方法、並びにZnO膜の形成方法 |
-
1998
- 1998-03-26 JP JP7942198A patent/JPH11274467A/ja active Pending
-
1999
- 1999-03-17 SG SG1999001198A patent/SG75931A1/en unknown
- 1999-03-17 GB GB9906122A patent/GB2335792B/en not_active Expired - Lifetime
- 1999-03-19 US US09/272,703 patent/US6458614B1/en not_active Expired - Lifetime
- 1999-03-24 DE DE19913355A patent/DE19913355B4/de not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004506336A (ja) * | 2000-08-04 | 2004-02-26 | アンバーウェーブ システムズ コーポレイション | モノリシックoeic用埋め込み光電子材料を備えたシリコンウエハ |
| JP2003209295A (ja) * | 2002-01-16 | 2003-07-25 | Sony Corp | 電子部品及びその製造方法、これを用いた画像表示装置 |
| KR101319512B1 (ko) * | 2005-05-02 | 2013-10-21 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물계 반도체 소자 및 그 제조방법 |
| JP2009238783A (ja) * | 2008-03-25 | 2009-10-15 | Kanagawa Acad Of Sci & Technol | 半導体基板の製造方法、半導体基板、発光素子及び電子素子 |
| JP2012043946A (ja) * | 2010-08-18 | 2012-03-01 | Toyohashi Univ Of Technology | 光電子半導体装置及びその製造方法 |
| JP2013080968A (ja) * | 2013-01-25 | 2013-05-02 | Meijo University | GaN系化合物半導体の成長方法及び成長層付き基板 |
| US11437781B2 (en) * | 2020-02-27 | 2022-09-06 | Qualcomm Incorporated | Distributed feedback (DFB) laser on silicon and integrated device comprising a DFB laser on silicon |
| TWI862794B (zh) * | 2020-02-27 | 2024-11-21 | 美商高通公司 | 矽上分散式回饋(dfb)雷射器和包括矽上dfb雷射器的整合裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG75931A1 (en) | 2000-10-24 |
| GB9906122D0 (en) | 1999-05-12 |
| DE19913355A1 (de) | 1999-10-07 |
| US6458614B1 (en) | 2002-10-01 |
| GB2335792A (en) | 1999-09-29 |
| GB2335792B (en) | 2000-05-31 |
| DE19913355B4 (de) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6458614B1 (en) | Opto-electronic integrated circuit | |
| US6355945B1 (en) | Semiconductor optical device and optoelectronic integrated circuit device including a ZnO buffer layer | |
| KR100680423B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5937274A (en) | Fabrication method for AlGaIn NPAsSb based devices | |
| US6087681A (en) | GaN semiconductor light emitting device having a group III-V substrate | |
| JP3974667B2 (ja) | 半導体発光素子の製法 | |
| US8232557B2 (en) | Semiconductor substrate with AlGaN formed thereon and semiconductor device using the same | |
| JP3505357B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| US20030033974A1 (en) | Layered substrates for epitaxial processing, and device | |
| KR20010107604A (ko) | 광학 장치, 광학 장치 제조용 기판, 광학 장치의 제조방법 및 광학 장치 제조용 기판의 제조 방법 | |
| JP3500281B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| TW200402896A (en) | Semiconductor light-emitting device | |
| KR20020012630A (ko) | 질화물 반도체 계층 구조 및 그러한 구조 부분을 포함하는질화물 반도체 레이저 | |
| JP3332127B2 (ja) | 半導体素子 | |
| JP2000114599A (ja) | 半導体発光素子 | |
| JP3406376B2 (ja) | 化合物半導体装置の製造方法 | |
| KR100324288B1 (ko) | 광전자 집적회로 | |
| JP2005116785A (ja) | 半導体材料薄膜の成長法 | |
| JP3147821B2 (ja) | 窒化物系化合物半導体およびその結晶成長方法および窒化ガリウム系発光素子 | |
| JP3765457B2 (ja) | 半導体素子 | |
| JP2000311863A (ja) | 半導体装置及びその製造方法 | |
| US20020163008A1 (en) | Semiconductor device and method of forming a semiconductor device | |
| JP2001210869A (ja) | 発光素子アレイおよびその製造方法 | |
| JPH08116092A (ja) | 半導体発光素子およびその製法 | |
| JPH10125894A (ja) | 光電子集積回路及びその製造方法 |