JPH11274902A

JPH11274902A - 波形成形回路

Info

Publication number: JPH11274902A
Application number: JP6986298A
Authority: JP
Inventors: Kageharu Yoshizawa; 景晴吉澤; Ichiro Maruyama; 一郎丸山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】入力された信号を対称性の良い（デューティ
５０％）矩形波の信号に成形する波形成形回路に関し、
波形成形処理の安定性を向上する。【解決手段】信号源３からの信号を非反転入力端子Ｄ
に入力し、非反転出力端子Ｑと反転出力端子Ｑ^*とから
相互に位相が反転した矩形波の信号を出力する差動レシ
ーバ１と、この差動レシーバ１の非反転出力端子Ｑと反
転出力端子Ｑ^*とからの矩形波の信号の平均値を第１，
第２のローパスフィルタによって求め、その平均値の差
分が零となるような基準電圧を演算増幅器によって形成
して、差動レシーバ１の反転入力端子Ｄ^*に入力する基
準電圧形成部２とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号をデュー
ティ５０％の矩形波信号となるように波形成形して出力
する波形成形回路に関する。各種の通信装置等に於ける
クロック信号は、対称性の良い（デューティ５０％）波
形であることが要求されている。その為に、対称性が良
くない（デューティ５０％でない）波形の入力信号を対
称性が良い（デューティ５０％）波形となるように波形
成形する回路が用いられており、入力信号波形の変動や
温度変動等によっても安定な出力波形が得られるように
することが要望されている。

【０００２】

【従来の技術】図１７は従来例の説明図であり、（Ａ）
は波形成形回路の要部を示し、１００は信号源、１０１
はゲート回路、Ｒａ，Ｒｂは抵抗、Ｃａはコンデンサ、
Ｖ_CCはバイアス用の電圧である。（Ｂ）は（Ａ）の各部
の信号Ｖｓ，Ｖｉｎ，Ｖｏｕｔの一例の波形を示す。

【０００３】信号源１００は、例えば、小型のモジュー
ル化した発振器で、その発振周波数が数１００ＭＨｚ程
度の場合には、基本波成分のみの正弦波信号又はデュー
ティ５０％の矩形波信号を出力することは不可能に近い
ものである。従って、信号源１００からの信号Ｖｓは、
例えば、（Ｂ）のＶｓに示すように、歪みを含む正弦波
状の信号となる。この信号ＶｓをコンデンサＣａを介し
てゲート回路１０１に入力する。

【０００４】又抵抗Ｒａ，Ｒｂによって電圧Ｖ_CCを分圧
し、この分圧した電圧Ｖｒ＝〔Ｒｂ／（Ｒａ＋Ｒｂ）〕
×Ｖ_CCを、コンデンサＣａを介した信号源１００からの
信号Ｖｓに加算して、ゲート回路１０１の入力信号Ｖｉ
ｎとする。ゲート回路１０１は閾値Ｖｔｈを有し、この
閾値Ｖｔｈを超える入力信号Ｖｉｎをハイレベル、超え
ない入力信号Ｖｉｎをローレベルとした矩形波の出力信
号Ｖｏｕｔを、（Ｂ）のＶｏｕｔとして示すように出力
する。従って、抵抗Ｒａ，Ｒｂにより分圧した電圧Ｖｒ
を調整することにより、歪みを含む正弦波状の信号Ｖｓ
を対称性の良い（デューティ５０％）の矩形波信号に波
形成形することが可能となる。

【０００５】

【発明が解決しようとする課題】前述の従来例の波形成
形回路に於いては、抵抗Ｒａ，Ｒｂの値を調整すること
により、入力信号Ｖｉｎに加える電圧Ｖｒを設定して、
出力信号Ｖｏｕｔがデューティ５０％の矩形波信号とな
るようにするものであり、このような従来例の波形成形
回路は、抵抗Ｒａ，Ｒｂの値の調整が煩雑である問題が
ある。又調整後の温度変動等により抵抗Ｒａ，Ｒｂの値
が変化すると、分圧した電圧Ｖｒが変化するから、出力
信号Ｖｏｕｔはデューティ５０％の矩形波信号でなくな
る問題がある。

【０００６】又バイアス用の電圧Ｖ_CCの変動により抵抗
Ｒａ，Ｒｂにより分圧された電圧Ｖｒが変動する。この
場合も、出力信号Ｖｏｕｔの対称性がくずれる問題があ
る。又信号源１００からの信号Ｖｓの波形も、信号源１
００の電源電圧変動や温度変動によって変動することが
あり、抵抗Ｒａ，Ｒｂにより分圧した電圧Ｖｒが一定で
あっても、出力信号Ｖｏｕｔはデューティ５０％の矩形
波信号でなくなる問題がある。本発明は、矩形波信号に
波形成形する場合の安定性を向上させることを目的とす
る。

【０００７】

【課題を解決するための手段】本発明の波形成形回路
は、（１）信号源３からの信号を矩形波の信号に成形し
て出力する波形成形回路であって、信号源３からの信号
を基準電圧と比較して、それぞれ位相が反転した矩形波
の相補信号を出力する差動レシーバ１と、この差動レシ
ーバ１からの矩形波の相補信号の平均値を求め、この平
均値の差分が零となるような基準電圧を形成して、差動
レシーバ１に入力する基準電圧形成部２とを備えてい
る。差動レシーバ１の非反転出力端子Ｑ及び反転出力端
子Ｑ^*からの矩形波信号の平均値は、ハイレベル期間と
ローレベル期間との比に対応した値となり、それぞれの
平均値が等しいと、非反転出力端子Ｑと反転出力端子Ｑ
^*とからの矩形波信号はデューティ５０％となる。

【０００８】又（２）基準電圧形成部２は、差動レシー
バ１の非反転出力端子Ｑと反転出力端子Ｑ^*からの相互
に位相が反転した相補信号のそれぞれの平均値を求める
第１，第２のローパスフィルタと、それぞれの平均値の
差分が零となるような基準電圧を出力する演算増幅器と
を有し、この演算増幅器に帰還抵抗を接続した利得調整
を行うことも可能であり、又入出力端子間にコンデンサ
を接続して積分回路構成とすることもできる。

【０００９】又（３）差動レシーバ１は、相補信号を出
力する差動増幅器の構成とする場合が一般的であるが、
複数のインバータを直列接続して構成することができ
る。その場合の最終段の出力インバータの入出力信号が
相補信号となり、基準電圧形成部の第１，第２のローパ
スフィルタに入力されて、それぞれの平均値の差分が零
となるような基準電圧が、信号源３からの信号と共にイ
ンバータに入力され、インバータの閾値に従って矩形波
に波形成形される。

【００１０】又（４）基準電圧形成部２は、第１，第２
のローパスフィルタと、基準電圧とそれを反転したバイ
アス電圧とを出力する差動増幅器とにより構成し、差動
レシーバ１の非反転入力端子Ｄに、信号源３からの信号
と共にバイアス電圧を入力し、差動レシーバ１の反転入
力端子Ｄ^*に、基準電圧を入力する構成とすることがで
きる。この場合の差動増幅器の入出力端子に帰還抵抗を
接続して利得調整を行うことができ、又コンデンサを接
続して積分回路構成とすることもできる。

【００１１】又（５）信号源からの信号がデューティ５
０％ではない矩形波信号の場合、一旦立上り及び立下り
を緩やかにするローパスフィルタを介して差動レシーバ
１に入力する構成とすることができる。又基準電圧が入
力された信号の波形の最大値近傍となって動作が不安定
となるこを防止する為に、基準電圧を制限する構成を設
けることができる。

【００１２】

【発明の実施の形態】図１は本発明の原理説明図であ
り、差動レシーバ１と基準電圧形成部２とにより波形成
形回路を構成した場合を示し、発振器等の信号源３から
の歪みを含む正弦波状の信号を、デューティ５０％の矩
形波の出力信号に波形成形して出力するものである。又
Ｄ，Ｄ^*は非反転入力端子及び反転入力端子、Ｑ，Ｑ^*
は非反転出力端子及び反転出力端子を示す。

【００１３】差動レシーバ１は、信号源３からの信号
と、基準電圧形成部２からの基準電圧と比較して、出力
端子Ｑ，Ｑ^*から相互に位相が反転した矩形波の相補信
号を出力して後段の回路に供給するものである。又基準
電圧形成部２は、差動レシーバ１からの相補信号のそれ
ぞれ平均値を求め、各平均値の差分が零となるような基
準電圧を形成して差動レシ−バ１の端子Ｄ^*に入力す
る。

【００１４】例えば、差動レシーバ１の非反転出力端子
Ｑからの信号のハイレベル期間がローレベル期間より長
く、この信号の位相を反転した反転出力端子Ｑ^*からの
信号のハイレベルの期間がローレベルの期間より短い場
合、基準電圧形成部２は、基準電圧を高くするように作
用し、反対に、非反転出力端子Ｑからの信号のハイレベ
ル期間がローレベル期間より短く、反転出力端子Ｑ^*か
らの信号のハイレベルの期間がローレベルの期間より長
い場合、基準電圧形成部２は、基準電圧を低くなるよう
に作用する。即ち、基準電圧形成部２は、差動レシーバ
１からの矩形波信号のデューティサイクルが等しくなる
ような基準電圧を出力して、差動レシーバ１の反転入力
端子Ｄ^*に入力する。

【００１５】このように、基準電圧形成部２は、出力端
子Ｑ，Ｑ^*からの矩形波の相補信号のデューティサイク
ルがそれぞれ等しくなるような基準電圧を形成するもの
であり、それによって、信号源１からの信号の波形が変
動しても、それに追従した基準電圧が形成されることに
なり、電源電圧や温度変動等によっても安定に、波形成
形された矩形波信号を出力することができる。又殆ど無
調整で済むことから、半導体集積回路化することが容易
となり、小型化が可能となる。

【００１６】図２は本発明の第１の実施の形態の説明図
であり、１１は差動レシーバ、１２は演算増幅器、１３
は信号源、Ｃ１〜Ｃ３はコンデンサ、Ｒ１〜Ｒ４は抵抗
を示す。この実施の形態は、差動レシーバ１１が図１に
於ける差動レシーバ１に対応し、演算増幅器１２と、抵
抗Ｒ２〜Ｒ４と、コンデンサＣ２，Ｃ３とによる基準電
圧形成部が図１に於ける基準電圧形成部２に対応する。
又抵抗Ｒ２とコンデンサＣ２とにより第１のローパスフ
ィルタ、抵抗Ｒ３とコンデンサＣ３とにより第２のロー
パスフィルタを構成している。

【００１７】差動レシーバ１１の端子Ｄに、コンデンサ
Ｃ１を介した信号源１３からの信号ａを入力すると共
に、抵抗Ｒ１を介してバイアス電圧Ｖ_Bを入力する。こ
の場合のコンデンサＣ１は直流カット用として作用して
いる。又差動レシーバ１１の非反転出力端子Ｑに第１の
ローパスフィルタを接続し、反転出力端子Ｑ^*に第２の
ローパスフィルタを接続し、第１のローパスフィルタを
構成するコンデンサＣ２の端子電圧を演算増幅器１２の
＋端子に、第２のローパスフィルタを構成するコンデン
サＣ３の端子電圧を演算増幅器１２の−端子にそれぞれ
に入力する。即ち、非反転出力端子Ｑからの矩形波の信
号の平均値ｆを第１のローパスフィルタによって求め、
反転出力端子Ｑ^*からの矩形波の信号の平均値ｇを第２
のローパスフィルタによって求め、それぞれの平均値
ｆ，ｇを演算増幅器１２の＋端子と−端子とに入力す
る。

【００１８】この演算増幅器１２は電圧比較器を構成し
ており、演算増幅器１２の＋端子に入力した平均値ｆ
と、−端子に入力した平均値ｇとを比較する。そして、
演算増幅器１２は、ｆ＞ｇの関係の時、即ち、差動レシ
ーバ１１の出力端子Ｑからの信号ｄのハイレベルの期間
がローレベルの期間より長い場合に高い電圧を出力し、
ｆ＜ｇの関係の時、即ち、差動レシーバ１１の出力端子
Ｑからの信号ｄのハイレベルの期間がローレベルの期間
より短い場合に低い電圧を出力し、基準電圧ｃとして差
動レシーバ１１の端子Ｄ^*に入力する。

【００１９】差動レシーバ１１は、バイアス電圧が加算
された信号ｂを、基準電圧ｃと比較して、例えば、信号
ｂのレベルが基準電圧ｃより高い時にハイレベル、それ
以外はローレベルとなる矩形波信号に波形成形するもの
である。その時の演算増幅器１２から抵抗Ｒ４を介して
差動レシーバ１１の端子Ｄ^*に入力される基準電圧ｃ
は、ｆ＝ｇとなる方向にフィードバック制御が行われ
る。このようなフィードバック制御によって、差動レシ
ーバ１１の出力端子Ｑ，Ｑ^*からデューティサイクルが
等しい（デューティ５０％）矩形波の相補信号が出力さ
れる。

【００２０】図３は本発明の第１の実施の形態の動作説
明図であり、図２の各部の信号ａ〜ｇの一例を示し、
（１）は信号源１３からの信号ａ、（２）は差動レシー
バ１１の端子Ｄに入力される信号ｂと基準電圧ｃ、
（３）は差動レシーバ１１の出力端子Ｑからの信号ｄ、
（４）は差動レシーバ１１の出力端子Ｑ^*からの信号ｅ
を示す。

【００２１】発振周波数が例えば数１００ＭＨｚ以上の
モジュール化された小型発振器等による信号源１３から
の信号は、図３の（１）の波形ａのような大きな歪みを
含む信号ａとなる。この信号ａは、コンデンサＣ１を介
して差動レシーバ１１の端子Ｄに入力されるもので、そ
の時の信号ｂは、図３の（２）の波形ｂに示すものとな
る。又その時のバイアス電圧Ｖ_Bと基準電圧ｃとが図示
の場合、信号ｂが基準電圧ｃを超えている時に、差動レ
シーバ１１の出力端子Ｑからは図３の（３）に示すハイ
レベルの信号ｄが出力され、信号ｂが基準電圧ｃを超え
ていない時に、ローベルの信号ｄが出力される。従っ
て、基準電圧ｃを高くすると、出力端子Ｑからはハイレ
ベルの期間が短くなる信号ｄが出力され、反対に、基準
電圧ｃを低くすると、出力端子Ｑからはハイレベルの期
間が長くなる信号ｄが出力される。又出力端子Ｑ^*から
は図３の（４）に示すように、信号ｄの位相を反転した
信号ｅが出力される。

【００２２】そして、第１のローパスフィルタにより信
号ｄのハイレベルとローレベルとについての平均値ｆを
求め、第２のローパスフィルタにより信号ｅのハイレベ
ルとローレベルとについての平均値ｇを求める。この場
合、ハイレベルの期間がローレベルの期間より長いと、
平均値は高くなり、反対に、ハイレベルの期間がローレ
ベルの期間より短いと、平均値は低くなる。このような
平均値ｆ，ｇを演算増幅器１２に於いて比較して基準電
圧ｃを出力する。

【００２３】従って、差動レシーバ１１の出力端子Ｑか
らの信号ｄのハイレベルの期間がローレベルの期間より
短いと、この信号ｄの位相を反転した出力端子Ｑ^*から
の信号ｅのハイレベルの期間がローレベルの期間より長
くなり、第１のローパスフィルタによる平均値ｆと、第
２のローパスフィルタによる平均値ｇとは、ｆ＜ｇの関
係となる。それにより、演算増幅器１２からの基準電圧
ｃは低くなるから、信号ｄのハイレベルの期間が長くな
る方向に制御される。

【００２４】反対に、差動レシーバ１１の出力端子Ｑか
らの信号ｄのハイレベルの期間がローレベルの期間より
長いと、この信号ｄの位相を反転した出力端子Ｑ^*から
の信号ｅのハイレベルの期間がローレベルの期間より短
くなり、第１のローパスフィルタによる平均値ｆと、第
２のローパスフィルタによる平均値ｇとは、ｆ＞ｇの関
係となる。それにより、演算増幅器１２からの基準電圧
ｃは高くなるから、信号ｄのハイレベルの期間が短くな
る方向に制御される。

【００２５】このようなフィードバック制御によって、
立上りから迅速に差動レシーバ１１の出力端子Ｑ，Ｑ^*
からの信号ｄ，ｅは対称性の良い（デューティ５０％）
波形の矩形波信号となる。そして、各部の変動等によっ
ても、デューティ５０％を維持するように制御されるこ
とになる。例えば、信号源１３からの信号ａの波形が変
化した場合、それに対応して差動レシーバ１１の出力端
子Ｑ，Ｑ^*からの信号ｄ，ｅのデューティも変化する
が、前述のように、第１，第２のローパスフィルタによ
り求めた平均値ｆ，ｇの比較により、信号ｄ，ｅのデュ
ーティ５０％となるように、基準電圧ｃが形成されるこ
とによって、自動的にデューティ５０％となる矩形波の
信号に波形成形して出力することができる。

【００２６】図４は本発明の第２の実施の形態の説明図
であり、図１と同一符号は同一部分を示す。この実施の
形態は、差動レシーバ１１の端子Ｄ^*に抵抗Ｒ１を介し
てバイアス電圧Ｖ_Bを入力し、演算増幅器１２から抵抗
Ｒ４を介した基準電圧を、信号源１３からコンデンサＣ
１を介した信号と共に、差動レシーバ１１の端子Ｄに入
力する構成とし、抵抗Ｒ２とコンデンサＣ２とからなる
第１のローパスフィルタにより求めた平均値を、演算増
幅器１２の−端子に入力し、抵抗Ｒ３とコンデンサＣ３
とからなる第２のローパスフィルタにより求めた平均値
を、演算増幅器１２の＋端子に入力する構成とする。

【００２７】この実施の形態は、図２の第１の実施の形
態の構成と対比すると、差動レシーバ１１に対するバイ
アス電圧と基準電圧との関係を反転し、それに伴って演
算増幅器１２に入力する平均値の比較関係を反対として
いる。即ち、差動レシーバ１１の端子Ｄ^*にバイアス電
圧Ｖ_Bを固定の基準電圧として入力し、差動レシーバ１
１の出力端子Ｑ，Ｑ^*からの信号のデューティが等しく
なるように形成した電圧を、バイアス電圧として信号源
１３からの信号に付加する。

【００２８】このように、基準電圧とバイアス電圧との
入力関係を反対にしたことに対応して、前述のように、
演算増幅器１２に入力する第１のローパスフィルタによ
る平均値と第２のローパスフィルタによる平均値との関
係を逆にしたものであり、差動レシーバ１１からのそれ
ぞれ位相が反転関係の相補出力信号の平均値が等しくな
るような電圧を、バイアス電圧として差動レシーバ１１
に入力される信号に付加することにより、図２に示す構
成の場合と同様に、対称性の良い（デューティ５０％）
波形の矩形波信号を出力することができる。

【００２９】図５は本発明の第３の実施の形態の説明図
であり、図２と同一符号は同一部分を示し、２１はゲー
ト回路、２２は１＋２ｎ（ｎ＝０，１，２，・・・）個
のインバータ、２２ａは出力インバータを示す。又抵抗
Ｒ２，Ｒ３とコンデンサＣ２，Ｃ３とによる第１，第２
のローパスフィルタと、演算増幅器１２とにより、図１
に於ける基準電圧形成部２に相当する構成を実現し、ゲ
ート回路２１により図１に於ける差動レシーバ１に相当
する構成を実現した場合を示す。このゲート回路２１
は、１＋２ｎ個、即ち、奇数個のインバータ２２と１個
の出力インバータ２２ａとにより、全体で偶数個のイン
バータを直列接続して構成し、前述の差動レシーバ１１
と同様に、信号源１３からの信号ａを矩形波に波形成形
して出力するものである。この場合、出力インバータ２
２ａの入出力信号が相補信号に相当する。

【００３０】又抵抗Ｒ２とコンデンサＣ２とによる第１
のローパスフィルタは、出力インバータ２２ａに入力さ
れる信号ｄの平均値ｆを求めることになり、又抵抗Ｒ３
とコンデンサＣ３とによる第２のローパスフィルタは、
出力インバータ２２ａからの信号ｅの平均値ｇを求める
ことになる。この場合、相補出力信号のそれぞれの平均
値を求める前述の実施の形態に対応している。そして、
平均値ｆを演算増幅器１２の＋端子に、平均値ｇを−端
子にそれぞれ入力し、平均値ｆ，ｇの比較結果に対応し
た基準電圧ｃを出力し、信号源１３からの信号ａをコン
デンサＣ１を介してゲート回路２１に入力する信号ｂ
に、基準電圧ｃをバイアス電圧として抵抗Ｒ４を介して
加算する。

【００３１】インバータ２２，２２ａは、インバータを
構成するトランジスタ等による固有の閾値を有し、この
閾値を超える入力信号の場合にローレベルの信号を出力
し、閾値を超えない入力信号の場合にハイレベルの信号
を出力する。高速動作素子を用いてインバータを構成し
た場合は、反転動作による立上り及び立下りは急峻とな
り、所望の矩形波の信号とすることができるから、ゲー
ト回路２１を構成するインバータ２２の個数は、ｎ＝０
或いはｎ＝１とするように少なくすることができる。し
かし、通常の動作の素子を用いてインバータを構成した
場合は、反転動作による立上り及び立下りは緩くなるか
ら、所望の矩形波に成形する為には、ｎ＝１以上とする
必要が生じる場合が一般的である。

【００３２】図６は本発明の第３の実施の形態の動作説
明図であり、図５の各部の信号ａ〜ｇの波形の一例を同
一符号で示し、（１）は信号源１３からの信号ａ、
（２）はゲート回路２１へ入力される信号ｂと基準電圧
ｃと閾値Ｖｔｈとを示し、（３）は信号ｄとその平均値
ｆ、（４）は信号ｅとその平均値ｇとを示す。又ｔｄ
１，ｔｄ２はインバータの動作遅延時間を示す。

【００３３】信号源１３からの信号ａは、（１）に示す
ように、大きな歪みを含む信号である。この信号ａをコ
ンデンサＣ１を介してゲート回路２１に入力すると共
に、演算増幅器１２からの基準電圧ｃを抵抗Ｒ４を介し
て加算した信号ｂは、図６の（２）のｂに示すものとな
る。この信号ｂのレベルがインバータの閾値Ｖｔｈを超
えた時に、出力信号はハイレベルからローレベルとなる
ように反転動作を開始し、又信号ｂのレベルがインバー
タの閾値Ｖｔｈを下回ると、出力信号はハイレベルから
ローレベルとなるように反転動作を開始する。

【００３４】その場合に、インバータの動作遅延時間ｔ
ｄ１により、図６の（３）に示す信号ｄが得られる。な
お、この場合、ｎ＝０とすると、ゲート回路２１は、１
個のインバータ２２と１個の出力インバータ２２ａとか
ら構成されることになり、インバータ２２の出力信号ｄ
に対して出力インバータ２２ａの出力信号ｅは、図６の
（４）に示すように、出力信号ｄより動作遅延時間ｔｄ
２だけ遅れて反転されたものとなる。従って、非反転出
力のバッファとして動作することができる。

【００３５】又第１のローパスフィルタによる平均値ｆ
は、信号ｄのデューティに対応し、ハイレベルの期間が
長いと高くなり、反対にローベルの期間が短いと低くな
る。同様に、第２のローパスフィルタによる平均値ｇ
も、信号ｅのデューティに対応した値となる。そして、
演算増幅器１２により平均値ｆ，ｇを比較し、ｆ＜ｇの
場合は基準電圧ｃを高くし、ｆ＞ｇの場合は基準電圧ｃ
を低くして、ｆ＝ｇとなるようにする。

【００３６】このｆ＝ｇの状態となると、出力インバー
タ２２ａの入出力信号ｄ，ｅのデューティは同一の５０
％となる。この場合、入出力信号ｄ，ｅの波形比較によ
るものではなく、平均値ｆ，ｇの比較によるものである
から、遅延時間ｔｄ２等による影響を受けることはな
い。

【００３７】図７は本発明の第４の実施の形態の説明図
であり、図５に示す実施の形態に於ける偶数個のインバ
ータにより構成されたゲート回路２１の代わりに、奇数
個のインバータ３２，３２ａにより構成されたゲート回
路３１を設けた場合を示す。即ち、２ｎ（ｎ＝１，２，
３，・・・）個のインバータ３２と、１個の出力インバ
ータ３２ａとを直列接続した構成とし、反転出力のバッ
ファとして動作する場合を示す。

【００３８】抵抗Ｒ２とコンデンサＣ２とからなる第１
のローパスフィルタにより、出力インバータ３２ａに入
力される信号の平均値を求めて、演算増幅器１２の−端
子に入力し、又抵抗Ｒ３とコンデンサＣ３とからなる第
２のローパスフィルタにより、出力インバータ３２ａか
ら出力される信号の平均値を求めて、演算増幅器１２の
＋端子に入力し、平均値比較による基準電圧を演算増幅
器１２から出力し、抵抗Ｒ４を介してゲート回路３１に
入力される信号源１３からの信号に、バイアス電圧とし
て加算する構成及び作用は、図５に示す実施の形態の場
合と同様である。従って、出力インバータ３２ａの入出
力信号のデューティは同一の５０％となるように制御さ
れる。

【００３９】図８は本発明の第５の実施の形態の説明図
であり、図２と同一符号は同一部分を示し、４２は差動
増幅器、Ｒ５は抵抗である。抵抗Ｒ２とコンデンサＣ２
とからなる第１のローパスフィルタにより、差動レシー
バ１１の出力端子Ｑからの信号の平均値を求めて、差動
増幅器４２の＋端子に入力し、又抵抗Ｒ３とコンデンサ
Ｃ３とからなる第２のローパスフィルタにより、差動レ
シーバ１１の出力端子Ｑ^*からの信号の平均値を求め
て、差動増幅器４２の−端子に入力する。この実施の形
態に於いては、第１，第２のローパスフィルタと差動増
幅器４２とにより図１に於ける基準電圧形成部２を構成
している。

【００４０】差動増幅器４２は、＋端子と−端子とに入
力される信号の差分に対応した基準電圧を非反転出力端
子から出力し、その基準電圧を反転したバイアス電圧を
反転出力端子から出力する。そして、基準電圧を抵抗Ｒ
４を介して差動レシーバ１１の端子Ｄ^*に入力し、バイ
アス電圧を抵抗Ｒ５を介して差動レシーバ１１の端子Ｄ
に、信号源１３からのコンデンサＣ１を介した信号と共
に入力する。

【００４１】例えば、差動レシーバ１１の出力端子Ｑか
らの信号のハイレベル期間がローレベル期間より長く、
即ち、デューティが５０％を超える波形の場合、第１の
ローパスフィルタによる平均値は、第２のローパスフィ
ルタによる平均値により大きくなる。従って、差動増幅
器４２の非反転出力端子からの基準電圧は高くなり、反
対に反転出力端子からのバイアス電圧は低くなる。即
ち、差動レシーバ１１の端子Ｄに加えるバイアス電圧を
低くし、端子Ｄ^*に加える基準電圧を高くすることによ
り、出力端子Ｑからの信号のハイレベルの期間を短くす
るようにし、その信号のデューティを５０％とする。そ
れによって、出力端子Ｑ^*からの信号のデューティも５
０％となる。

【００４２】反対に、差動レシーバ１１の出力端子Ｑか
らの信号のハイレベル期間がローレベルの期間より短
く、即ち、デューティが５０％以下の波形の場合、第１
のローパスフィルタによる平均値は、第２のローパスフ
ィルタによる平均値により小さくなる。従って、差動増
幅器４２の非反転出力端子からの基準電圧は低く、反転
出力端子からのバイアス電圧は高くなる。即ち、差動レ
シーバ１１の端子Ｄに加えるバイアス電圧を高くし、端
子Ｄ^*に加える基準電圧を低くすることにより、出力端
子Ｑからの信号のハイレベルの期間を長くするように
し、その信号のデューティを５０％とする。それによっ
て、出力端子Ｑ^*からの信号のデューティも５０％とな
る。

【００４３】この実施の形態は、図２又は図４に示す実
施の形態に比較して、バイアス電圧Ｖ_Bを用意する必要
がない利点がある。又差動レシーバ１１の端子Ｄに加え
るバイアス電圧と、端子Ｄ^*に加える基準電圧とを、差
動増幅器４２の反転出力と、非反転出力としたことによ
り、相互に反対の方向に制御されるから、波形成形の制
御の効率が向上する利点がある。

【００４４】図９は本発明の第６の実施の形態の説明図
であり、図８と同一符号は同一部分を示し、１３Ａは相
互に位相が反転した相補信号を非反転出力端子Ｑと反転
出力端子Ｑ^*から出力する信号源の場合を示し、その非
反転出力端子Ｑと反転出力端子Ｑ^*からの信号を、コン
デンサＣ１，Ｃ１ａを介して差動レシーバ１１の非反転
入力端子Ｄと反転入力端子Ｄ^*とに入力する。

【００４５】抵抗Ｒ２とコンデンサＣ２とからなる第１
のローパスフィルタにより、差動レシーバ１１の出力端
子Ｑからの信号の平均値を求めて、差動増幅器４２の＋
端子に入力し、又抵抗Ｒ３とコンデンサＣ３とからなる
第２のローパスフィルタにより、差動レシーバ１１の出
力端子Ｑ^*からの信号の平均値を求めて、差動増幅器４
２の−端子に入力し、差動増幅器４２の非反転出力を抵
抗Ｒ４を介して差動レシーバ１１の端子Ｄ^*に入力し、
反転出力を抵抗Ｒ５を介して差動レシーバ１１の端子Ｄ
に入力する。

【００４６】この場合の差動増幅器４２の非反転出力及
び反転出力は、信号源１３ＡからコンデンサＣ１，Ｃ１
ａを介した信号に対して加算される。従って、差動レシ
ーバ１１は、端子Ｄ，Ｄ^*に入力される信号のレベル差
に対応した矩形波の相補信号を出力するもので、前述の
各実施の形態の場合と同様に、第１，第２のローパスフ
ィルタにより求めた平均値が等しくなるように、即ち、
デューティ５０％となるように、差動増幅器４２から非
反転出力及び反転出力が、基準電圧及びバイアス電圧と
して差動レシーバ１１の端子Ｄ，Ｄ^*に入力される。

【００４７】図１０は本発明の第７の実施の形態の説明
図であり、図９と同一符号は同一部分を示す。この実施
の形態は、図９に示す実施の形態の差動増幅器４２を省
略した構成に相当する。即ち、抵抗Ｒ２とコンデンサＣ
２とからなる第１のローパスフィルタによって求めた平
均値を、抵抗Ｒ４を介してバイアス電圧として差動レシ
ーバ１１の端子Ｄ^*に入力し、抵抗Ｒ３とコンデンサＣ
３とからなる第２のローパスフィルタによって求めた平
均値を、抵抗Ｒ５を介してバイアス電圧として差動レシ
ーバ１１の端子Ｄに入力する。

【００４８】この場合、差動レシーバ１１の非反転出力
端子Ｑと反転入力端子Ｄ^*との間を抵抗Ｒ２，Ｒ４を介
して接続し、反転出力端子Ｑ^*と非反転入力端子Ｄとの
間を抵抗Ｒ３，Ｒ５を介して接続した構成となり、又一
般的に、差動レシーバ１１の入力インピーダンスは比較
的大きく、出力インピーダンスは比較的小さいものであ
るから、抵抗値として、Ｒ４≫Ｒ２，Ｒ５≫Ｒ３の関係
とすることが必要となる。例えば、抵抗Ｒ４，Ｒ５は、
抵抗Ｒ２，Ｒ３の１０〜１００倍程度以上の高抵抗とす
ることが望ましい。又信号源１３Ａからの信号の周波数
をＦｉｎとすると、（１／２πＲ２・Ｃ２）≪Ｆｉｎ、
及び（１／２πＲ３・Ｃ３）≪Ｆｉｎの関係とする。

【００４９】それによって、第１のローパスフィルタに
よって求めた平均値を、抵抗Ｒ４を介して差動レシーバ
１１の端子Ｄ^*にバイアス電圧として入力し、第２のロ
ーパスフィルタによって求めた平均値を、抵抗Ｒ５を介
して差動レシーバ１１の端子Ｄにバイアス電圧として入
力し、それぞれの平均値が等しくなるように、即ち、差
動レシーバ１１の出力端子Ｑ，Ｑ^*からの矩形波の信号
がそれぞれデューティ５０％となるように制御すること
ができる。

【００５０】図１１は本発明の第８の実施の形態の要部
説明図であり、図２と同一符号は同一部分を示し、Ｒ７
〜Ｒ１０は抵抗である。この実施の形態は、演算増幅器
１２に抵抗Ｒ７〜Ｒ１０を接続した構成を示す。これら
の帰還抵抗により利得調整を行うことができるものであ
る。即ち、Ｒ１０／Ｒ７＝Ｒ９／Ｒ８に対応した利得と
することができるから、適当な利得に調整することによ
り、雑音等に対して動作の安定化を図るものである。

【００５１】この場合、利得を下げ過ぎると、差動レシ
ーバ１１から出力される信号をデューティ５０％に維持
させる精度が低下するから、動作の安定化との対応によ
って適切な利得に設定するものである。又この実施の形
態は、前述の図２，図４，図５，図７に示す第１〜第４
の実施形態に於ける演算増幅器１２にも適用できるもの
である。

【００５２】図１２は本発明の第９の実施の形態の要部
説明図であり、図８と同一符号は同一部分を示し、Ｒ１
１〜Ｒ１４は抵抗である。この実施の形態は、図８〜図
１０に示す第５〜第７の実施の形態の差動増幅器４２
に、抵抗Ｒ１１〜Ｒ１４を接続して利得を適当に下げ、
雑音等に対して動作の安定化を図るものである。この場
合の利得は、図１１に示す場合と同様に、Ｒ１３／Ｒ１
１＝Ｒ１４／Ｒ１２の対応した値に設定することができ
る。

【００５３】図１３は本発明の第１０〜第１２の実施の
形態の要部説明図であり、図２，図４，図５，図７に示
す第１〜第４の実施の形態に於ける演算増幅器１２を、
積分回路とした場合に相当するものである。即ち、図１
３の（Ａ）の第１０の実施の形態に於いて、抵抗Ｒ１
５，Ｒ１６とコンデンサＣ４，Ｃ５とを接続し、抵抗Ｒ
２とコンデンサＣ２とによる第１のローパスフィルタに
より求めた平均値と、抵抗Ｒ３とコンデンサＣ３とによ
る第２のローパスフィルタにより求めた平均値とを、そ
れぞれ積分して、図示を省略した差動レシーバに、基準
電圧或いはバイアス電圧として加えるものである。

【００５４】従って、演算増幅器１２は、第１，第２の
ローパスフィルタによる差動レシーバ（図示を省略）か
らの相補信号のそれぞれの平均値の比較と共に積分によ
る平均化を行うことにより、一層安定化した基準電圧或
いはバイアス電圧を差動レシーバに供給することができ
る。

【００５５】又図１３の（Ｂ）は、本発明の第１１の実
施の形態の要部を示し、（Ａ）に於ける抵抗Ｒ１５，Ｒ
１６を省略した構成に相当する。即ち、積分回路として
構成を簡略化した場合を示す。なお、演算増幅器１２か
ら差動レシーバ（図示を省略）に対して加える基準電圧
或いはバイアス電圧の出力動作は、前述の各実施の形態
と同様であるから、重複した説明は省略する。

【００５６】又図１３の（Ｃ）は、本発明の第１２の実
施の形態の要部を示し、（Ｂ）に於ける第１，第２のロ
ーパスフィルタを構成するコンデンサＣ２，Ｃ３を省略
した構成に相当する。この場合、第１，第２のローパス
フィルタと、演算増幅器１２による積分回路とを共通化
したような構成となり、回路構成の一層の簡略化を図る
ことができる。しかし、波形成形処理する信号の周波数
が、演算増幅器１２の動作可能帯域内となることが必要
である。従って、波形成形して出力する信号の周波数が
演算増幅器１２の動作可能帯域を超える場合は、図１３
の（Ａ）又は（Ｂ）に示す構成を適用することになる。

【００５７】又図１３の（Ａ）〜（Ｃ）に於いて、演算
増幅器１２の＋端子と−端子と、第１，第２のローパス
フィルタとの関係は、第１〜第４の実施の形態に対応し
た接続構成となる。同様に、演算増幅器１２による積分
出力を、基準電圧として信号源からの信号と比較する
か、又はバイアス電圧として信号源からの信号に加算す
ることができる。

【００５８】図１４は本発明の第１３〜第１５の実施の
形態の要部説明図であり、図８〜図１０に示す第５〜第
７の実施の形態に於ける差動増幅器４２を積分回路とし
た構成に相当するものである。即ち、（Ａ）の本発明の
第１３の実施の形態に於いて、抵抗Ｒ１７，Ｒ１８とコ
ンデンサＣ６，Ｃ７とを接続し、抵抗Ｒ２とコンデンサ
Ｃ２とによる第１のローパスフィルタにより求めた差動
レシーバ（図示を省略）の一方の出力信号の平均値と、
抵抗Ｒ３とコンデンサＣ３とによる第２のローパスフィ
ルタにより求めた差動レシーバの他方の出力信号の平均
値とを、それぞれ積分して、差動レシーバに、基準電圧
或いはバイアス電圧として加えるものである。

【００５９】従って、差動増幅器４２は、第１，第２の
ローパスフィルタによる差動レシーバ（図示を省略）か
らの相補信号のそれぞれの平均値の比較と共に積分によ
る平均化を行うことにより、一層安定化した基準電圧或
いはバイアス電圧を差動レシーバに供給することができ
る。

【００６０】又図１４の（Ｂ）は、本発明の第１４の実
施の形態の要部を示し、（Ａ）に於ける差動増幅器４２
の−端子と＋端子とに接続した抵抗Ｒ１７，Ｒ１８を省
略した構成に相当し、積分回路としての構成を簡略化す
ることができる。又図１４の（Ｃ）は、本発明の第１５
の実施の形態の要部を示し、（Ｂ）に於ける第１，第２
のローパスフィルタを構成するコンデンサＣ２，Ｃ３を
省略した構成に相当し、第１，第２のローパスフィルタ
と積分回路とを共通化したような構成とすることによっ
て、一層の簡略化を図った場合を示す。

【００６１】この図１４の（Ｃ）に示す第１５の実施の
形態に於いても、前述の図１３の（Ｃ）に示す第１２の
実施の形態の場合と同様に、波形成形処理する信号の周
波数が差動増幅器４２（演算増幅器）としての動作可能
帯域内であるように選定するものであるが、信号周波数
が動作可能帯域外となる場合は、図１４の（Ａ）又は
（Ｂ）に示す構成を適用する必要がある。

【００６２】図１５は本発明の第１６の実施の形態の要
部説明図であり、（Ａ）に示すように、信号源１３とコ
ンデンサＣ１との間に抵抗Ｒ１９とコンデンサＣ８とか
らなるローパスフィルタを設ける。即ち、信号源１３か
らの信号が（Ｂ）の（ａ）に示す矩形波信号の場合、コ
ンデンサＣ１のみを介して差動レシーバ１１に入力した
時、基準電圧をどのように設定しても、出力される矩形
波信号のデューティは入力信号と同一となる。

【００６３】そこで、抵抗Ｒ１９とコンデンサＣ８とに
よるローパスフィルタを介することにより、（Ｂ）の
（ｂ）に示すように、その時定数ｔ≒Ｒ１９・Ｃ８に従
った傾斜部分を有する波形、即ち、立上りと立下りとを
緩やかな傾斜を有する波形に変換して、差動レシーバ１
１に入力する。それによって、差動レシーバ１１に於い
て、図示を省略した基準電圧形成部からの基準電圧Ｖｒ
と比較すると、（Ｂ）の（ｃ）に示すように、デューテ
ィ５０％の矩形波の信号として出力することができる。

【００６４】又図９等に示す実施の形態に於ける信号源
１３Ａのように、位相が相互に反転した相補信号を出力
する場合は、それぞれ信号対応に、抵抗Ｒ１９とコンデ
ンサＣ８とによるようなローパスフィルタを接続するこ
とになる。

【００６５】図１６は本発明の第１７の実施の形態の要
部説明図であり、信号源からの信号の波形の歪みが大き
く、波形成形回路によって完全なデューティ５０％の矩
形波信号に成形できない場合、例えば、（Ｂ）に示すよ
うな波形の場合、基準電圧Ｖｃを信号波形の最大値近傍
まで上昇させる状態となり、それによってもデューティ
５０％の矩形波に波形成形でなきない場合がある。この
ような場合、基準電圧Ｖｃは電源電圧近くまで上昇する
ことによって動作が不安定となる。

【００６６】そこで、（Ａ）に示すように、演算増幅器
１２から差動レシーバ１１に入力する基準電圧Ｖｃを制
限する為の抵抗Ｒ２０，Ｒ２１と制限電圧Ｖａの電源と
を含む電圧制限回路を設けるものである。

【００６７】この場合、抵抗Ｒ２とコンデンサＣ２とか
らなる第１のローパスフィルタによって求めた平均値
と、抵抗Ｒ３とコンデンサＣ３とからなる第２のローパ
スフィルタによって求めた平均値とを演算増幅器１２に
入力して比較し、その差に対応した出力電圧をＶｂとす
ると、差動レシーバ１１に入力する基準電圧Ｖｃは、Ｖｃ＝Ｖａ＋〔（Ｖｂ−Ｖａ）・Ｒ２１／（Ｒ２０＋Ｒ
２１）〕となる。

【００６８】例えば、抵抗Ｒ２０，Ｒ２１等を省略して
Ｖｂ＝Ｖｃとした場合は、演算増幅器１２の出力電圧Ｖ
ｂの最大値Ｖｂｍａｘが基準電圧Ｖｃとなることによ
り、入力信号波形の最大値近傍に上昇して不安定な状態
となる。しかし、前述のように電圧制限回路を設けたこ
とにより、演算増幅器１２の出力電圧Ｖｂと制限電圧Ｖ
ａとの差分を更に抵抗Ｒ２０，Ｒ２１により分圧した値
の基準電圧Ｖｃとなるから、入力信号波形の最大値近傍
に基準電圧Ｖｃが上昇することを防止し、不安定動作と
なることを回避できる。

【００６９】又前述の場合と反対に、（Ｂ）に示す波形
が反転した状態の入力信号波形の場合は、基準電圧Ｖｃ
を入力信号波形の最小値の近傍に低下することになり、
その場合も不安定となるが、例えば、その時の出力電圧
Ｖｂが零であっても、制限電圧Ｖａが抵抗Ｒ２０，Ｒ２
１によって分圧された値が基準電圧Ｖｃとなるから、入
力信号波形の最小値近傍にまで基準電圧Ｖｃが低下する
ことを防止し、不安定動作となることを回避できる。

【００７０】又図８〜図１０に示す実施の形態に於ける
差動増幅器４２を用いた場合は、その差動増幅器４２の
相補出力信号対応に、前述の電圧制限回路を設けること
によって、入力信号波形の歪みが大きい場合でも、基準
電圧或いはバイアス電圧の極限値までの上昇又は低下を
防止し、不安定動作となることを回避できる。

【００７１】本発明は、前述の各実施の形態のみに限定
されるものではなく、種々付加変更することができるも
のであり、又各実施の形態の組合せた構成とすることも
可能である。又本発明の波形成形回路は、信号源１３，
１３Ａからの信号のみでなく、伝送路を介して伝送され
た信号の波形を矩形波に成形する場合にも適用できるも
のである。

【００７２】

【発明の効果】以上説明したように、本発明は、信号源
３からの信号を差動レシーバ１に入力し、差動レシーバ
１から出力される相互に位相が反転した矩形波の相補信
号を、基準電圧形成部２に入力して、非反転出力端子Ｑ
からの矩形波信号と、反転出力端子Ｑ^*からの矩形波信
号とのハイレベルとローレベルとについて平均値を第
１，第２のローパスフィルタによって求め、それらの平
均値の差分が零となるように、差動レシーバ１に基準電
圧或いはバイアス電圧を入力することにより、デューテ
ィ５０％の矩形波信号を出力するものである。従って、
入力される信号の波形の変動，温度変動，電源電圧変動
等によっても、対称性の良い矩形波の信号を成形出力す
ることができる利点があり、例えば、モジュール化され
歪みが大きい波形の信号を出力するような発振器を信号
源とした場合でも、安定に矩形波のクロック信号に波形
成形して供給することができることになる。それによっ
て、通信装置等のコストダウンを図ることも可能とな
る。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施の形態の説明図である。

【図３】本発明の第１の実施の形態の動作説明図であ
る。

【図４】本発明の第２の実施の形態の説明図である。

【図５】本発明の第３の実施の形態の説明図である。

【図６】本発明の第３の実施の形態の動作説明図であ
る。

【図７】本発明の第４の実施の形態の説明図である。

【図８】本発明の第５の実施の形態の説明図である。

【図９】本発明の第６の実施の形態の説明図である。

【図１０】本発明の第７の実施の形態の説明図である。

【図１１】本発明の第８の実施の形態の要部説明図であ
る。

【図１２】本発明の第９の実施の形態の要部説明図であ
る。

【図１３】本発明の第１０〜第１２の実施の形態の要部
説明図である。

【図１４】本発明の第１３〜第１５の実施の形態の要部
説明図である。

【図１５】本発明の第１６の実施の形態の要部説明図で
ある。

【図１６】本発明の第１７の実施の形態の要部説明図で
ある。

【図１７】従来例の説明図である。

【符号の説明】

１差動レシーバ２基準電圧形成部３信号源Ｄ非反転入力端子Ｄ^*反転入力端子Ｑ非反転出力端子Ｑ^*反転出力端子

Claims

【特許請求の範囲】

【請求項１】信号源からの信号を矩形波の信号に成形
して出力する波形成形回路に於いて、前記信号源からの信号を基準電圧と比較して、それぞれ
位相が反転した矩形波の相補信号を出力する差動レシー
バと、該差動レシーバからの矩形波の前記相補信号の平均値を
求め、該平均値の差分が零となるような基準電圧を形成
して前記差動レシーバに入力する基準電圧形成部とを備
えたことを特徴とする波形成形回路。
【請求項２】前記基準電圧形成部は、前記差動レシー
バからの矩形波の相補信号のそれぞれの平均値を求める
第１，第２のローパスフィルタと、該第１，第２のロー
パスフィルタによるそれぞれの平均値の差分が零となる
ような基準電圧を前記差動レシーバに入力する演算増幅
器とを有することを特徴とする請求項１記載の波形成形
回路。
【請求項３】前記差動レシーバは、前記信号源からの
信号とバイアス電圧とを入力する非反転入力端子と、基
準電圧を入力する反転入力端子と、前記非反転入力端子
に入力される信号と前記反転入力端子に入力される信号
とのレベル比較により立上り又は立下る矩形波のそれぞ
れ位相が反転した相補信号を出力する非反転出力端子と
反転出力端子とを有し、前記基準電圧形成部は、前記差
動レシーバの非反転出力端子に接続した第１のローパス
フィルタと、前記差動レシーバの反転出力端子に接続し
た第２のローパスフィルタと、前記第１のローパスフィ
ルタによる平均値を＋端子に、前記第２のローパスフィ
ルタによる平均値を−端子にそれぞれ入力して、前記平
均値の差分が零となるような前記基準電圧を出力する演
算増幅器とを有することを特徴とする請求項１記載の波
形成形回路。
【請求項４】前記差動レシーバは、前記信号源からの
信号と基準電圧とを入力する非反転入力端子と、バイア
ス電圧を入力する反転入力端子と、前記非反転入力端子
に入力される信号と前記反転入力端子に入力される信号
とのレベル比較により立上り又は立下る矩形波のそれぞ
れ位相が反転した相補信号を出力する非反転出力端子と
反転出力端子とを有し、前記基準電圧形成部は、前記差
動レシーバの非反転出力端子に接続した第１のローパス
フィルタと、前記差動レシーバの反転出力端子に接続し
た第２のローパスフィルタと、前記第１のローパスフィ
ルタによる平均値を−端子に、前記第２のローパスフィ
ルタによる平均値を＋端子にそれぞれ入力して、前記平
均値の差分が零となるような前記基準電圧を出力する演
算増幅器とを有することを特徴とする請求項１記載の波
形成形回路。
【請求項５】前記基準電圧形成部は、前記差動レシー
バからの矩形波の相補信号のそれぞれの平均値を求める
第１，第２のローパスフィルタと、帰還抵抗を接続して
利得調整を行い且つ前記第１，第２のローパスフィルタ
によるそれぞれの平均値の差分が零となるような基準電
圧を出力して前記差動レシーバに入力する演算増幅器と
を有することを特徴とする請求項１乃至４の何れか１項
記載の波形成形回路。
【請求項６】前記基準電圧形成部は、前記差動レシー
バからの矩形波の相補信号のそれぞれの平均値を求める
第１，第２のローパスフィルタと、入出力端子にコンデ
ンサを接続して積分回路構成とし且つ前記第１，第２の
ローパスフィルタによるそれぞれの平均値の差分が零と
なるような基準電圧を出力して前記差動レシーバに入力
する演算増幅器とを有することを特徴とする請求項１乃
至４の何れか１項記載の波形成形回路。
【請求項７】前記基準電圧形成部は、前記差動レシー
バからの矩形波の相補信号のそれぞれの平均値を求める
第１，第２のローパスフィルタのそれぞれのコンデンサ
と、前記積分回路構成とする為のコンデンサとを共通化
して前記演算増幅器に接続した構成を有することを特徴
とする請求項１乃至４の何れか１項記載の波形成形回
路。
【請求項８】前記差動レシーバは、複数のインバータ
の直列接続回路により構成し、前記基準電圧形成部は、
前記差動レシーバの最終段の出力インバータの入出力信
号を相補信号としてそれぞれの平均値を求める第１，第
２のローパスフィルタと、該第１，第２のローパスフィ
ルタによるそれぞれの平均値の差分が零となるような基
準電圧を前記差動レシーバに入力される信号に加算する
演算増幅器とを有する構成としたことを特徴とする請求
項１記載の波形成形回路。
【請求項９】前記基準電圧形成部は、前記差動レシー
バからの相補信号のそれぞれの平均値を求める第１，第
２のローパスフィルタと、該第１，第２のローパスフィ
ルタによりそれぞれ求めた平均値の差分が零となるよう
な非反転出力端子からの基準電圧及び該基準電圧を反転
した反転出力端子からのバイアス電圧を、前記差動レシ
ーバに入力する差動増幅器とを有することを特徴とする
請求項１記載の波形成形回路。
【請求項１０】前記差動レシーバは、信号源からの位
相が相互に反転した相補信号をそれぞれ入力する非反転
入力端子と反転入力端子とを有し、前記基準電圧形成部
は、前記差動レシーバの非反転出力端子に接続した第１
のローパスフィルタ及び反転出力端子に接続した第２の
ローパスフィルタと、前記第１のローパスフィルタによ
る平均値を＋端子に、前記第２のローパスフィルタによ
る平均値を−端子に入力し、非反転出力端子から前記差
動レシーバの反転入力端子に基準電圧を入力し、反転出
力端子から前記差動レシーバの非反転入力端子にバイア
ス電圧を入力する差動増幅器とを有することを特徴とす
る請求項１記載の波形成形回路。
【請求項１１】前記基準電圧形成部は、前記差動レシ
ーバからの矩形波の相補信号のそれぞれの平均値を求め
る第１，第２のローパスフィルタと、入出力端子間に帰
還抵抗を接続して利得調整を行い且つ前記第１，第２の
ローパスフィルタによるそれぞれの平均値の差分が零と
なるような基準電圧及び該基準電圧を反転したバイアス
電圧を出力して前記差動レシーバに入力する差動増幅器
とを有することを特徴とする請求項１又１０記載の波形
成形回路。
【請求項１２】前記基準電圧形成部は、前記差動レシ
ーバからの矩形波の相補信号のそれぞれの平均値を求め
る第１，第２のローパスフィルタと、入出力端子間にコ
ンデンサを接続して積分回路構成とし且つ前記第１，第
２のローパスフィルタによるそれぞれの平均値の差分が
零となるような基準電圧及び該基準電圧を反転したバイ
アス電圧を出力して前記差動レシーバに入力する差動増
幅器とを有することを特徴とする請求項１又は１０記載
の波形成形回路。
【請求項１３】前記基準電圧形成部は、前記差動レシ
ーバからの矩形波の相補信号のそれぞれの平均値を求め
る第１，第２のローパスフィルタのそれぞれのコンデン
サと、前記積分回路構成とする為のコンデンサとを共通
化して前記差動増幅器に接続した構成を有することを特
徴とする請求項１又は１０記載の波形成形回路。
【請求項１４】前記基準電圧形成部は、前記差動レシ
ーバの非反転出力端子に接続した抵抗とコンデンサとか
らなる第１のローパスフィルタと、前記差動レシーバの
反転出力端子に接続した抵抗とコンデンサとからなる第
２のローパスフィルタと、前記第１のローパスフィルタ
のコンデンサの端子電圧による平均値を高抵抗を介して
前記差動レシーバの反転入力端子に、前記第２のローパ
スフィルタのコンデンサの端子電圧による平均値を高抵
抗を介して前記差動レシーバの反転入力端子にそれぞれ
入力する構成としたことを特徴とする請求項１記載の波
形成形回路。
【請求項１５】前記差動レシーバの前段に前記信号源
からの信号の波形を緩やかにするローパスフィルタを接
続したことを特徴とする請求項１乃至１４の何れか１項
記載の波形成形回路。
【請求項１６】前記基準電圧形成部は、前記演算増幅
器又は前記差動増幅器からの基準電圧と制限電圧との差
分を抵抗によって分圧して前記差動レシーバに入力する
構成を有することを特徴とする請求項１乃至１５の何れ
か１項記載の波形成形回路。