JPH11275383A - 同期信号分離回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のアナログ方式の正確なタイミングでの
垂直同期信号の分離・抽出ができなくなるという問題、
および純デジタル的方式の場合の回路系全体としての簡
易化を図ることができるがノイズに弱いという決定的な
欠点を解決し、正確な電圧レベルで、しかもその出力タ
イミングも正確な垂直同期信号を分離・抽出して出力す
ることが可能な同期信号分離回路を提供する。 【解決手段】 本発明に係るアップ／ダウン・カウンタ
２においては、キャリーの出力を垂直同期の検出として
用いているので、アナログ方式のようなコンパレータ９
０４のしきい値自体のばらつきや時定数のばらつきに起
因して検出精度に直接に悪影響を与えることが無い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ノイズなど乱れが
ある信号中から同期信号を分離する同期信号分離回路に
関する。

【０００２】

【従来の技術】テレビなどに用いられるビデオコンポジ
ット信号から垂直同期信号を分離・抽出して検出し、こ
の垂直同期信号の検出に基づいて、例えばテレビ映像信
号の同期を取ったり、あるいはＴＶチューナが離調した
ときの最適なダイバーシティアンテナの検索〜切り替え
のタイミングを取るためなどに、同期信号分離回路が利
用されている。

【０００３】そのような垂直同期信号を分離・抽出する
従来の技術としては、例えば図６に示すように、まず受
信あるいは入力されたビデオコンポジット信号をクラン
プ９０１でクランプし、さらにリミッタ等を用いてその
中から映像信号を削除し（図示省略）、２値化したコン
ポジット同期信号を得る。このコンポジット同期信号
は、水平同期信号と垂直同期信号とが混合された状態
（即ちコンポジットの状態）のデジタル信号である。

【０００４】そしてコンポジット同期信号をインバータ
（反転回路）９０２に通して反転させた後、垂直同期信
号用ローパスフィルタ（以下、Ｖ−ＬＰＦと呼称）Ｖ−
ＬＰＦ９０３を通すことで、周波数の差をレベルの差に
置換する。このとき、Ｖ−ＬＰＦ９０３に入力される信
号は、その電圧がステップ状に変化するが、Ｖ−ＬＰＦ
９０３の出力（Ｖout ）のレベルは図７に一例を示すよ
うに指数的に変化する。

【０００５】この上昇の割合は図７のａ，ｂ，ｃのよう
にＶ−ＬＰＦ９０３の時定数のばらつきに起因して変化
するから、このＶ−ＬＰＦ９０３の後段に接続されてい
て最終的に垂直同期信号を出力するコンパレータ９０４
の出力タイミングは、そのコンパレータ９０４自体のし
きい値との兼ね合いで、前記の時定数のばらつき（変
化）によって大きく影響を受けてしまう。

【０００６】例えば図７に示した場合では、コンパレー
タ９０４のしきい値が低いときには（Ｖ1 ）、Ｖ−ＬＰ
Ｆ９０３の時定数のばらつきが図中ａ〜ｃで示したよう
なものとすると、そのときのコンパレータ９０４の出力
は図７中にイで示した範囲となる。同様に、しきい値が
高いときには（Ｖ2 ）、図７中にロで示した範囲とな
る。

【０００７】従って、しきい値を高い値に設定している
場合（例えばＶ2 ）には、Ｖ−ＬＰＦ９０３の時定数の
ばらつき（変化）によってコンパレータ９０４の出力タ
イミングは大きなずれを生じる場合があるという問題が
ある。また一方、しきい値を低い値に設定している場合
（例えばＶ1 ）には、幅の狭い小さなランダムノイズに
も反応してしまうことになるので、そのような幅の狭い
小さなランダムノイズを拾うことになって、正確な垂直
同期信号のみの分離・抽出が妨げられるという問題があ
る。

【０００８】また、しきい値を下げるのではなくＶ−Ｌ
ＰＦ９０３の時定数を大きくしてやると（図７のｄ）、
カットオフが下がった分、ノイズに対しては強くなる
が、しかしその反面、時定数のばらつきの点では不利に
なるという問題がある。なお、図６中で符号９０５は位
相比較回路、９０６はローパスフィルタ（ＬＰＦ）、９
０７はＶＣＯ９０８は分周回路であり、これらによって
水平同期信号分離回路が形成されていることは言うまで
もない。

【０００９】また、同期信号分離の手法としては、上記
の他にも、例えば図８に示すような純デジタル的手法を
用いたものもある。即ち、入力されたコンポジット信号
をクランプ回路１１０１でクランプした後、コンパレー
タ１１０２で所定のしきい値と比較された結果の出力が
後段のカウンタ１１０３に入ると、図９に示すような遅
延Ｄを生成させる。そしてそのタイミングに基づいてコ
ンポジット同期信号をサンプリングして、垂直同期の検
出を行なうというもので、一般にこのような純デジタル
的手法を用いることにより、その回路系の構成を上記の
ようなアナログ方式の場合と比較して簡易化できるとい
う利点を得ることができるというものである。

【００１０】しかしながら、このような純デジタル的な
垂直同期信号分離の手法では、コンポジット信号のＳ／
Ｎ比が良好なときには期待通りに動作するが、弱入力時
などにはランダムノイズで誤動作が生じやすいという欠
点があり、例えば移動体通信や車載用ＴＶ受信機など、
受信環境の変化しやすい用途で使用される場合には同期
外れが発生しやすい傾向にあり、実質的には実用性に難
があるという問題がある。

【００１１】このようなランダムノイズに対する誤動作
の発生という点では、上記のアナログ方式の方が、むし
ろノイズには強い。

【００１２】

【発明が解決しようとする課題】上記の如く、従来の技
術のようにＶ−ＬＰＦ９０３およびコンパレータ９０４
を組み合せて形成された同期信号分離回路では、ノイズ
に起因して正確な同期信号の分離・抽出ができなくなる
という問題や、時定数のばらつきに起因して出力タイミ
ングの大きなずれを生じてしまうという問題があった。

【００１３】そしてそのようなノイズの問題と出力タイ
ミングのずれの問題とが互いにトレードオフの関係にあ
るため、それら両者が両立するように問題を解決するこ
とは極めて困難であり実質的には不可能であった。ま
た、コンパレータ９０４のしきい値を、時定数のばらつ
きと出力タイミングのずれとの兼ね合いの点では妥協し
得る値に設定できたとしても、Ｖ−ＬＰＦ９０３に入力
されるコンポジット同期信号の電圧レベルが例えば弱入
力等で変化すると、その影響で出力タイミングはやはり
変化するものであることは、図７にも明らかである。

【００１４】即ち、従来の技術では、コンポジット同期
信号の電圧レベルが変化しただけでも、そのときの出力
タイミングにずれが生じてしまい、正確なタイミングで
の垂直同期信号の分離・抽出ができなくなるという問題
があった。また、図８に一例を示すような純デジタル的
な方式の場合には、回路系全体としての簡易化を図るこ
とができるが、ノイズに弱いという決定的な欠点がある
という問題があった。

【００１５】本発明は、このような問題を解決するため
に成されたものである。本発明は、正確な電圧レベル
で、しかもその出力タイミングも正確な垂直同期信号を
分離・抽出して出力することが可能な同期信号分離回路
を提供することを課題としている。

【００１６】

【課題を解決するための手段】本発明の同期信号分離回
路は、第１に、複合同期信号から垂直同期信号を分離す
る同期信号分離回路において、前記複合同期信号を２値
化する２値化手段と、前記２値化された複合同期信号の
値の一方にアップカウントを対応させ他方にダウンカウ
ントを対応させてカウントを実行するアップ／ダウン・
カウンタであって、前記カウントによってカウントされ
たカウント値が上限の規定値に達するとカウンタ出力と
してキャリー信号を出力するとともに、前記上限の規定
値または下限の規定値にカウントが達した後には前記ア
ップカウントまたは前記ダウンカウントをしないアップ
／ダウン・カウンタとを備えて、前記キャリー信号の出
力によって分離した前記垂直同期信号を得ることを特徴
としている。

【００１７】また第２に、複合同期信号から垂直同期信
号を分離する同期信号分離回路において、前記複合同期
信号を２値化する２値化手段と、前記２値化された複合
同期信号の値の一方にアップカウントを対応させ他方に
ダウンカウントを対応させてカウントを実行するアップ
／ダウン・カウンタであって、前記カウントによってカ
ウントされたカウント値が下限の規定値に達すると、カ
ウンタ出力としてボロー信号を出力するとともに、前記
下限の規定値または上限の規定値にカウントが達した後
には前記アップカウントまたは前記ダウンカウントをし
ないアップ／ダウン・カウンタとを備えて、前記キャリ
ー信号の出力によって分離した前記垂直同期信号を得る
ことを特徴としている。

【００１８】また、第３に、上記第１又は２記載の同期
信号分離回路において、前記上限の規定値は、前記アッ
プ／ダウン・カウンタのカウントアップがオーバーフロ
ーするカウント値であり、前記下限の規定値は、前記ア
ップ／ダウン・カウンタのカウントアップがアンダーフ
ローするカウント値であることを特徴としている。

【００１９】また、第４に、上記第１又は３記載の同期
信号分離回路において、前記アップ／ダウン・カウンタ
は、前記２値化された複合同期信号の値がＨｉｇｈの場
合にはダウンカウントを実行し、Ｌｏｗの場合にはアッ
プカウントを実行するアップ／ダウン・カウンタである
ことを特徴としている。

【００２０】また、第５に、上記第２又は３記載の同期
信号分離回路において、前記アップ／ダウン・カウンタ
は、前記２値化された複合同期信号の値がＨｉｇｈの場
合にはアップカウントを実行し、Ｌｏｗの場合にはダウ
ンカウントを実行するアップ／ダウン・カウンタである
ことを特徴としている。

【００２１】

【発明の実施の形態】以下、本発明に係る同期信号分離
回路の実施形態を、図面に基づいて詳細に説明する。こ
の同期信号分離回路は、図１に示すように、複合同期信
号から垂直同期信号を分離する同期信号分離回路であっ
て、前記複合同期信号を２値化する２値化手段１と、前
記２値化された複合同期信号の値の一方にアップカウン
トを対応させ他方にダウンカウントを対応させてカウン
トを実行するアップ／ダウン・カウンタ２であって、前
記カウントによってカウントされたカウント値が上限の
規定値に達するとカウンタ出力としてキャリー信号を出
力するとともに、前記上限の規定値または下限の規定値
にカウントが達した後には前記アップカウントまたは前
記ダウンカウントをしないアップ／ダウン・カウンタ２
とを備えて、前記キャリー信号の出力によって分離した
前記垂直同期信号を得る、同期信号分離回路である。

【００２２】そしてさらに、前記上限の規定値は前記ア
ップ／ダウン・カウンタ２のカウントアップがオーバー
フローするカウント値であり、また前記下限の規定値は
前記アップ／ダウン・カウンタ２のカウントアップがア
ンダーフローするカウント値である。

【００２３】またさらには、前記アップ／ダウン・カウ
ンタ２は、前記２値化された複合同期信号の値がＨｉｇ
ｈの場合にはダウンカウントを実行し、Ｌｏｗの場合に
はアップカウントを実行するアップ／ダウン・カウンタ
２である。２値化手段１は、さらに詳細には、クランプ
１０１と、コンパレータ１０２とを備えて、外部（図示
省略）から入力されるコンポジット信号をクランプ１０
１でクランプした後、その信号電圧レベルをコンパレー
タ１０２で所定のしきい値と比較して出力するか否かを
決定する。そしてこのコンパレータ１０２の出力はアッ
プ／ダウン・カウンタ２のＵＰ／ＤＯＷＮ入力端子２０
１に入力される。

【００２４】ここで、アップ／ダウン・カウンタ２のＣ
ＬＫ端子２０３には、外部（図示省略）から、基準クロ
ック信号が入力され、アップ／ダウン・カウンタ２の内
部で計時カウンタとして動作する。つまり前記の基準ク
ロック信号は下記のカウント動作等の基準クロックとし
て用いられる。

【００２５】また、ＵＰ／ＤＯＷＮ入力端子２０１に入
力されて来た信号がＨｉｇｈの場合には、アップ／ダウ
ン・カウンタ２はダウンカウントを実行する。またＵＰ
／ＤＯＷＮ入力端子に入力されて来た信号がＬｏｗの場
合には、アップ／ダウン・カウンタ２はアップカウント
を実行する。

【００２６】また一方、アップ／ダウン・カウンタ２の
ＬＤ端子２０２には、外部（図示省略）から、プリセッ
ト値をロードするとともにカウント動作をする・しない
を制御する制御信号が入力される。ここではＬｏｗ
（Ｌ）でロード、Ｈｉｇｈ（Ｈ）でカウントを実行す
る。

【００２７】そして前記のカウンタが上限の規定値（即
ちオーバーフロー、換言すれば全ビットＨｉｇｈの状
態）に達すると、キャリー端子（又はボロー端子；この
ボロー端子については後述）２０４からキャリー信号
（以下、キャリーと略称）が出力される。

【００２８】このキャリーは、従来のアナログ式の同期
信号分離回路におけるコンパレータ出力（つまり図６に
示すような従来技術に係る同期信号分離回路におけるコ
ンパレータ９０４の出力）に相当するものである。即
ち、このキャリーが出力されることで、垂直同期が検知
される。

【００２９】従来の一般的なアップ／ダウン・カウンタ
では、全ビットがＨになった後に、さらにアップカウン
トが掛かると、そのときのカウント値は０に戻る。そし
てまた、カウント値が０になって後、さらにダウンカウ
ントが掛かると、そのときのカウント値は全ビットＨの
カウント値になる。これを図５に示す。

【００３０】従って、このような従来のアップ／ダウン
・カウンタの特性を用いる場合、全ビットＨになった後
に図４に一例を示すようなノイズがコンポジット信号に
混入していた場合には、そのノイズに起因してカウント
値が正しい値からずれてしまい、特に全ビットがＨにな
る時点がずれて、正しい計時カウントができなくなるの
で、正確な垂直同期の検出が不可能となる。

【００３１】そこで、本発明に係るアップ／ダウン・カ
ウンタ２においては、オーバーフローつまり全ビットＨ
になった後はアップカウントが掛かってもそれを実行せ
ずにその全ビットＨのカウント値を保ちながらも、ダウ
ンカウントが掛かるとそれを実行する。またアンダーフ
ローつまり全ビットＬになった後はダウンカウントが掛
かってもそれを実行せずにその全ビットＬのカウント値
を保ちながらも、アップカウントが掛かるとそれを実行
する。従って、このようなカウント方式を採用すること
で、図３に模式的に示すように途中でカウントのリセッ
トの無いカウントが可能となる。

【００３２】上記のようなアップ／ダウン・カウンタ２
の動作の一例を図２に示す。図２において（ａ）はコン
ポジット信号を２値化してなるコンパレータ１０２の出
力信号を、また（ｂ）はカウント値のアップ／ダウンお
よびキャリーの出力を、それぞれタイミングチャートの
形式で模式的に示している。

【００３３】図２においては垂直ブランク期間付近の信
号波形を一例として示しており、ランダムノイズ等の混
入が無い純正の波形の場合には、コンポジット信号を２
値化してなるコンパレータ１０２の出力信号における短
デューティのＨパルスが３パルス入って来た段階で、キ
ャリーが出力される。

【００３４】即ち、この図２にも明示した如く、前回の
垂直同期の検出から所定の時間（例えばＮＴＳＣ方式の
場合には５２５Ｈ）経過する２Ｈあるいは３Ｈほど前
に、ＬＤ端子２０２に入力される制御信号に基づきロー
ドをＨとしてカウントを開始する。ロードを立ち上げる
と、カウンタは予め設定されていた値（プリセット値）
からカウントを開始するが、信号がＬのタイミングには
１カウントずつアップカウントを実行し、信号がＨのタ
イミングには１カウントずつダウンカウントを実行す
る。

【００３５】そしてキャリーが出力されるまでの時間ｔ
は、アップカウント数をＵ、ダウンカウント数をＤ、ク
ロック周期をＴ、カウンタの最大カウント値をＭ、プリ
セット値をＰとすると、ｔ＝（Ｕ−Ｄ）・Ｔ・（Ｍ−
Ｐ）なる式に基づいて求めることができるので、プリセ
ット値の設定を変更することで検出時間ｔを設定するこ
とができる。

【００３６】ここで、例えば受信環境が悪化するなどし
てコンポジット信号のＳ／Ｎ比が低下し、コンパレータ
１０２の出力信号にもその悪影響でノイズが混入するよ
うになった場合には、そのノイズはデジタル信号中のデ
ジタルなＨまたはＬレベルの信号として混入しているが
故に、そのノイズを従来の一般的なアップ／ダウン・カ
ウンタではカウントすることになるので、正常なカウン
トができなくなり、同期外れを引き起こすことになって
いた。

【００３７】しかし本発明に係るアップ／ダウン・カウ
ンタ２においては、例えば図４にその一例を示すよう
に、たとえランダムノイズがコンパレータ１０２の出力
に混入していても、カウントを継続する時間を長く設定
して前記のノイズの悪影響を軽減することができる。即
ち従来のアナログ方式の同期信号分離回路では長い積分
時間を設定するのに制約があったが、本発明に係る同期
信号分離回路においては純デジタル方式なのでそのよう
な制約は実質的に無い。つまり上記の如くキャリー又は
ボローの出力を垂直同期の検出として用いているので、
アナログ方式のようなコンパレータ９０４のしきい値自
体のばらつきや時定数のばらつきに起因して検出精度に
直接に悪影響を与えることが無いので、より正確な検出
精度を得ることができる。

【００３８】即ち、外乱の無いときには、垂直ブランク
のＳｙｎｃｔｉｐが広い期間（図４中の符号Ａで示した
期間など）においてはアップカウントの期間が２９．５
μｓ、またダウンカウントの期間が２．３μｓ（ＮＴＳ
Ｃの場合）となっている。その合計３１．８μｓの期間
中に、外乱によってカウントが乱される期間の合計が前
記の合計３１．８μｓの半分の１３．６μｓ以上になる
と、ダウンカウントの時間合計がアップカウントの時間
合計以上になるので、カウント値はマイナス方向に向か
うことになり、実質的にカウント不可の状態となる。こ
のような状態の臨界値である１３．６μｓに対応するＳ
／Ｎ比は、Ｓ／Ｎ＝７．４ｄＢである。

【００３９】実際は、カウントが許可された期間内にキ
ャリーが出力されるという条件を満たさねばならないの
で、これより若干はＳ／Ｎ比が高くなければならない。
カウント時間を長く（２〜３Ｈ；Ｈは水平同期時間）設
定すると、Ｓ／Ｎ比は約８ｄＢ付近まで検出可能で、垂
直同期の検出が可能となる。

【００４０】なお、アナログ方式では、ビデオＳ／Ｎ比
で約１２ｄＢ位まで検出可能であるが、それ以下では実
用的でなくなる。しかし本発明によれば、前記の如く約
８ｄＢ付近まで検出可能となるのでノイズに強くなる。
但しこの場合のＳ／Ｎ比は時間軸上のものであり、また
ビデオコンポジットでのＳ／Ｎ比の値は振幅比で算出さ
れるものであるから、厳密には同一基準のものとして比
較することはできないが、実際上は同一基準と見做して
比較しても構わないことは言うまでもない。

【００４１】また、本発明によれば、上記の如く、ラン
ダムノイズが混入していても、上記の如くカウントを継
続する時間を長く設定して前記のノイズの悪影響を軽減
することができるので、本発明に係る技術によれば、純
デジタル的な方式を採用してその回路構成の簡易化を実
現することができ、なおかつ、より正確な検出精度を得
ることができる。

【００４２】また、上記においては、本発明に係る技術
の最も代表的な実施形態として、アップ／ダウン・カウ
ンタ２は、カウント値が上限の規定値に達するとカウン
タ出力としてキャリー信号を出力し、このキャリー信号
の出力によって分離した前記垂直同期信号を得る同期信
号分離回路の場合について示した。つまり、上記実施形
態においては、カウント値がアップ方向に増加した結果
に上限の規定値に達するとカウンタ出力としてキャリー
信号を出力するというカウント〜出力ルールを用いた場
合について示したが、本発明に係るアップ／ダウン・カ
ウンタ２の採用可能なカウント〜出力ルールとしては、
上記以外にも、カウント値がダウン方向に増加した結果
に下限の規定値に達するとカウンタ出力としてボロー信
号を出力するというカウント〜出力ルールを用いること
も可能である。このボロー信号は、上記のキャリー端子
２０４から出力されるので、よってこの場合には上記の
キャリー端子２０４はむしろボロー端子２０４と呼称さ
れるべきであることは言うまでもない。そしてまた、こ
の場合には図２（ｂ）、図３、図４（ｂ）に示したタイ
ミングチャートにおいて、縦軸の上下関係はそのまま
に、そのカウント値のタイミングチャートのグラフの形
状が上下関係を逆転させた状態であるように、動作する
ものであることは言うまでもない。

【００４３】即ち、プリセット値が一番高い値に設定さ
れており、このプリセット値から始まって、図２（ａ）
や図４（ａ）に示すような２値化された複合同期信号の
値がＬｏｗの場合にはカウントダウンして行くが、Ｈｉ
ｇｈの場合にはカウントアップする。こうして次第にカ
ウント値がダウン方向に増加した結果に下限の規定値に
達すると、カウンタ出力としてボロー信号を前記ボロー
端子２０４から出力する。そしてこのボロー信号が出力
されることで、垂直同期が検知される。このようにボロ
ー信号を用いても上記と同様の動作および効果を実現す
ることが可能である。

【００４４】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、第１に、複合同期信号から垂直同期信号
を分離する同期信号分離回路において、前記複合同期信
号を２値化する２値化手段と、前記２値化された複合同
期信号の値の一方にアップカウントを対応させ他方にダ
ウンカウントを対応させてカウントを実行するアップ／
ダウン・カウンタであって、前記カウントによってカウ
ントされたカウント値が上限の規定値に達するとカウン
タ出力としてキャリー信号を出力するとともに、前記上
限の規定値または下限の規定値にカウントが達した後に
は前記アップカウントまたは前記ダウンカウントをしな
いアップ／ダウン・カウンタとを備えることで、ノイズ
に起因して正確な同期信号の分離・抽出ができなくなる
という問題や、時定数のばらつきに起因して出力タイミ
ングの大きなずれを生じてしまうという問題を、解決す
ることができる。

【００４５】また、コンポジット同期信号の電圧レベル
が変化しただけでも、そのときの出力タイミングにずれ
が生じてしまい、正確なタイミングでの垂直同期信号の
分離・抽出ができなくなるという問題を解決することが
できる。また、純デジタル的な方式を用いて、回路系全
体としての簡易化を図ることができる上に、そのような
純デジタル的な方式におけるノイズに弱いという決定的
な欠点があるという問題を解決することができる。

【００４６】また、第２に、複合同期信号から垂直同期
信号を分離する同期信号分離回路において、前記複合同
期信号を２値化する２値化手段と、前記２値化された複
合同期信号の値の一方にアップカウントを対応させ他方
にダウンカウントを対応させてカウントを実行するアッ
プ／ダウン・カウンタであって、前記カウントによって
カウントされたカウント値が下限の規定値に達すると、
カウンタ出力としてボロー信号を出力するとともに、前
記下限の規定値または上限の規定値にカウントが達した
後には前記アップカウントまたは前記ダウンカウントを
しないアップ／ダウン・カウンタとを備えて、ノイズに
起因して正確な同期信号の分離・抽出ができなくなると
いう問題や、時定数のばらつきに起因して出力タイミン
グの大きなずれを生じてしまうという問題を解決するこ
とができる。

【００４７】また、コンポジット同期信号の電圧レベル
が変化しただけでも、そのときの出力タイミングにずれ
が生じてしまい、正確なタイミングでの垂直同期信号の
分離・抽出ができなくなるという問題を解決することが
できる。また、第３に、上記第１又は２記載の同期信号
分離回路において、前記上限の規定値は、前記アップ／
ダウン・カウンタのカウントアップがオーバーフローす
るカウント値であり、前記下限の規定値は、前記アップ
／ダウン・カウンタのカウントアップがアンダーフロー
するカウント値であることを特徴とすることにより、図
５に示したような従来のカウンタの欠点を解消して同期
外れの問題を解決することができる。

【００４８】また、第４に、上記第１又は３記載の同期
信号分離回路において、前記アップ／ダウン・カウンタ
は、前記２値化された複合同期信号の値がＨｉｇｈの場
合にはダウンカウントを実行し、Ｌｏｗの場合にはアッ
プカウントを実行するアップ／ダウン・カウンタである
ことを特徴とすることにより、図５に示したような従来
のカウンタの欠点を解消して同期外れの問題を解決する
ことができる。

【００４９】また、第５に、上記第２又は３記載の同期
信号分離回路において、前記アップ／ダウン・カウンタ
は、前記２値化された複合同期信号の値がＨｉｇｈの場
合にはアップカウントを実行し、Ｌｏｗの場合にはダウ
ンカウントを実行するアップ／ダウン・カウンタである
ことを特徴とすることにより、図５に示したような従来
のカウンタの欠点を解消して同期外れの問題を解決する
ことができる。

【図面の簡単な説明】

【図１】本発明に係る同期信号分離回路の主要部の構成
を示す図である。

【図２】本発明に係る同期信号分離回路の主要部の特に
カウント動作〜キャリーの出力の動作の一例を示す図で
ある。

【図３】本発明に係るアップ／ダウン・カウンタの特性
を模式的に示す図である。

【図４】本発明に係る同期信号分離回路におけるコンパ
レータ出力にノイズが混入した場合の一例を示す図であ
る。

【図５】従来のアップ／ダウン・カウンタの特性を模式
的に示す図である。

【図６】従来技術に係る同期信号分離回路におけるコン
パレータ９０４の出力を示す図である。

【図７】従来のアナログ式の同期信号分離回路における
クランプ後の出力の一例とその問題点を示す図である。

【図８】従来の純デジタル方式の同期信号分離回路の主
要部の構成の一例を示す図である。

【図９】従来の純デジタル方式の同期信号分離回路の主
要部で用いられる信号波形の一例を示すタイミングチャ
ートである。

【符号の説明】 １…２値化手段 ２…アップ／ダウン・カウンタ １０１…クランプ １０２…コンパレータ ２０１…ＵＰ／ＤＯＷＮ入力端子 ２０２…ＬＤ端子 ２０３…ＣＬＫ端子 ２０４…キャリー／ボロー端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複合同期信号から垂直同期信号を分離す
   る同期信号分離回路において、 前記複合同期信号を２値化する２値化手段と、 前記２値化された複合同期信号の値の一方にアップカウ
   ントを対応させ他方にダウンカウントを対応させてカウ
   ントを実行するアップ／ダウン・カウンタであって、前
   記カウントによってカウントされたカウント値が上限の
   規定値に達するとカウンタ出力としてキャリー信号を出
   力するとともに、前記上限の規定値または下限の規定値
   にカウントが達した後には前記アップカウントまたは前
   記ダウンカウントをしないアップ／ダウン・カウンタと
   を備えて、前記キャリー信号の出力によって分離した前
   記垂直同期信号を得ることを特徴とする同期信号分離回
   路。
2. 【請求項２】 複合同期信号から垂直同期信号を分離す
   る同期信号分離回路において、 前記複合同期信号を２値化する２値化手段と、 前記２値化された複合同期信号の値の一方にアップカウ
   ントを対応させ他方にダウンカウントを対応させてカウ
   ントを実行するアップ／ダウン・カウンタであって、前
   記カウントによってカウントされたカウント値が下限の
   規定値に達すると、カウンタ出力としてボロー信号を出
   力するとともに、前記下限の規定値または上限の規定値
   にカウントが達した後には前記アップカウントまたは前
   記ダウンカウントをしないアップ／ダウン・カウンタと
   を備えて、前記ボロー信号の出力によって分離した前記
   垂直同期信号を得ることを特徴とする同期信号分離回
   路。
3. 【請求項３】 請求項１又は２記載の同期信号分離回路
   において、 前記上限の規定値は、前記アップ／ダウン・カウンタの
   カウントアップがオーバーフローするカウント値であ
   り、前記下限の規定値は、前記アップ／ダウン・カウン
   タのカウントアップがアンダーフローするカウント値で
   あることを特徴とする同期信号分離回路。
4. 【請求項４】 請求項１又は２記載の同期信号分離回路
   において、 前記アップ／ダウン・カウンタは、前記２値化された複
   合同期信号の値がＨｉｇｈの場合にはダウンカウントを
   実行し、Ｌｏｗの場合にはアップカウントを実行するア
   ップ／ダウン・カウンタであることを特徴とする同期信
   号分離回路。
5. 【請求項５】 請求項２又は３記載の同期信号分離回路
   において、 前記アップ／ダウン・カウンタは、前記２値化された複
   合同期信号の値がＨｉｇｈの場合にはアップカウントを
   実行し、Ｌｏｗの場合にはダウンカウントを実行するア
   ップ／ダウン・カウンタであることを特徴とする同期信
   号分離回路。