JPH11282011A5 - - Google Patents
Info
- Publication number
- JPH11282011A5 JPH11282011A5 JP1998084659A JP8465998A JPH11282011A5 JP H11282011 A5 JPH11282011 A5 JP H11282011A5 JP 1998084659 A JP1998084659 A JP 1998084659A JP 8465998 A JP8465998 A JP 8465998A JP H11282011 A5 JPH11282011 A5 JP H11282011A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- short
- cutting hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【発明の名称】アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置
【０００１】
【発明の属する技術分野】
本発明は、駆動回路内蔵型のアクティブマトリクス基板の製造方法、この製造方法で製造したアクティブマトリクス基板、表示装置に関するものである。さらに詳しくは、アクティブマトリクス基板を製造していく過程で生じる静電気や絶縁基板表面に蓄積された電荷から駆動回路などを保護するための技術に関するものである。
【発明の属する技術分野】
本発明は、駆動回路内蔵型のアクティブマトリクス基板の製造方法、この製造方法で製造したアクティブマトリクス基板、表示装置に関するものである。さらに詳しくは、アクティブマトリクス基板を製造していく過程で生じる静電気や絶縁基板表面に蓄積された電荷から駆動回路などを保護するための技術に関するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明では、走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタと、該薄膜トランジスタに接続してなる画素電極と、前記走査線および前記データ線に信号出力する走査線駆動回路およびデータ線駆動回路と、該駆動回路に信号供給する複数の信号配線とを有し、前記薄膜トランジスタは、ゲート電極と、第１の層間絶縁膜の第１のコンタクトホールを介して前記データ線に電気的に接続するソース領域と、前記第１の層間絶縁膜の第２のコンタクトホールを介してドレイン電極に電気的に接続するドレイン領域とを備え、前記ドレイン電極には、前記第１の層間絶縁膜の上層側に形成された第２の層間絶縁膜の第３のコンタクトホールを介して前記画素電極が電気的に接続するアクティブマトリクス基板の製造方法において、
前記走査線、前記データ線の少なくともいずれかの配線同士を電気的に接続する短絡用配線を形成する工程と、前記第１の層間絶縁膜に前記短絡用配線を露出させる第１の切断用孔を形成する工程と、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜を用いて前記第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に前記第１の切断用孔と重なる位置に第２の切断用孔を形成して前記短絡用配線を露出させる工程と、前記第１の切断用孔および前記第２の切断用孔を介して前記短絡用配線を切断する工程とを有することを特徴とする。
【課題を解決するための手段】
上記課題を解決するために、本発明では、走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタと、該薄膜トランジスタに接続してなる画素電極と、前記走査線および前記データ線に信号出力する走査線駆動回路およびデータ線駆動回路と、該駆動回路に信号供給する複数の信号配線とを有し、前記薄膜トランジスタは、ゲート電極と、第１の層間絶縁膜の第１のコンタクトホールを介して前記データ線に電気的に接続するソース領域と、前記第１の層間絶縁膜の第２のコンタクトホールを介してドレイン電極に電気的に接続するドレイン領域とを備え、前記ドレイン電極には、前記第１の層間絶縁膜の上層側に形成された第２の層間絶縁膜の第３のコンタクトホールを介して前記画素電極が電気的に接続するアクティブマトリクス基板の製造方法において、
前記走査線、前記データ線の少なくともいずれかの配線同士を電気的に接続する短絡用配線を形成する工程と、前記第１の層間絶縁膜に前記短絡用配線を露出させる第１の切断用孔を形成する工程と、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜を用いて前記第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に前記第１の切断用孔と重なる位置に第２の切断用孔を形成して前記短絡用配線を露出させる工程と、前記第１の切断用孔および前記第２の切断用孔を介して前記短絡用配線を切断する工程とを有することを特徴とする。
【００６６】
なお、本発明は上記実施例に限定されることなく、本発明の要旨の範囲内で種々変形した形態で実施が可能である。たとえば、本発明は上述の各種の液晶表示装置に限らず、エレクトロルミネッセンス（ＥＬ）表示装置、プラズマ表示装置にも適用できるものである。
なお、本発明は上記実施例に限定されることなく、本発明の要旨の範囲内で種々変形した形態で実施が可能である。たとえば、本発明は上述の各種の液晶表示装置に限らず、エレクトロルミネッセンス（ＥＬ）表示装置、プラズマ表示装置にも適用できるものである。
Claims (8)
- 走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタと、該薄膜トランジスタに接続してなる画素電極と、前記走査線および前記データ線に信号出力する走査線駆動回路およびデータ線駆動回路と、該駆動回路に信号供給する複数の信号配線とを有し、前記薄膜トランジスタは、ゲート電極と、第１の層間絶縁膜の第１のコンタクトホールを介して前記データ線に電気的に接続するソース領域と、前記第１の層間絶縁膜の第２のコンタクトホールを介してドレイン電極に電気的に接続するドレイン領域とを備え、前記ドレイン電極には、前記第１の層間絶縁膜の上層側に形成された第２の層間絶縁膜の第３のコンタクトホールを介して前記画素電極が電気的に接続するアクティブマトリクス基板の製造方法において、
前記走査線、前記データ線の少なくともいずれかの配線同士を電気的に接続する短絡用配線を形成する工程と、前記第１の層間絶縁膜に前記短絡用配線を露出させる第１の切断用孔を形成する工程と、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜を用いて前記第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に前記第１の切断用孔と重なる位置に第２の切断用孔を形成して前記短絡用配線を露出させる工程と、前記第１の切断用孔および前記第２の切断用孔を介して前記短絡用配線を切断する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１において、前記第２の層間絶縁膜を形成する工程では、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜と、該絶縁膜の表面にＣＶＤ法により形成した絶縁膜とを用いて前記第２の層間絶縁膜を形成することを特徴とするアクティブマトリクス基板の製造方法。
- 前記走査線、前記データ線の少なくともいずれかの配線同士を電気的に接続する短絡用配線を前記走査線と同時に形成することを特徴とする請求項１記載のアクティブマトリクス基板の製造方法。
- 前記第１の層間絶縁膜に前記短絡用配線を露出させる第１の切断用孔を前記第１および第２のコンクタクトホールと同時に形成することを特徴とするアクティブマトリクス基板の製造方法。
- 前記第２の層間絶縁膜に前記第１の切断用孔と重なる位置に第２の切断用孔を前記第３のコンクタクトホールと同時に形成して前記短絡用配線を露出させることを特徴とする請求項１記載のアクティブマトリクス基板の製造方法。
- 請求項１乃至５に規定する製造方法で製造したことを特徴とするアクティブマトリクス基板。
- 請求項６に規定するアクティブマトリクス基板を用いた表示装置。
- 走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタと、該薄膜トランジスタに接続してなる画素電極と、前記走査線および前記データ線に信号出力する走査線駆動回路およびデータ線駆動回路と、該駆動回路に信号供給する複数の信号配線とを有し、前記薄膜トランジスタは、ゲート電極と、第１の層間絶縁膜の第１のコンタクトホールを介して前記データ線に電気的に接続するソース領域と、前記第１の層間絶縁膜の第２のコンタクトホールを介してドレイン電極に電気的に接続するドレイン領域とを備え、前記ドレイン電極には、前記第１の層間絶縁膜の上層側に形成された第２の層間絶縁膜の第３のコンタクトホールを介して前記画素電極が電気的に接続するアクティブマトリクス基板の製造方法において、
前記走査線、前記データ線の少なくともいずれかの配線同士を電気的に接続する短絡用配線を形成する工程と、前記第１の層間絶縁膜に前記短絡用配線を露出させる第１の切断用孔を形成する工程と、無機ポリマーまたはこれを含む組成物の塗布膜を焼成した絶縁膜を用いて前記第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に前記第１の切断用孔と重なる位置に第２の切断用孔を形成して前記短絡用配線を露出させる工程と、前記第１の切断用孔および前記第２の切断用孔を介して前記短絡用配線を切断する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8465998A JP3820743B2 (ja) | 1998-03-30 | 1998-03-30 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8465998A JP3820743B2 (ja) | 1998-03-30 | 1998-03-30 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11282011A JPH11282011A (ja) | 1999-10-15 |
| JPH11282011A5 true JPH11282011A5 (ja) | 2004-08-05 |
| JP3820743B2 JP3820743B2 (ja) | 2006-09-13 |
Family
ID=13836862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8465998A Expired - Fee Related JP3820743B2 (ja) | 1998-03-30 | 1998-03-30 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3820743B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001222021A (ja) * | 2000-02-09 | 2001-08-17 | Seiko Epson Corp | 液晶装置及びその製造方法 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4542659B2 (ja) * | 2000-03-07 | 2010-09-15 | 出光興産株式会社 | アクティブ駆動型有機ｅｌ表示装置およびその製造方法 |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| TW501279B (en) * | 2000-04-21 | 2002-09-01 | Matsushita Electric Industrial Co Ltd | Substrate for display panel, method of producing same, and apparatus for forming thin film used therefor |
| JP3743273B2 (ja) * | 2000-09-27 | 2006-02-08 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP4207858B2 (ja) | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
| JP2008164787A (ja) | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
| US8284142B2 (en) | 2008-09-30 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5395566B2 (ja) * | 2009-08-20 | 2014-01-22 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその製造方法 |
| JP5324359B2 (ja) * | 2009-08-20 | 2013-10-23 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその製造方法 |
| JP5720288B2 (ja) * | 2011-02-15 | 2015-05-20 | 富士ゼロックス株式会社 | 電子素子及びその製造方法 |
-
1998
- 1998-03-30 JP JP8465998A patent/JP3820743B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11282012A5 (ja) | ||
| CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
| EP1045451A3 (en) | Semiconductor device and method for fabricating the same | |
| JP2004110034A (ja) | 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 | |
| JPH11282011A5 (ja) | ||
| JP2019526162A (ja) | Ａｍｏｌｅｄ表示基板とその製作方法及び表示装置 | |
| US20020003590A1 (en) | Liquid crystal display device and fabrication method thereof | |
| WO2024001430A1 (zh) | 显示面板及显示装置 | |
| KR20090086341A (ko) | 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의 제조 방법, 전기 광학 장치의 제조 방법 및 전자 기기의 제조 방법 | |
| US8134155B2 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| JP2006047827A5 (ja) | ||
| KR20050093606A (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2000081636A5 (ja) | ||
| JP3820743B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 | |
| JP3491904B2 (ja) | 液晶表示装置の製造方法 | |
| JPS62252964A (ja) | ドライバ−内蔵アクティブマトリックス基板 | |
| JP2000162634A5 (ja) | ||
| US20210373689A1 (en) | Array substrate, method for fabricating the same, and display device | |
| US20060050221A1 (en) | Flat display panel and flat panel display device having the same | |
| JP2023503204A5 (ja) | ||
| US12161028B2 (en) | Display substrate, manufacturing method and display device | |
| KR100617022B1 (ko) | 능동형 전기발광 표시장치 및 그의 제조방법 | |
| KR101023323B1 (ko) | 액정표시장치 및 액정표시장치 제조방법 | |
| CN115440144B (zh) | 显示面板及显示模组 |