JPS62252964A - ドライバ−内蔵アクティブマトリックス基板 - Google Patents
ドライバ−内蔵アクティブマトリックス基板Info
- Publication number
- JPS62252964A JPS62252964A JP61096301A JP9630186A JPS62252964A JP S62252964 A JPS62252964 A JP S62252964A JP 61096301 A JP61096301 A JP 61096301A JP 9630186 A JP9630186 A JP 9630186A JP S62252964 A JPS62252964 A JP S62252964A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- driver
- built
- line
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、透明絶縁基板上に薄膜トランジスタを形成し
たドライバー内蔵アクティブマトリックス基板の構造に
関する。
たドライバー内蔵アクティブマトリックス基板の構造に
関する。
近年、絶縁基板上に堆積した半導体薄膜を能動領域とし
て用いたＭＯ３型薄膜トランジスターは、液晶表示装置
の画素の光スィッチとしてばかりでなく、周辺の駆動回
路も構成できるほどに性能があがっている。しかし７、
絶縁基板を用いたデバイスでは、絶縁基板表面に生じた
電荷をいかに外部に放散して、薄膜トランジスターの絶
縁破壊を防止するかが課題である。特に液晶表示装置の
ように、パネル表示部分の面積が大きいデバイスでは製
造工程中での基板表面でのチャージアップをいかに防止
するかが重要である。
て用いたＭＯ３型薄膜トランジスターは、液晶表示装置
の画素の光スィッチとしてばかりでなく、周辺の駆動回
路も構成できるほどに性能があがっている。しかし７、
絶縁基板を用いたデバイスでは、絶縁基板表面に生じた
電荷をいかに外部に放散して、薄膜トランジスターの絶
縁破壊を防止するかが課題である。特に液晶表示装置の
ように、パネル表示部分の面積が大きいデバイスでは製
造工程中での基板表面でのチャージアップをいかに防止
するかが重要である。
第２図は、透明絶縁基板上にマトリックス状に配置され
た薄膜トランジスターと周辺駆動回路から構成された液
晶表示用ドライバー内蔵アクティブマトリックス基板の
模式図である。１ （Ｇ、〜（）、、）は、タイミング
線となるゲート線、２（Ｓ１〜Ｓｓ）は、データ線とな
るソース線であり、３の薄膜トランジスターと４の画素
電極は、ゲート線、ソース線の交点に配置されている。
た薄膜トランジスターと周辺駆動回路から構成された液
晶表示用ドライバー内蔵アクティブマトリックス基板の
模式図である。１ （Ｇ、〜（）、、）は、タイミング
線となるゲート線、２（Ｓ１〜Ｓｓ）は、データ線とな
るソース線であり、３の薄膜トランジスターと４の画素
電極は、ゲート線、ソース線の交点に配置されている。
５は、タイミング線駆動回路、６はデータ線駆動回路で
あり、この図では両側駆動の場合な示している第３図は
、前記模式図で構成された従来の液晶表示用ドライバー
内蔵アクティブマトリックス基板の外周近傍の平面図（
α）と断面図Ｃｂ）である。透明絶縁基板７上に化学反
応を媒介として結晶や非晶質を被着させるＣＶＤ法によ
り、多結晶シリコン薄膜８を堆積させる。次に、多結晶
シリコン薄膜のパターン形成を行なった後、ゲート絶縁
膜９を形成し、その上に金属や多結晶シリコン薄膜を用
いたゲート電極１０及びゲート線１を駆動回路内を衾め
て同時形成する。次に、ゲート電極１０とレジストをマ
スクに用いて、Ｐ型不純物イオンとＮ型不純物イオンを
選択的にイオン打込みをしてＰ型とＮ型の薄膜トランジ
スターのソース・ドレイン領域を形成する。次に、層間
絶縁膜１１をＣＶＤ法により積層し、コンタクトホール
を開口した後、透明導電膜を被着して、画素電極４を形
成し金属を被着して、ソース線２及び、周辺のタイミン
グ線駆動回路５とデータ線駆動回路６内の配線とする。
あり、この図では両側駆動の場合な示している第３図は
、前記模式図で構成された従来の液晶表示用ドライバー
内蔵アクティブマトリックス基板の外周近傍の平面図（
α）と断面図Ｃｂ）である。透明絶縁基板７上に化学反
応を媒介として結晶や非晶質を被着させるＣＶＤ法によ
り、多結晶シリコン薄膜８を堆積させる。次に、多結晶
シリコン薄膜のパターン形成を行なった後、ゲート絶縁
膜９を形成し、その上に金属や多結晶シリコン薄膜を用
いたゲート電極１０及びゲート線１を駆動回路内を衾め
て同時形成する。次に、ゲート電極１０とレジストをマ
スクに用いて、Ｐ型不純物イオンとＮ型不純物イオンを
選択的にイオン打込みをしてＰ型とＮ型の薄膜トランジ
スターのソース・ドレイン領域を形成する。次に、層間
絶縁膜１１をＣＶＤ法により積層し、コンタクトホール
を開口した後、透明導電膜を被着して、画素電極４を形
成し金属を被着して、ソース線２及び、周辺のタイミン
グ線駆動回路５とデータ線駆動回路６内の配線とする。
しかし、前述の従来技術では、イオン打込みの工程で透
明絶縁基板上にチャージアップされた電荷の逃げ路がな
いため、薄膜トランジスターの絶縁破壊を生じやすい。
明絶縁基板上にチャージアップされた電荷の逃げ路がな
いため、薄膜トランジスターの絶縁破壊を生じやすい。
そのため、イオン打込み時には、基板表面近傍で打込み
イオンを熱電子により中性化する打込み方式を採用する
のであるが、完全な中性化は難しく、外観上不明な程度
の軽いダメージが発生する。特に、画素を駆動する薄膜
トランジスターは、レーザー等を用いて、切断すること
によってその画素のみを犠牲にするだけすむ。ところが
、周辺にある駆動回路部分の簿膜トランジスターは、１
つでも不良があると動作不良をおこすという問題点を生
ずる。そこで本発明は、このような問題点を解決するも
ので、その目的とするところは、薄膜トランジスターの
絶縁破壊耐量を増加した周辺駆動回路を提供するところ
にある。
イオンを熱電子により中性化する打込み方式を採用する
のであるが、完全な中性化は難しく、外観上不明な程度
の軽いダメージが発生する。特に、画素を駆動する薄膜
トランジスターは、レーザー等を用いて、切断すること
によってその画素のみを犠牲にするだけすむ。ところが
、周辺にある駆動回路部分の簿膜トランジスターは、１
つでも不良があると動作不良をおこすという問題点を生
ずる。そこで本発明は、このような問題点を解決するも
ので、その目的とするところは、薄膜トランジスターの
絶縁破壊耐量を増加した周辺駆動回路を提供するところ
にある。
本発明のドライバー内蔵アクティブマトリックス基板は
、周辺駆動回路を導電膜の配線で囲うと共に、基板周辺
にも導電膜領域をもうけ、両者を短絡することを特徴と
する。
、周辺駆動回路を導電膜の配線で囲うと共に、基板周辺
にも導電膜領域をもうけ、両者を短絡することを特徴と
する。
本発明の上記の構造によれば、駆動回路は、導電膜の配
線でシールドされたことになり、大面積を占める表示部
分から・リチャージアップした電荷は基板周辺を接地す
ることで外部に放散できるため駆動回路内の薄膜トラン
ジスターのダメージをなくすことが可能である。
線でシールドされたことになり、大面積を占める表示部
分から・リチャージアップした電荷は基板周辺を接地す
ることで外部に放散できるため駆動回路内の薄膜トラン
ジスターのダメージをなくすことが可能である。
第１図は、本発明の実施例であり、液晶表示用ドライバ
ー内蔵アクティブマトリックス基板の外周近傍の平面図
である。第３図の従来例に比べて、駆動回路をゲート線
と同一の材料を用いた配線で周囲をおおっており、透明
絶縁基板の周辺に同一材料で接続しているため、駆動回
路内の薄膜トランジスターは、完全にシールドされてい
るのでイオン打込み等による絶縁破壊を十分防止するこ
とができる。駆動回路を囲んでいる配線は、本実流側の
ように、ゲート線と同一材料にする必要はなく、ＪＪ４
種の導電膜を用いても何らさしつかえない。配線幅は、
十ミクロンメートルもとれば十分であり、占有面積も小
さく、工程が増えるわけではないので好都合である。
ー内蔵アクティブマトリックス基板の外周近傍の平面図
である。第３図の従来例に比べて、駆動回路をゲート線
と同一の材料を用いた配線で周囲をおおっており、透明
絶縁基板の周辺に同一材料で接続しているため、駆動回
路内の薄膜トランジスターは、完全にシールドされてい
るのでイオン打込み等による絶縁破壊を十分防止するこ
とができる。駆動回路を囲んでいる配線は、本実流側の
ように、ゲート線と同一材料にする必要はなく、ＪＪ４
種の導電膜を用いても何らさしつかえない。配線幅は、
十ミクロンメートルもとれば十分であり、占有面積も小
さく、工程が増えるわけではないので好都合である。
以上述べたように本発明によれば、周辺の駆動回路は導
電膜の配線でシールドされたことになり、イオン打込み
等の電荷の表面へのチャージアップによる駆動回路内の
薄膜トランジスターの絶縁破壊を防止するという効果を
有する。また酸素プラズマ等のクリーニング工程でも、
ダメージ防止に役立つものである。
電膜の配線でシールドされたことになり、イオン打込み
等の電荷の表面へのチャージアップによる駆動回路内の
薄膜トランジスターの絶縁破壊を防止するという効果を
有する。また酸素プラズマ等のクリーニング工程でも、
ダメージ防止に役立つものである。
第１図は、本発明の液晶表示用ドライバー内蔵アクティ
ブマトリックス基板の外周近傍の平面図である。第２図
は、液晶表示用ドライバー内蔵アクティブマトリックス
基板の模式図である。第３図は、従来の液晶表示用ドラ
イバー内蔵アクティブマ） ＩＪソックス板の外周近傍
の平面図（α）と断面図（ｂ）である。 １・・・・・・ゲート線（タイミング線）２・・・・・
・ソース線（データ線） ３・・・・・・薄膜トランジスター ４・・・・・・画素電極 ５・・・・・・タイミング線駆動回路 ６・・・・・・データ線駆動回路 ７・・・・・・透明絶縁基板 ８・・・・・・多結晶シリコン薄膜 ９・・・・・・ゲート絶縁膜 １０・・・ゲート電極 １１・・・層間絶縁膜 １２・−・コンタクトホール 以 上 出願人 セイコーエプソン株式会社 第１図
ブマトリックス基板の外周近傍の平面図である。第２図
は、液晶表示用ドライバー内蔵アクティブマトリックス
基板の模式図である。第３図は、従来の液晶表示用ドラ
イバー内蔵アクティブマ） ＩＪソックス板の外周近傍
の平面図（α）と断面図（ｂ）である。 １・・・・・・ゲート線（タイミング線）２・・・・・
・ソース線（データ線） ３・・・・・・薄膜トランジスター ４・・・・・・画素電極 ５・・・・・・タイミング線駆動回路 ６・・・・・・データ線駆動回路 ７・・・・・・透明絶縁基板 ８・・・・・・多結晶シリコン薄膜 ９・・・・・・ゲート絶縁膜 １０・・・ゲート電極 １１・・・層間絶縁膜 １２・−・コンタクトホール 以 上 出願人 セイコーエプソン株式会社 第１図
Claims (3)
- （１）直交する複数本のデータ線と複数本のタイミング
線を有し、該データ線とタイミング線の交差点に薄膜ト
ランジスターと該薄膜トランジスターでスイッチする画
素電極をもうけると共に、該データ線とタイミング線の
少なくとも一方の駆動回路を同一の透明絶縁基板上に構
成するドライバー内蔵アクティブマトリックス基板にお
いて、該駆動回路を導電膜の配線で囲うと共に、該基板
の周辺にも導電膜をもうけ、前記配線と短絡することを
特徴とするドライバー内蔵アクティブマトリックス基板
。 - （２）前記ドライバーを囲む配線層が駆動回路内の薄膜
トランジスターのゲート配線層と同一層であることを特
徴とする特許請求の範囲第１項記載のドライバー内蔵ア
クティブマトリックス基板。 - （３）前記ドライバーを囲む配線層が画素電極スイッチ
層薄膜トランジスターのゲート配線層と同一層であるこ
とを特徴とする特許請求の範囲第１項記載のドライバー
内蔵アクティブマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096301A JPH07114281B2 (ja) | 1986-04-25 | 1986-04-25 | ドライバ−内蔵アクティブマトリックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096301A JPH07114281B2 (ja) | 1986-04-25 | 1986-04-25 | ドライバ−内蔵アクティブマトリックス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62252964A true JPS62252964A (ja) | 1987-11-04 |
| JPH07114281B2 JPH07114281B2 (ja) | 1995-12-06 |
Family
ID=14161207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096301A Expired - Lifetime JPH07114281B2 (ja) | 1986-04-25 | 1986-04-25 | ドライバ−内蔵アクティブマトリックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114281B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02242230A (ja) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置 |
| JPH0728092A (ja) * | 1993-07-08 | 1995-01-31 | Nec Corp | 駆動回路内蔵型液晶表示装置の製造方法 |
| WO1999042897A1 (en) * | 1998-02-19 | 1999-08-26 | Seiko Epson Corporation | Active matrix substrate, electro-optic device, method of manufacturing active matrix substrate, and electronic device |
| JP2004163493A (ja) * | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 表示装置 |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| EP1533848A2 (en) | 2003-11-19 | 2005-05-25 | Samsung SDI Co., Ltd. | Electroluminescence display |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP2006191016A (ja) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板およびその製造方法 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| JP2009020528A (ja) * | 2008-08-27 | 2009-01-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2009163042A (ja) * | 2008-01-08 | 2009-07-23 | Mitsubishi Electric Corp | アクティブマトリクス用走査線駆動回路および画像表示装置 |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| CN103033728A (zh) * | 2011-10-08 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 经时击穿矩阵测试电路及测试方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251665A (ja) * | 1984-05-28 | 1985-12-12 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1986
- 1986-04-25 JP JP61096301A patent/JPH07114281B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251665A (ja) * | 1984-05-28 | 1985-12-12 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02242230A (ja) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7423290B2 (en) | 1990-11-26 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| US7928946B2 (en) | 1991-06-14 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JPH0728092A (ja) * | 1993-07-08 | 1995-01-31 | Nec Corp | 駆動回路内蔵型液晶表示装置の製造方法 |
| WO1999042897A1 (en) * | 1998-02-19 | 1999-08-26 | Seiko Epson Corporation | Active matrix substrate, electro-optic device, method of manufacturing active matrix substrate, and electronic device |
| US6392622B1 (en) | 1998-02-19 | 2002-05-21 | Seiko Epson Corporation | Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment |
| US6891523B2 (en) | 1998-02-19 | 2005-05-10 | Seiko Epson Corporation | Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment |
| JP2004163493A (ja) * | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 表示装置 |
| US7372438B2 (en) | 2003-11-19 | 2008-05-13 | Samsung Sdi Co., Ltd. | Electroluminescent display |
| EP1533848A3 (en) * | 2003-11-19 | 2005-10-19 | Samsung SDI Co., Ltd. | Electroluminescence display |
| EP1533848A2 (en) | 2003-11-19 | 2005-05-25 | Samsung SDI Co., Ltd. | Electroluminescence display |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| US8917265B2 (en) | 2004-05-21 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a current source and a diode electrically connected at an output of the current source |
| US9536937B2 (en) | 2004-05-21 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a rectifying element connected to a pixel of a display device |
| US10115350B2 (en) | 2004-05-21 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having rectifying elements connected to a pixel of a display device |
| JP2006191016A (ja) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板およびその製造方法 |
| US8507301B2 (en) | 2004-12-30 | 2013-08-13 | Lg Display Co., Ltd. | TFT array substrate and the fabrication method thereof |
| JP2009163042A (ja) * | 2008-01-08 | 2009-07-23 | Mitsubishi Electric Corp | アクティブマトリクス用走査線駆動回路および画像表示装置 |
| US8462285B2 (en) | 2008-01-08 | 2013-06-11 | Mitsubishi Electric Corporation | Scanning line driving circuit for active matrix and image display device |
| JP2009020528A (ja) * | 2008-08-27 | 2009-01-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN103033728A (zh) * | 2011-10-08 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 经时击穿矩阵测试电路及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114281B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302577B1 (ko) | 반도체장치및그제조방법 | |
| KR100492642B1 (ko) | 액티브매트릭스표시장치및그제조방법 | |
| EP0544229B1 (en) | Thin film transistor device for driving circuit and matrix circuit | |
| KR100421344B1 (ko) | 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기 | |
| US8018544B2 (en) | Flat panel display and method for fabricating the same | |
| US20070077848A1 (en) | Flat panel display device with power supply layer | |
| US20070269939A1 (en) | Flat panel display and method of fabricating the same | |
| JP2005242372A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR100831881B1 (ko) | 박막 반도체 장치 | |
| JPS62252964A (ja) | ドライバ−内蔵アクティブマトリックス基板 | |
| JPH11282012A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| KR19990030141A (ko) | 표시 장치 및 표시 장치용 모기판 | |
| JP2004518278A (ja) | アクティブマトリクス基板の製造方法 | |
| JPS60251665A (ja) | 半導体装置の製造方法 | |
| JP3820743B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 | |
| KR20040092916A (ko) | 박막 트랜지스터 및 이를 이용한 표시장치 | |
| JP4017754B2 (ja) | 液晶表示装置およびその製造方法 | |
| EP0617313B1 (en) | Light valve device with a protection circuit including a semiconductor device | |
| JP3799915B2 (ja) | 電気光学装置の製造方法並びに半導体基板及び電気光学装置 | |
| US20040041152A1 (en) | Electro-optical device and semiconductor device | |
| KR100362703B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3297956B2 (ja) | 半導体装置の製造方法 | |
| JP3279969B2 (ja) | Ｔｆｔアレイ基板およびその製造方法並びに液晶表示装置 | |
| JPH10253984A (ja) | 液晶表示装置 | |
| JPH09191114A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |