JPH11282012A5 - - Google Patents

Info

Publication number
JPH11282012A5
JPH11282012A5 JP1998084660A JP8466098A JPH11282012A5 JP H11282012 A5 JPH11282012 A5 JP H11282012A5 JP 1998084660 A JP1998084660 A JP 1998084660A JP 8466098 A JP8466098 A JP 8466098A JP H11282012 A5 JPH11282012 A5 JP H11282012A5
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
under
pad wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1998084660A
Other languages
English (en)
Other versions
JPH11282012A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP8466098A priority Critical patent/JPH11282012A/ja
Priority claimed from JP8466098A external-priority patent/JPH11282012A/ja
Publication of JPH11282012A publication Critical patent/JPH11282012A/ja
Publication of JPH11282012A5 publication Critical patent/JPH11282012A5/ja
Pending legal-status Critical Current

Links

Description

【発明の名称】アクティブマトリクス基板および表示装置
【0001】
【発明の属する技術分野】
本発明は、駆動回路内蔵型のアクティブマトリクス基板、およびそれを用いた表示装置に関するものである。さらに詳しくは、アクティブマトリクス基板の端子構造に関するものである。
【0006】
【課題を解決するための手段】
上記課題を解決するために、本発明では、走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタと、該薄膜トランジスタに接続してなる画素電極と、前記走査線および前記データ線に信号出力する走査線駆動回路およびデータ線駆動回路と、該駆動回路に信号供給する複数の信号配線とを有し、前記薄膜トランジスタは、ゲート電極と、第1の層間絶縁膜の第1のコンタクトホールを介して前記データ線に電気的に接続するソース領域と、前記第1の層間絶縁膜の第2のコンタクトホールを介してドレイン電極に電気的に接続するドレイン領域とを備え、前記ドレイン電極には、前記第1の層間絶縁膜の上層側に形成された第2の層間絶縁膜の第3のコンタクトホールを介して前記画素電極が電気的に接続するアクティブマトリクス基板の製造方法において、
前記走査線、前記データ線の少なくともいずれかの配線同士を電気的に接続する短絡用配線を形成する工程と、前記第1の層間絶縁膜に前記短絡用配線の切断予定部分を露出させる第1の切断用孔を形成する工程と、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜を用いて前記第2の層間絶縁膜を形成する工程と、前記第2の層間絶縁膜に前記第1の切断用孔と重なる位置に第2の切断用孔を形成して前記短絡用配線の切断予定部分を露出させる工程と、前記第1の切断用孔および前記第2の切断用孔を介して前記短絡用配線を前記切断予定部分で切断する工程とを有することを特徴とする。
【0067】
なお、本発明は上記実施例に限定されることなく、本発明の要旨の範囲内で種々変形した形態で実施が可能である。たとえば、本発明は上述の各種の液晶表示装置に限らず、エレクトロルミネッセンス(EL)表示装置、プラズマ表示装置にも適用できるものである。

Claims (8)

  1. 走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタと、該薄膜トランジスタに接続してなる画素電極と、前記走査線または前記データ線に信号出力する駆動回路と、該駆動回路に信号供給する複数の信号配線と、該信号配線に電気的に接続する端子とを有し、前記薄膜トランジスタは、ゲート電極にゲート絶縁膜を介して対峙するチャネル領域と、第1の層間絶縁膜のコンタクトホールを介して前記データ線に電気的に接続するソース領域と、前記第1の層間絶縁膜および該第1の層間絶縁膜の表面に形成された第2の層間絶縁膜のコンタクトホールを介して前記画素電極が電気的に接続するドレイン領域とを備えるアクティブマトリクス基板において、
    前記第2の層間絶縁膜は、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜を備え、
    前記端子は、前記ゲート絶縁膜と前記第1の層間絶縁膜との層間に金属膜からなる第1のパッド下配線と、前記第1の層間絶縁膜のコンタクトホールを介して前記第1のパッド下配線に接続する金属膜からなる第2のパッド下配線と、前記第2の層間絶縁膜のコンタクトホールを介して前記第2のパッド下配線に電気的に接続するパッドとを備えていることを特徴とするアクティブマトリクス基板。
  2. 請求項1において、前記データ線および前記第2のパッド下配線は、アルミニウムを主成分とするアルミニウム膜から構成され、前記走査線、前記ゲート電極および前記第1のパッド下配線は、タンタル膜から構成されていることを特徴とするアクティブマトリクス基板。
  3. 請求項1または2において、前記第2の層間絶縁膜は、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜と、該絶縁膜の表面にCVD法により形成された絶縁膜とを備えていることを特徴とするアクティブマトリクス基板。
  4. 前記第1の層間絶縁膜と前記第2の層間絶縁膜との層間に前記データ線と同時形成され、前記第1の層間絶縁膜のコンタクトホールを介して前記第1のパッド下配線に接続する金属膜からなる第2のパッド下配線が形成されてなることを特徴とする請求項1記載のアクティブマトリックス基板。
  5. 前記第2の層間絶縁膜の表面に前記画素電極と同時形成され、前記第2の層間絶縁膜のコンタクトホールを介して前記第2のパッド下配線に電気的に接続するパッドとを備えていることを特徴とする請求項1記載のアクティブマトリックス基板。
  6. 請求項1乃至5のいずれかに規定するアクティブマトリクス基板を用いたことを特徴とする表示装置。
  7. 請求項1において、前記走査線、前記ゲート電極および前記第1のパッド下配線は、アルミニウムを主成分とするアルミニウム膜から構成されていることを特徴とするアクティブマトリクス基板。
  8. 走査線およびデータ線に接続する画素スイッチング用の薄膜トランジスタと、該薄膜トランジスタに接続してなる画素電極と、前記走査線または前記データ線に信号出力する駆動回路と、該駆動回路に信号供給する複数の信号配線と、該信号配線に電気的に接続する端子とを有し、前記薄膜トランジスタは、ゲート電極にゲート絶縁膜を介して対峙するチャネル領域と、第1の層間絶縁膜のコンタクトホールを介して前記データ線に電気的に接続するソース領域と、前記第1の層間絶縁膜および該第1の層間絶縁膜の表面に形成された第2の層間絶縁膜のコンタクトホールを介して前記画素電極が電気的に接続するドレイン領域とを備えるアクティブマトリクス基板において、
    前記第2の層間絶縁膜は、無機ポリマーまたはこれを含む組成物の塗布膜を焼成した絶縁膜を備え、
    前記端子は、前記ゲート絶縁膜と前記第1の層間絶縁膜との層間に金属膜からなる第1のパッド下配線と、前記第1の層間絶縁膜のコンタクトホールを介して前記第1のパッド下配線に接続する金属膜からなる第2のパッド下配線と、前記第2の層間絶縁膜のコンタクトホールを介して前記第2のパッド下配線に電気的に接続するパッドとを備えていることを特徴とするアクティブマトリクス基板。
JP8466098A 1998-03-30 1998-03-30 アクティブマトリクス基板および液晶表示装置 Pending JPH11282012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8466098A JPH11282012A (ja) 1998-03-30 1998-03-30 アクティブマトリクス基板および液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8466098A JPH11282012A (ja) 1998-03-30 1998-03-30 アクティブマトリクス基板および液晶表示装置

Publications (2)

Publication Number Publication Date
JPH11282012A JPH11282012A (ja) 1999-10-15
JPH11282012A5 true JPH11282012A5 (ja) 2004-08-05

Family

ID=13836891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8466098A Pending JPH11282012A (ja) 1998-03-30 1998-03-30 アクティブマトリクス基板および液晶表示装置

Country Status (1)

Country Link
JP (1) JPH11282012A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
JP3856619B2 (ja) * 2000-04-13 2006-12-13 三菱電機株式会社 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP3909572B2 (ja) 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
JP4006012B2 (ja) * 2001-09-28 2007-11-14 株式会社日立製作所 表示装置および液晶表示装置
KR20030046102A (ko) * 2001-12-05 2003-06-12 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR100625996B1 (ko) 2004-04-02 2006-09-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
KR100603336B1 (ko) 2004-04-07 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
WO2009022522A1 (ja) * 2007-08-10 2009-02-19 Sharp Kabushiki Kaisha 配線基板、及び、液晶表示装置
CN101779526A (zh) * 2007-08-10 2010-07-14 夏普株式会社 配线基板和液晶显示装置
JP5226070B2 (ja) 2008-06-25 2013-07-03 シャープ株式会社 配線基板、及び、液晶表示装置
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107422551A (zh) * 2017-07-25 2017-12-01 武汉天马微电子有限公司 一种显示装置
WO2019167239A1 (ja) * 2018-03-01 2019-09-06 シャープ株式会社 表示装置及び表示装置の製造方法

Similar Documents

Publication Publication Date Title
TW546617B (en) IC chip and display device using such chip
EP1780589A3 (en) Semiconductor device and method for fabricating the same
CN102033343B (zh) 阵列基板及其制造方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
TW374249B (en) TFT array and a method for manufacturing the same and a method for manufacturing liquid crystal display using the same
WO2002089177A3 (en) A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same
EP2743984A2 (en) Array substrate and the method for manufacturing the same, and liquid crystal display device
TW200703662A (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
JPH11282011A5 (ja)
US7425479B2 (en) Method of manufacturing a thin film transistor array panel
JPH11282012A (ja) アクティブマトリクス基板および液晶表示装置
JPH04257826A (ja) アクティブマトリクス基板の製造方法
KR20050011677A (ko) 박막 반도체 소자 및 박막 반도체 소자의 제조방법
JP2000162634A5 (ja)
JP2023503204A5 (ja)
TW396329B (en) Electric device having non-light emitting type display and method for making the electric device
TW200510851A (en) Array substrate, liquid crystal display, and method of manufacturing array substrate
JP3053093B2 (ja) アクティブマトリクス液晶表示装置
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
JP2001100647A5 (ja)
TW200608564A (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
KR101281901B1 (ko) 액정표시장치 및 그 제조방법
JPH0430475A (ja) 薄膜トランジスタアレイ基板
KR101023323B1 (ko) 액정표시장치 및 액정표시장치 제조방법
JP3233076B2 (ja) アクティブマトリクス液晶表示装置