JPH11282761A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH11282761A JPH11282761A JP10085563A JP8556398A JPH11282761A JP H11282761 A JPH11282761 A JP H11282761A JP 10085563 A JP10085563 A JP 10085563A JP 8556398 A JP8556398 A JP 8556398A JP H11282761 A JPH11282761 A JP H11282761A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- nonvolatile memory
- ram
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 82
- 230000004044 response Effects 0.000 claims abstract description 4
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 4
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 書き込み時間の長い電気的に一括消去可能な
不揮発性メモリに対して、電源遮断時にデータの退避を
可能とする。 【解決手段】 ＲＡＭ５またはレジスタ６にデータが書
き込まれると、ＲＡＭ５またはレジスタ６のデータを電
気的に一括消去可能な不揮発性メモリ２のうち従来では
未使用であった特定アドレス領域に書き込む。これによ
り、不揮発性メモリ２にはＲＡＭ５及びレジスタ６の最
新のデータが退避されることになる。
不揮発性メモリに対して、電源遮断時にデータの退避を
可能とする。 【解決手段】 ＲＡＭ５またはレジスタ６にデータが書
き込まれると、ＲＡＭ５またはレジスタ６のデータを電
気的に一括消去可能な不揮発性メモリ２のうち従来では
未使用であった特定アドレス領域に書き込む。これによ
り、不揮発性メモリ２にはＲＡＭ５及びレジスタ６の最
新のデータが退避されることになる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源遮断などの緊
急時にデータの退避可能なマイクロコンピュータに関す
る。
急時にデータの退避可能なマイクロコンピュータに関す
る。
【０００２】
【従来の技術】一般に、マイクロコンピュータには、図
２に示すように少なくとも動作制御用のプログラムが記
憶されるマスクＲＯＭやＲＯＭのプログラムを読み出す
ためにアドレス制御するプログラムカウンタＰＣ、マス
クＲＯＭ内のデータをプログラム命令にデコードするイ
ンストラクションデコーダが内蔵されている。さらに、
マイクロコンピュータには、演算結果によって得られた
データを記憶しておくＲＡＭやレジスタも備えている。
２に示すように少なくとも動作制御用のプログラムが記
憶されるマスクＲＯＭやＲＯＭのプログラムを読み出す
ためにアドレス制御するプログラムカウンタＰＣ、マス
クＲＯＭ内のデータをプログラム命令にデコードするイ
ンストラクションデコーダが内蔵されている。さらに、
マイクロコンピュータには、演算結果によって得られた
データを記憶しておくＲＡＭやレジスタも備えている。
【０００３】
【発明が解決しようとする課題】ところで、マイクロコ
ンピュータの電源電圧ＶDDが遮断された時、ＲＡＭやレ
ジスタ中のデータが失われないように、例えばＥＰＲＯ
ＭやＥＥＰＲＯＭなどの不揮発性メモリに記憶するよう
にしている。従来、マイクロコンピュータの電源電圧Ｖ
DDの外付け端子にはコンデンサーが接続されているの
で、電源が遮断されても電源電圧ＶDDは徐々に低下す
る。電源電圧ＶDDの低下する期間に、ＲＡＭやレジスタ
のデータを不揮発性メモリに退避させている。
ンピュータの電源電圧ＶDDが遮断された時、ＲＡＭやレ
ジスタ中のデータが失われないように、例えばＥＰＲＯ
ＭやＥＥＰＲＯＭなどの不揮発性メモリに記憶するよう
にしている。従来、マイクロコンピュータの電源電圧Ｖ
DDの外付け端子にはコンデンサーが接続されているの
で、電源が遮断されても電源電圧ＶDDは徐々に低下す
る。電源電圧ＶDDの低下する期間に、ＲＡＭやレジスタ
のデータを不揮発性メモリに退避させている。
【０００４】近年、不揮発性メモリの一つとして、図３
の示される構造の電気的に一括消去可能な不揮発性メモ
リ（フラッシュメモリ）がよく知られるようになってき
ている。しかしながら、このフラッシュメモリはデータ
を記憶する時、ソースからドレインに流れる電荷を、フ
ローティングゲートに高電圧を印加することによって、
電荷をフローティングゲートに引き上げ、電荷を蓄えて
いる。その為、フラッシュメモリではデータを記憶させ
る時間が長くなる。従って、マイクロコンピュータにお
いて、フラッシュメモリを緊急用の退避メモリとして使
用することが提案されているが、電源が遮断されてから
マイクロコンピュータが実際に不動作となる期間中にフ
ラッシュメモリにすべてのデータを退避させることは困
難であった。ここで、すべてのデータを退避させるに
は、電源が遮断されたからマイクロコンピュータが動作
しなくなるまでの時間を長くすれば良いが、これではコ
ンデンサーが大容量となるという欠点がある。
の示される構造の電気的に一括消去可能な不揮発性メモ
リ（フラッシュメモリ）がよく知られるようになってき
ている。しかしながら、このフラッシュメモリはデータ
を記憶する時、ソースからドレインに流れる電荷を、フ
ローティングゲートに高電圧を印加することによって、
電荷をフローティングゲートに引き上げ、電荷を蓄えて
いる。その為、フラッシュメモリではデータを記憶させ
る時間が長くなる。従って、マイクロコンピュータにお
いて、フラッシュメモリを緊急用の退避メモリとして使
用することが提案されているが、電源が遮断されてから
マイクロコンピュータが実際に不動作となる期間中にフ
ラッシュメモリにすべてのデータを退避させることは困
難であった。ここで、すべてのデータを退避させるに
は、電源が遮断されたからマイクロコンピュータが動作
しなくなるまでの時間を長くすれば良いが、これではコ
ンデンサーが大容量となるという欠点がある。
【０００５】
【課題を解決するための手段】本発明によれば、演算時
データが保持される少なくともＲＡＭ及び／またはレジ
スタを有するマイクロコンピュータにおいて、プログラ
ムデータが書き込まれ、電気的に一括消去可能な不揮発
性メモリと、該不揮発性メモリのプログラムを書きかえ
るためのプログラムが書き込まれるとともに、前記不揮
発性メモリの特定アドレスと同一のアドレスが付された
ＲＯＭとを含み、前記ＲＡＭ及び／またはレジスタへの
書き込み信号に応じて、前記ＲＡＭ及び／またはレジス
タに記憶されるデータを、前記不揮発性メモリの特定ア
ドレス領域に記憶させる手段を備えることを特徴とす
る。
データが保持される少なくともＲＡＭ及び／またはレジ
スタを有するマイクロコンピュータにおいて、プログラ
ムデータが書き込まれ、電気的に一括消去可能な不揮発
性メモリと、該不揮発性メモリのプログラムを書きかえ
るためのプログラムが書き込まれるとともに、前記不揮
発性メモリの特定アドレスと同一のアドレスが付された
ＲＯＭとを含み、前記ＲＡＭ及び／またはレジスタへの
書き込み信号に応じて、前記ＲＡＭ及び／またはレジス
タに記憶されるデータを、前記不揮発性メモリの特定ア
ドレス領域に記憶させる手段を備えることを特徴とす
る。
【０００６】また、前記不揮発性メモリ及びＲＯＭに付
された同一アドレスに対して、通常動作時前記ＲＯＭの
アドレスを選択し、書き込み時に前記不揮発性メモリの
アドレスを選択するセレクタ手段を備えることを特徴と
する。さらに、データ読み出し時、前記不揮発性メモリ
に記憶されたデータを読み出し、前記ＲＡＭやレジスタ
を転送する手段を備えることを特徴とする。
された同一アドレスに対して、通常動作時前記ＲＯＭの
アドレスを選択し、書き込み時に前記不揮発性メモリの
アドレスを選択するセレクタ手段を備えることを特徴と
する。さらに、データ読み出し時、前記不揮発性メモリ
に記憶されたデータを読み出し、前記ＲＡＭやレジスタ
を転送する手段を備えることを特徴とする。
【０００７】またさらに、前記不揮発性メモリにおい
て、前記ＲＡＭまたはレジスタに応じたアドレス信号に
基づいてアドレスが指定され、前記データが前記ＲＡＭ
またはレジスタに応じた書き込み信号により書き込まれ
ることを特徴とする。本発明によれば、ＲＡＭ及び／ま
たはレジスタにデータが書き込まれると、前記データと
同一のデータが不揮発性メモリの特定アドレス領域に書
き込まれる。前記特定アドレス領域には最新のデータが
書き込まれたことになり、電源遮断時等の緊急時にはデ
ータが退避されていることになる。
て、前記ＲＡＭまたはレジスタに応じたアドレス信号に
基づいてアドレスが指定され、前記データが前記ＲＡＭ
またはレジスタに応じた書き込み信号により書き込まれ
ることを特徴とする。本発明によれば、ＲＡＭ及び／ま
たはレジスタにデータが書き込まれると、前記データと
同一のデータが不揮発性メモリの特定アドレス領域に書
き込まれる。前記特定アドレス領域には最新のデータが
書き込まれたことになり、電源遮断時等の緊急時にはデ
ータが退避されていることになる。
【０００８】
【発明の実施の形態】図１は本発明の実施の形態を示す
図である。１はマイクロコンピュータの動作を制御する
ＣＰＵ、２はリード／ライト制御部２ａ、アドレス制御
部２ｂ、データ出力部２ｃ及びデータ入力部２ｄを含
み、プログラムデータを記憶する緊急退避用の電気的に
一括消去可能な不揮発性メモリ、３は不揮発性メモリ２
のアドレスを制御するプログラムカウンタＰＣ、４は不
揮発性メモリ２のプログラムデータをデコードするイン
ストラクションデコーダ、５及び６はデータを記憶する
ＲＡＭ及びレジスタ、７及び８はＲＡＭ５及びレジスタ
６に入力されるデータをそれぞれセレクトするセレク
タ、９はアドレス制御部９ａ及びデータ出力部９ｂを含
み、不揮発性メモリ２のプログラムデータを書き換える
ためのプログラムが記憶されるマスクＲＯＭ、１０はＲ
ＡＭ５及びレジスタ６のライト信号やＣＰＵ１からのラ
イト信号をリードライト制御部２ａに入力させるオアゲ
ート、１１はプログラムカウンタ３からのアドレス信号
を不揮発性メモリ２側またはマスクＲＯＭ９にセレクト
して転送するセレクタ、１２はＲＡＭ５及びレジスタ６
に対応したアドレス信号をセレクトするセレクタ、１３
はセレクタ１１または１２のアドレス信号をセレクトし
てアドレス制御部２ｂに転送するセレクタ、１４は不揮
発性メモリ２の出力データをセレクトするセレクタ、１
５はセレクタ１４の出力データをセレクタ７または８に
セレクトして転送するセレクタ、１６はマスクＲＯＭ９
の出力データまたはセレクタ１４の出力データをセレク
トするセレクタ、１７はＲＡＭ５またはレジスタ６の入
力データをセレクトするセレクタ、１８はセレクタ１７
の出力データまたは他の入力データをセレクトするセレ
クタ、１９は書き換え用のデータが記憶された外部ＲＡ
Ｍである。
図である。１はマイクロコンピュータの動作を制御する
ＣＰＵ、２はリード／ライト制御部２ａ、アドレス制御
部２ｂ、データ出力部２ｃ及びデータ入力部２ｄを含
み、プログラムデータを記憶する緊急退避用の電気的に
一括消去可能な不揮発性メモリ、３は不揮発性メモリ２
のアドレスを制御するプログラムカウンタＰＣ、４は不
揮発性メモリ２のプログラムデータをデコードするイン
ストラクションデコーダ、５及び６はデータを記憶する
ＲＡＭ及びレジスタ、７及び８はＲＡＭ５及びレジスタ
６に入力されるデータをそれぞれセレクトするセレク
タ、９はアドレス制御部９ａ及びデータ出力部９ｂを含
み、不揮発性メモリ２のプログラムデータを書き換える
ためのプログラムが記憶されるマスクＲＯＭ、１０はＲ
ＡＭ５及びレジスタ６のライト信号やＣＰＵ１からのラ
イト信号をリードライト制御部２ａに入力させるオアゲ
ート、１１はプログラムカウンタ３からのアドレス信号
を不揮発性メモリ２側またはマスクＲＯＭ９にセレクト
して転送するセレクタ、１２はＲＡＭ５及びレジスタ６
に対応したアドレス信号をセレクトするセレクタ、１３
はセレクタ１１または１２のアドレス信号をセレクトし
てアドレス制御部２ｂに転送するセレクタ、１４は不揮
発性メモリ２の出力データをセレクトするセレクタ、１
５はセレクタ１４の出力データをセレクタ７または８に
セレクトして転送するセレクタ、１６はマスクＲＯＭ９
の出力データまたはセレクタ１４の出力データをセレク
トするセレクタ、１７はＲＡＭ５またはレジスタ６の入
力データをセレクトするセレクタ、１８はセレクタ１７
の出力データまたは他の入力データをセレクトするセレ
クタ、１９は書き換え用のデータが記憶された外部ＲＡ
Ｍである。
【０００９】不揮発性メモリを内蔵するマイクロコンピ
ュータにおいては、このプログラム書換用のマスクＲＯ
Ｍ９と不揮発性メモリ２とのアドレス番号は連続したア
ドレス番号で付されている。例えば、マスクＲＯＭ１が
００００Ｈ〜０１００Ｈのアドレスが付されるとする
と、不揮発性メモリ２には０１０１Ｈ〜ＦＦＦＦＨが付
される。
ュータにおいては、このプログラム書換用のマスクＲＯ
Ｍ９と不揮発性メモリ２とのアドレス番号は連続したア
ドレス番号で付されている。例えば、マスクＲＯＭ１が
００００Ｈ〜０１００Ｈのアドレスが付されるとする
と、不揮発性メモリ２には０１０１Ｈ〜ＦＦＦＦＨが付
される。
【００１０】マスクＲＯＭ９及び不揮発性メモリ２に書
き込まれたプログラムは動作制御用であるので、同一の
アドレッシング信号によって上記２つのメモリのアドレ
スを制御することが望ましく、加えて不揮発性メモリを
内蔵したマイクロコンピュータは、ＲＯＭやＲＡＭを内
蔵するマイクロコンピュータのアドレス制御をそのまま
使用しているので、不揮発性メモリ２及びマスクＲＯＭ
９には連続したアドレスが付されている。そうすると不
揮発性メモリ２にもアドレス００００Ｈ〜０１００Ｈで
指定される領域が存在しており、従来では未使用領域で
あった。
き込まれたプログラムは動作制御用であるので、同一の
アドレッシング信号によって上記２つのメモリのアドレ
スを制御することが望ましく、加えて不揮発性メモリを
内蔵したマイクロコンピュータは、ＲＯＭやＲＡＭを内
蔵するマイクロコンピュータのアドレス制御をそのまま
使用しているので、不揮発性メモリ２及びマスクＲＯＭ
９には連続したアドレスが付されている。そうすると不
揮発性メモリ２にもアドレス００００Ｈ〜０１００Ｈで
指定される領域が存在しており、従来では未使用領域で
あった。
【００１１】まず、通常動作について説明する。通常動
作時、ＣＰＵ１はＨレベルのセレクト信号ＳＥＬ１乃至
ＳＥＬ４を出力する。その為、セレクタ１１及び１６は
不揮発性メモリ２側を選択し、セレクタ１３はセレクタ
１１の出力データを、セレクタ１４はセレクタ１６側を
選択する。さらに、セレクタ７及び８はバス側の入力デ
ータＡＤ２及びＡＤ３をそれぞれ選択する。
作時、ＣＰＵ１はＨレベルのセレクト信号ＳＥＬ１乃至
ＳＥＬ４を出力する。その為、セレクタ１１及び１６は
不揮発性メモリ２側を選択し、セレクタ１３はセレクタ
１１の出力データを、セレクタ１４はセレクタ１６側を
選択する。さらに、セレクタ７及び８はバス側の入力デ
ータＡＤ２及びＡＤ３をそれぞれ選択する。
【００１２】この状態で、プログラムカウンタ３のカウ
ント値はインクリメントされ、カウント値に応じてアド
レス信号ＡＤ１が出力される。アドレス信号ＡＤ１はセ
レクタ１１及び１３を介して不揮発性メモリ２のアドレ
ス制御部２ｂに入力され、アドレス信号ＡＤ１により不
揮発性メモリ２のアドレスが指定され、プログラムデー
タが読み出される。プログラムデータはデータ出力部２
ｃからセレクタ１４乃至１６を介してインストラクショ
ンデコーダ４に入力され、インストラクションデコーダ
４でプログラム命令にデコードされ、各種動作が実行さ
れる。その後、プログラムカウンタ３のカウント値がイ
ンクリメントされ、不揮発性メモリ２において次のアド
レスが指定され、プログラムデータに応じて各種命令が
実行される。通常動作中、マイクロコンピュータは、上
記の動作を繰り返しながら、プログラムデータに従って
動作する。
ント値はインクリメントされ、カウント値に応じてアド
レス信号ＡＤ１が出力される。アドレス信号ＡＤ１はセ
レクタ１１及び１３を介して不揮発性メモリ２のアドレ
ス制御部２ｂに入力され、アドレス信号ＡＤ１により不
揮発性メモリ２のアドレスが指定され、プログラムデー
タが読み出される。プログラムデータはデータ出力部２
ｃからセレクタ１４乃至１６を介してインストラクショ
ンデコーダ４に入力され、インストラクションデコーダ
４でプログラム命令にデコードされ、各種動作が実行さ
れる。その後、プログラムカウンタ３のカウント値がイ
ンクリメントされ、不揮発性メモリ２において次のアド
レスが指定され、プログラムデータに応じて各種命令が
実行される。通常動作中、マイクロコンピュータは、上
記の動作を繰り返しながら、プログラムデータに従って
動作する。
【００１３】通常動作中、プログラム動作中に得られた
データをＲＡＭ５に記憶させる場合、ＣＰＵ１はセレク
ト信号ＳＥＬ２をＬレベルとし、セレクタ１３にセレク
タ１２の出力を選択させ、セレクタ１８にセレクタ１７
の出力を選択させる。さらに、セレクタ信号ＳＥＬ３を
Ｈレベルとするので、セレクタ１２及び１７にアドレス
信号ＡＤ４及びＲＡＭ５への入力データＤＡ２をそれぞ
れ選択させる。
データをＲＡＭ５に記憶させる場合、ＣＰＵ１はセレク
ト信号ＳＥＬ２をＬレベルとし、セレクタ１３にセレク
タ１２の出力を選択させ、セレクタ１８にセレクタ１７
の出力を選択させる。さらに、セレクタ信号ＳＥＬ３を
Ｈレベルとするので、セレクタ１２及び１７にアドレス
信号ＡＤ４及びＲＡＭ５への入力データＤＡ２をそれぞ
れ選択させる。
【００１４】そして、ＲＡＭ５用のアドレス信号ＡＤ２
がＲＡＭ５に入力され、ＲＡＭ５のアドレスが指定され
る。ＲＡＭ５のアドレス指定後、マイクロコンピュータ
の動作により得られた入力データＤＡ２がセレクタ７を
介してＲＡＭ５に入力され、ライト信号ＷＲ２がＲＡＭ
５に入力されることによって、入力データＤＡ２がＲＡ
Ｍ５に記憶される。
がＲＡＭ５に入力され、ＲＡＭ５のアドレスが指定され
る。ＲＡＭ５のアドレス指定後、マイクロコンピュータ
の動作により得られた入力データＤＡ２がセレクタ７を
介してＲＡＭ５に入力され、ライト信号ＷＲ２がＲＡＭ
５に入力されることによって、入力データＤＡ２がＲＡ
Ｍ５に記憶される。
【００１５】その一方で、ＲＡＭ５にデータを書き込む
ことに応答して、ＣＰＵ１から不揮発性メモリ２用のア
ドレス信号ＡＤ４がセレクタ１２及び１３を介して不揮
発性メモリ２のアドレス制御部２ｂに入力され、不揮発
性メモリ２のアドレスが指定される。この時のアドレス
信号ＡＤ４は不揮発性メモリ２の特定アドレス領域００
００Ｈ〜０１００Ｈを指定するものであって、特にＲＡ
Ｍ５用に割り当てられた領域を指定するものである。
ことに応答して、ＣＰＵ１から不揮発性メモリ２用のア
ドレス信号ＡＤ４がセレクタ１２及び１３を介して不揮
発性メモリ２のアドレス制御部２ｂに入力され、不揮発
性メモリ２のアドレスが指定される。この時のアドレス
信号ＡＤ４は不揮発性メモリ２の特定アドレス領域００
００Ｈ〜０１００Ｈを指定するものであって、特にＲＡ
Ｍ５用に割り当てられた領域を指定するものである。
【００１６】指定されたアドレスのデータを消去した
後、入力データＤＡ１はセレクタ１７及び１８を介して
データ入力部２ｄに入力される。そして、ライト信号Ｗ
Ｒ２がオアゲート１０を介してリード／ライト制御部９
ａに入力され、データのライト制御が行われて、不揮発
性メモリ２の特定アドレス領域にＲＡＭ５に書き込まれ
たデータと同一のデータが記憶される。
後、入力データＤＡ１はセレクタ１７及び１８を介して
データ入力部２ｄに入力される。そして、ライト信号Ｗ
Ｒ２がオアゲート１０を介してリード／ライト制御部９
ａに入力され、データのライト制御が行われて、不揮発
性メモリ２の特定アドレス領域にＲＡＭ５に書き込まれ
たデータと同一のデータが記憶される。
【００１７】また、レジスタ６にデータを記憶させる場
合もＲＡＭ５と同様な動作が行われる。ＣＰＵ１はセレ
クト信号ＳＥＬ２をＬレベルとし、セレクタ１３にセレ
クタ１２の出力を選択させ、セレクタ１８にセレクタ１
７の出力を選択させる。さらに、セレクタ信号ＳＥＬ３
をＬレベルとするので、セレクタ１２及び１７にアドレ
ス信号ＡＤ５及びレジスタ６への入力データＤＡ３を選
択させる。
合もＲＡＭ５と同様な動作が行われる。ＣＰＵ１はセレ
クト信号ＳＥＬ２をＬレベルとし、セレクタ１３にセレ
クタ１２の出力を選択させ、セレクタ１８にセレクタ１
７の出力を選択させる。さらに、セレクタ信号ＳＥＬ３
をＬレベルとするので、セレクタ１２及び１７にアドレ
ス信号ＡＤ５及びレジスタ６への入力データＤＡ３を選
択させる。
【００１８】そして、レジスタ６用のアドレス信号ＡＤ
３がレジスタ６に入力され、レジスタ６のアドレスが指
定される。アドレス指定後、入力データＤＡ３がセレク
タ８を介してレジスタ６に入力され、ライト信号ＷＲ３
がレジスタ６に入力されることによって、入力データＤ
Ａ３がレジスタ６に保持される。その一方で、レジスタ
６にデータを書き込むことに応答して、ＣＰＵ１から不
揮発性メモリ２用のアドレス信号ＡＤ５がセレクタ１２
及び１３を介して不揮発性メモリ２のアドレス制御部２
ｂに入力され、不揮発性メモリ２のアドレスが指定され
る。この時のアドレス信号ＡＤ５はアドレス信号ＡＤ４
と同様に不揮発性メモリ２の特定アドレス領域００００
Ｈ〜０１００Ｈを指定するものであって、特にレジスタ
６用に割り当てられた領域を指定するものである。
３がレジスタ６に入力され、レジスタ６のアドレスが指
定される。アドレス指定後、入力データＤＡ３がセレク
タ８を介してレジスタ６に入力され、ライト信号ＷＲ３
がレジスタ６に入力されることによって、入力データＤ
Ａ３がレジスタ６に保持される。その一方で、レジスタ
６にデータを書き込むことに応答して、ＣＰＵ１から不
揮発性メモリ２用のアドレス信号ＡＤ５がセレクタ１２
及び１３を介して不揮発性メモリ２のアドレス制御部２
ｂに入力され、不揮発性メモリ２のアドレスが指定され
る。この時のアドレス信号ＡＤ５はアドレス信号ＡＤ４
と同様に不揮発性メモリ２の特定アドレス領域００００
Ｈ〜０１００Ｈを指定するものであって、特にレジスタ
６用に割り当てられた領域を指定するものである。
【００１９】指定されたアドレスのデータを消去した
後、入力データＤＡ２はセレクタ１７及び１８を介して
データ入力部２ｄに入力される。そして、ライト信号Ｗ
Ｒ３がオアゲート１０を介してリード／ライト制御部２
ａに入力され、不揮発性メモリ２の特定アドレス領域に
レジスタ６に書き込まれたデータと同一のデータが記憶
される。
後、入力データＤＡ２はセレクタ１７及び１８を介して
データ入力部２ｄに入力される。そして、ライト信号Ｗ
Ｒ３がオアゲート１０を介してリード／ライト制御部２
ａに入力され、不揮発性メモリ２の特定アドレス領域に
レジスタ６に書き込まれたデータと同一のデータが記憶
される。
【００２０】上記のように、ＲＡＭ５及びレジスタ６に
対応するアドレス信号が不揮発性メモリ２のアドレス制
御部２ｂに入力され、それぞれのアドレス信号に応じて
アドレスが指定される。従って、ＲＡＭ５またはレジス
タ６に対応する領域が不揮発性メモリ２に割り当てられ
ていることになる。割り当てられた領域に対応するＲＡ
Ｍ５またはレジスタ６のデータと同一のデータが記憶さ
れる。
対応するアドレス信号が不揮発性メモリ２のアドレス制
御部２ｂに入力され、それぞれのアドレス信号に応じて
アドレスが指定される。従って、ＲＡＭ５またはレジス
タ６に対応する領域が不揮発性メモリ２に割り当てられ
ていることになる。割り当てられた領域に対応するＲＡ
Ｍ５またはレジスタ６のデータと同一のデータが記憶さ
れる。
【００２１】ここで、電源が遮断されたとする。不揮発
性メモリ２にはＲＡＭ５またはレジスタ６のデータ書き
換え毎に最新のデータが書き込まれているので、不揮発
性メモリ２にはＲＡＭ５及びレジスタ６のデータが退避
されていることになる。電源が復帰すると、ＣＰＵ１は
セレクト信号ＳＥＬ２及びＳＥＬ４をＬレベルとし、セ
レクタ１４に対してセレクタ１５にデータを転送するよ
うにセレクトさせるとともに、セレクタ７及び８に不揮
発性メモリ２からのデータを選択させる。この状態で、
ＣＰＵ１は、セレクタ信号ＳＥＬ３をＨレベルとしてセ
レクタ１２及び１５にＲＡＭ５側を選択させ、アドレス
信号ＡＤ４及びＡＤ２を不揮発性メモリ２及びＲＡＭ５
にそれぞれに出力する。アドレス信号ＡＤ１に応じて、
前記特定アドレス領域中の割り当て領域に対応するアド
レスが指定される。その後、ＣＰＵ１からリード信号Ｒ
Ｅが出力され、ＲＡＭ５の退避データが不揮発性メモリ
２から読み出される。読み出されたデータはセレクタ１
４，１５及び７を介してＲＡＭ５に入力され、ＲＡＭ５
に書き込まれる。
性メモリ２にはＲＡＭ５またはレジスタ６のデータ書き
換え毎に最新のデータが書き込まれているので、不揮発
性メモリ２にはＲＡＭ５及びレジスタ６のデータが退避
されていることになる。電源が復帰すると、ＣＰＵ１は
セレクト信号ＳＥＬ２及びＳＥＬ４をＬレベルとし、セ
レクタ１４に対してセレクタ１５にデータを転送するよ
うにセレクトさせるとともに、セレクタ７及び８に不揮
発性メモリ２からのデータを選択させる。この状態で、
ＣＰＵ１は、セレクタ信号ＳＥＬ３をＨレベルとしてセ
レクタ１２及び１５にＲＡＭ５側を選択させ、アドレス
信号ＡＤ４及びＡＤ２を不揮発性メモリ２及びＲＡＭ５
にそれぞれに出力する。アドレス信号ＡＤ１に応じて、
前記特定アドレス領域中の割り当て領域に対応するアド
レスが指定される。その後、ＣＰＵ１からリード信号Ｒ
Ｅが出力され、ＲＡＭ５の退避データが不揮発性メモリ
２から読み出される。読み出されたデータはセレクタ１
４，１５及び７を介してＲＡＭ５に入力され、ＲＡＭ５
に書き込まれる。
【００２２】次に、セレクト信号ＳＥＬ３がＬレベルに
なり、レジスタ６側が選択される。ＣＰＵ１は、アドレ
ス信号ＡＤ３及びＡＤ５をレジスタ６及び不揮発性メモ
リ２にそれぞれ出力する。アドレス信号ＡＤ５に応じ
て、特定アドレス領域中の割り当て領域に対応するアド
レスが指定される。その後、ＣＰＵ１からリード信号Ｒ
Ｅが出力され、レジスタ６の退避データが不揮発性メモ
リ２から読み出される。読み出されたデータはセレクタ
１４、１５及び８を介してレジスタ６に入力され、書き
込まれる。
なり、レジスタ６側が選択される。ＣＰＵ１は、アドレ
ス信号ＡＤ３及びＡＤ５をレジスタ６及び不揮発性メモ
リ２にそれぞれ出力する。アドレス信号ＡＤ５に応じ
て、特定アドレス領域中の割り当て領域に対応するアド
レスが指定される。その後、ＣＰＵ１からリード信号Ｒ
Ｅが出力され、レジスタ６の退避データが不揮発性メモ
リ２から読み出される。読み出されたデータはセレクタ
１４、１５及び８を介してレジスタ６に入力され、書き
込まれる。
【００２３】このようにして、電源が復帰すると、不揮
発性メモリ９に退避されてあったデータがＲＡＭ５及び
レジスタ６に戻され、データの消失を防止できる。尚、
図１では、ＲＡＭ５及びレジスタ６のデータを不揮発性
メモリ２に記憶させているが、電源遮断時等にデータを
失いたくなく一時退避させておきたいデータであれば、
上記回路のデータだけでなく他の回路のデータを一時待
避させることも可能である。
発性メモリ９に退避されてあったデータがＲＡＭ５及び
レジスタ６に戻され、データの消失を防止できる。尚、
図１では、ＲＡＭ５及びレジスタ６のデータを不揮発性
メモリ２に記憶させているが、電源遮断時等にデータを
失いたくなく一時退避させておきたいデータであれば、
上記回路のデータだけでなく他の回路のデータを一時待
避させることも可能である。
【００２４】次に、通常動作中に外部割り込みによるデ
ータの書き換えを説明する。まずＣＰＵ１からセレクト
信号ＳＬ１がＬレベルになり、セレクタ１１はアドレス
信号ＡＤ１をマスクＲＯＭ９の方へ出力させ、セレクタ
１６はマスクＲＯＭ９の出力データをセレクトする。そ
の後、プログラムカウンタ３の現在のカウント値がレジ
スタ（図示せず）に格納された後、プログラムカウンタ
３のカウント値を所定値に設定させる。これにより、マ
スクＲＯＭ９用のアドレス００００Ｈ〜０１００Ｈのい
ずれかを指定するアドレス信号ＡＤ１が出力される。ア
ドレス信号ＡＤ１は、セレクタ１１を介してマスクＲＯ
Ｍ９のアドレス制御部９ａに入力される。そして、ＲＯ
Ｍ９のアドレスが指定されて、ＲＯＭ９のプログラムデ
ータが読み出される。プログラムデータはセレクタ１６
を介してインストラクションデコーダ４に入力され、プ
ログラム命令にデコードされる。さらに、プログラムカ
ウンタＰＣがインクリメントされ、ＲＯＭ９内の次のア
ドレスが指定される。マスクＲＯＭ９には不揮発性メモ
リ２のデータを書き換えるプログラムが書き込まれてお
り、このプログラムに従ってＣＰＵ１が動作する。ま
ず、外部ＲＡＭ１９から書き換えられるデータが読み出
される。読み出されたデータは図示されないＣＰＵ１の
レジスタに保持された後、不揮発性メモリ２のデータ入
力部２ａに入力データＤＡ１として転送される。データ
入力部２ａのデータは不揮発性メモリ２に書き込まれ、
データ書換えが完了する。書換えが完了すると、図示さ
れないレジスタに格納されていた外部割込み直前のカウ
ント値がプログラムカウント３にセットされ、通常動作
に戻る。
ータの書き換えを説明する。まずＣＰＵ１からセレクト
信号ＳＬ１がＬレベルになり、セレクタ１１はアドレス
信号ＡＤ１をマスクＲＯＭ９の方へ出力させ、セレクタ
１６はマスクＲＯＭ９の出力データをセレクトする。そ
の後、プログラムカウンタ３の現在のカウント値がレジ
スタ（図示せず）に格納された後、プログラムカウンタ
３のカウント値を所定値に設定させる。これにより、マ
スクＲＯＭ９用のアドレス００００Ｈ〜０１００Ｈのい
ずれかを指定するアドレス信号ＡＤ１が出力される。ア
ドレス信号ＡＤ１は、セレクタ１１を介してマスクＲＯ
Ｍ９のアドレス制御部９ａに入力される。そして、ＲＯ
Ｍ９のアドレスが指定されて、ＲＯＭ９のプログラムデ
ータが読み出される。プログラムデータはセレクタ１６
を介してインストラクションデコーダ４に入力され、プ
ログラム命令にデコードされる。さらに、プログラムカ
ウンタＰＣがインクリメントされ、ＲＯＭ９内の次のア
ドレスが指定される。マスクＲＯＭ９には不揮発性メモ
リ２のデータを書き換えるプログラムが書き込まれてお
り、このプログラムに従ってＣＰＵ１が動作する。ま
ず、外部ＲＡＭ１９から書き換えられるデータが読み出
される。読み出されたデータは図示されないＣＰＵ１の
レジスタに保持された後、不揮発性メモリ２のデータ入
力部２ａに入力データＤＡ１として転送される。データ
入力部２ａのデータは不揮発性メモリ２に書き込まれ、
データ書換えが完了する。書換えが完了すると、図示さ
れないレジスタに格納されていた外部割込み直前のカウ
ント値がプログラムカウント３にセットされ、通常動作
に戻る。
【００２５】
【発明の効果】本発明によれば、ＲＡＭやレジスタにデ
ータを書き込む毎に、不揮発性メモリに前記データと同
一のデータを書き込むので、書き込み時間の長い不揮発
性メモリであってもデータを記憶させることができ、電
源遮断等の緊急時にデータの消失を防止することができ
る。その為、電源が遮断されたから実際にマイクロコン
ピュータが動作しなくなるまでの時間を短くすることが
可能となり、バックアップコンデンサーを大きくする必
要はない。特に、メモリとして電気的に一括消去可能な
不揮発性メモリを使用するので、電源が遮断された状態
でもデータを記憶することが可能である。
ータを書き込む毎に、不揮発性メモリに前記データと同
一のデータを書き込むので、書き込み時間の長い不揮発
性メモリであってもデータを記憶させることができ、電
源遮断等の緊急時にデータの消失を防止することができ
る。その為、電源が遮断されたから実際にマイクロコン
ピュータが動作しなくなるまでの時間を短くすることが
可能となり、バックアップコンデンサーを大きくする必
要はない。特に、メモリとして電気的に一括消去可能な
不揮発性メモリを使用するので、電源が遮断された状態
でもデータを記憶することが可能である。
【００２６】また、従来では未使用状態であった不揮発
性メモリの一部領域にデータを退避させるので、不揮発
性メモリを有効に利用することができる。
性メモリの一部領域にデータを退避させるので、不揮発
性メモリを有効に利用することができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】従来例を示すブロック図である。
【図３】電気的に一括消去可能な不揮発性メモリの構造
を示す構造図である。
を示す構造図である。
１ ＣＰＵ ２ 不揮発性メモリ ３ プログラムカウンタ ４ インストラクションデコーダ ５ ＲＡＭ ６ レジスタ ７、８、１１〜１８ セレクタ ９ ＲＯＭ １０ オアゲート １９ 外部ＲＡＭ
Claims (4)
- 【請求項１】 演算時データが保持される少なくともＲ
ＡＭ及び／またはレジスタを有するマイクロコンピュー
タにおいて、 プログラムデータが書き込まれ、電気的に一括消去可能
な不揮発性メモリと、 該不揮発性メモリのプログラムを書きかえるためのプロ
グラムが書き込まれるとともに、前記不揮発性メモリの
特定アドレスと同一のアドレスが付されたＲＯＭとを含
み、 前記ＲＡＭ及び／またはレジスタへの書き込み信号に応
じて、前記ＲＡＭ及び／またはレジスタに記憶されるデ
ータを、前記不揮発性メモリの特定アドレス領域に記憶
させる手段を備えることを特徴とするマイクロコンピュ
ータ。 - 【請求項２】 前記不揮発性メモリ及びＲＯＭに付され
た同一アドレスに対して、通常動作時前記ＲＯＭのアド
レスを選択し、書き込み時に前記不揮発性メモリのアド
レスを選択するセレクタ手段を備えることを特徴とする
請求項1記載のマイクロコンピュータ。 - 【請求項３】 データ読み出し時、前記不揮発性メモリ
に記憶されたデータを読み出し、前記ＲＡＭやレジスタ
を転送する手段を備えることを特徴とする請求項１記載
のマイクロコンピュータ。 - 【請求項４】 前記不揮発性メモリにおいて、前記ＲＡ
Ｍまたはレジスタに応じたアドレス信号に基づいてアド
レスが指定され、前記データが前記ＲＡＭまたはレジス
タに応じた書き込み信号により書き込まれることを特徴
とする請求項１または２記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10085563A JPH11282761A (ja) | 1998-03-31 | 1998-03-31 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10085563A JPH11282761A (ja) | 1998-03-31 | 1998-03-31 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11282761A true JPH11282761A (ja) | 1999-10-15 |
Family
ID=13862290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10085563A Pending JPH11282761A (ja) | 1998-03-31 | 1998-03-31 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11282761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150006094A1 (en) * | 2013-06-28 | 2015-01-01 | Solantro Semiconductor Corp. | Inverter with extended endurance memory |
-
1998
- 1998-03-31 JP JP10085563A patent/JPH11282761A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150006094A1 (en) * | 2013-06-28 | 2015-01-01 | Solantro Semiconductor Corp. | Inverter with extended endurance memory |
| US9397500B2 (en) * | 2013-06-28 | 2016-07-19 | Solantro Semiconductor Corp. | Inverter with extended endurance memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100357883C (zh) | 具有数据存储扇区和代码存储扇区并同时支持对两种扇区的读/写访问的单个存储模块的微控制器 | |
| JPH0778766B2 (ja) | ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置 | |
| JP3773607B2 (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH03216745A (ja) | キャッシュメモリ内蔵マイクロプロセッサ | |
| US6792565B1 (en) | Address conversion device for nonvolatile memory | |
| KR100468635B1 (ko) | 비휘발성 반도체 기억 장치 및 정보기기 | |
| JPH07302254A (ja) | マイクロコンピュータシステム | |
| JP2004013477A (ja) | ブートプログラム選択及び更新方法並びにこれを用いたフラッシュメモリ | |
| JP4491267B2 (ja) | 不揮発性半導体記憶装置 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| JPH11282586A (ja) | マイクロコンピュータ | |
| JP3223160B2 (ja) | マイクロコンピュータ | |
| EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
| JPH11353153A (ja) | レジスタ設定回路 | |
| JP2000105701A (ja) | データ処理装置 | |
| JP2012178099A (ja) | 制御装置およびプログラム変更方法 | |
| JP2000276880A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH08161219A (ja) | フラッシュメモリデバイスの制御装置 | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JPH11282766A (ja) | マイクロコンピュータ | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPS631623B2 (ja) | ||
| JP2006190370A (ja) | 半導体装置 | |
| JPH10240622A (ja) | メモリ制御装置 | |
| JPS6037557B2 (ja) | 不揮発性メモリのリフレッシュ方式 |