JPH11284191A5 - - Google Patents
Info
- Publication number
- JPH11284191A5 JPH11284191A5 JP1998084656A JP8465698A JPH11284191A5 JP H11284191 A5 JPH11284191 A5 JP H11284191A5 JP 1998084656 A JP1998084656 A JP 1998084656A JP 8465698 A JP8465698 A JP 8465698A JP H11284191 A5 JPH11284191 A5 JP H11284191A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- formation region
- channel formation
- region
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【発明の名称】薄膜トランジスタおよびその製造方法
【００１１】
このような構成の薄膜トランジスタの製造方法では、たとえば、前記チャネル形成領域を形成するためのアモルファス半導体膜に結晶化処理を行って前記基板の面外方向に柱軸を向ける柱状構造の多結晶半導体膜を形成した後、該多結晶半導体膜をパターニングして柱軸に略平行な側端面を露出させ、しかる後に、前記ゲート絶縁膜および前記ゲート電極を順次形成する（請求項５）。
このような構成の薄膜トランジスタの製造方法では、たとえば、前記チャネル形成領域を形成するためのアモルファス半導体膜に結晶化処理を行って前記基板の面外方向に柱軸を向ける柱状構造の多結晶半導体膜を形成した後、該多結晶半導体膜をパターニングして柱軸に略平行な側端面を露出させ、しかる後に、前記ゲート絶縁膜および前記ゲート電極を順次形成する（請求項５）。
Claims (8)
- 基板上にソース・ドレイン領域の一方となる第１領域と他方となる第２領域との間にチャネルを形成するチャネル形成領域、および該チャネル形成領域に対してゲート絶縁膜を介して対峙するゲート電極を有する薄膜トランジスタであって、
前記チャネル形成領域は、アモルファス半導体膜に対する結晶化処理により形成されて前記基板の面外方向に柱軸を向ける柱状構造の多結晶半導体膜から構成され、
前記ゲート電極は、前記チャネル形成領域を構成する多結晶半導体膜の柱軸に略平行な側端面に対して前記ゲート絶縁膜を介して対峙していることを特徴とする薄膜トランジスタ。 - 請求項１において、前記第１領域および前記第２領域は、前記チャネル形成領域を構成する多結晶半導体膜の下層側および上層側にそれぞれ形成された下層側半導体膜および上層側半導体膜から構成されていることを特徴とする薄膜トランジスタ。
- 請求項２において、前記チャネル形成領域を構成する多結晶半導体膜と前記上層側半導体膜とは、同一のパターニング形状を有していることを特徴とする薄膜トランジスタ。
- 請求項１ないし３のいずれかにおいて、前記チャネル形成領域を構成する多結晶半導体膜は、チャネルを形成する側端面が前記下層側半導体膜の形成領域上に位置し、
当該多結晶半導体膜の側端面と前記下層側半導体膜との間には、これらの膜間にわずかに割り込む絶縁膜を有していることを特徴とする薄膜トランジスタ。 - 請求項１または２に規定する薄膜トランジスタの製造方法であって、前記チャネル形成領域を形成するためのアモルファス半導体膜に結晶化処理を行って前記基板の面外方向に柱軸を向ける柱状構造の多結晶半導体膜を形成した後、該多結晶半導体膜をパターニングして柱軸に略平行な側端面を露出させ、しかる後に、前記ゲート絶縁膜および前記ゲート電極を順次形成することを特徴とする薄膜トランジスタの製造方法。
- 請求項３に規定する薄膜トランジスタの製造方法であって、前記チャネル形成領域および前記上層側半導体膜を形成するための各半導体膜をこの順に形成した後、該２つの半導体膜を一括してパターニングすることを特徴とする薄膜トランジスタの製造方法。
- 請求項４に規定する薄膜トランジスタの製造方法であって、前記下層側半導体膜および前記絶縁膜をこの順に形成した後、該絶縁膜を所定の形状にパターニングした後に、前記基板の全面に前記チャネル形成領域を形成する前記多結晶半導体膜を形成し、しかる後に、当該多結晶半導体膜をパターニングすることを特徴とする薄膜トランジスタの製造方法。
- 基板上にソース・ドレイン領域の一方となる第１領域と他方となる第２領域との間にチャネルを形成するチャネル形成領域、および該チャネル形成領域に対してゲート絶縁膜を介して対峙するゲート電極を有する薄膜トランジスタであって、
前記チャネル形成領域は、前記基板の面外方向に柱軸を向ける柱状構造の多結晶半導体膜から構成され、
前記ゲート電極は、前記チャネル形成領域を構成する多結晶半導体膜の柱軸に略平行な側端面に対して前記ゲート絶縁膜を介して対峙していることを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465698A JP3788021B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465698A JP3788021B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜トランジスタおよびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11284191A JPH11284191A (ja) | 1999-10-15 |
| JPH11284191A5 true JPH11284191A5 (ja) | 2004-08-05 |
| JP3788021B2 JP3788021B2 (ja) | 2006-06-21 |
Family
ID=13836771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08465698A Expired - Fee Related JP3788021B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3788021B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4759598B2 (ja) * | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
| KR101796909B1 (ko) * | 2009-10-30 | 2017-12-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 비선형 소자, 표시 장치, 및 전자 기기 |
| KR101520024B1 (ko) | 2009-11-28 | 2015-05-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| CN115188830A (zh) * | 2022-07-27 | 2022-10-14 | 武汉华星光电技术有限公司 | 垂直结构的薄膜晶体管及电子器件 |
| CN119604027B (zh) * | 2023-09-06 | 2025-12-12 | 武汉华星光电技术有限公司 | 半导体器件、显示面板及芯片 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2546982B2 (ja) * | 1983-07-01 | 1996-10-23 | セイコー電子工業株式会社 | 薄膜トランジスタ |
| JPS60157260A (ja) * | 1984-01-26 | 1985-08-17 | Seiko Instr & Electronics Ltd | 縦型薄膜トランジスタ |
| JPS63293881A (ja) * | 1987-05-26 | 1988-11-30 | Ricoh Co Ltd | 縦型ｍｏｓ型薄膜トランジスタ |
| JPS63296378A (ja) * | 1987-05-28 | 1988-12-02 | Toppan Printing Co Ltd | 縦型薄膜トランジスタ |
| JPH01283879A (ja) * | 1988-05-11 | 1989-11-15 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形半導体装置とその製造方法 |
| JPH07106588A (ja) * | 1993-10-04 | 1995-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-03-30 JP JP08465698A patent/JP3788021B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10189966A5 (ja) | ||
| JPH0793441B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2006313906A5 (ja) | ||
| JPS59208783A (ja) | 薄膜トランジスタ | |
| KR970052527A (ko) | Mos구조용 게이트 전극 제조 방법 | |
| JPH0793442B2 (ja) | 積層薄膜トランジスター及びその製造方法 | |
| JP2002026279A5 (ja) | ||
| KR920010975A (ko) | 반도체장치 및 그의 제조방법 | |
| KR100488844B1 (ko) | 이중 게이트 ｍｏｓｆｅｔ 트랜지스터 및 그 제조 방법 | |
| JPH11243150A5 (ja) | ||
| JP3425603B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0445975B2 (ja) | ||
| JPH10189888A5 (ja) | ||
| JPH10135350A5 (ja) | ||
| JPH05343687A (ja) | 薄膜トランジスタ | |
| JPS63293881A (ja) | 縦型ｍｏｓ型薄膜トランジスタ | |
| JP4447304B2 (ja) | 半導体装置及びその作製方法 | |
| JPH05190854A (ja) | 半導体装置の製造方法 | |
| JP2000133590A5 (ja) | 半導体装置の製造方法 | |
| JP2515040B2 (ja) | 半導体装置およびその製造方法 | |
| TWI253757B (en) | Fabricating method of thin film transistor | |
| KR100370144B1 (ko) | 반도체 소자의 이중게이트 형성 방법 | |
| TW476109B (en) | Manufacturing method of floating gate | |
| JP2556619B2 (ja) | 半導体装置の製造方法 | |
| JPH03289137A (ja) | 薄膜トランジスタ |