JPH11284196A

JPH11284196A - 半導体装置の作製方法

Info

Publication number: JPH11284196A
Application number: JP10064098A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1998-03-27
Filing date: 1998-03-27
Publication date: 1999-10-15
Anticipated expiration: 2018-03-27
Also published as: JP4115582B2

Abstract

(57)【要約】【課題】ゲルマニウムを用いたアモルファスシリコン
膜の結晶化工程のスループット・生産性を向上する。【解決手段】ゲルマニウム膜１０３を成膜する前に、
アルゴンをスパッタガスに用いて、アモルファスシリコ
ン膜１０３表面をスパッタエッチング処理する。スパッ
タエッチング処理工程以降、ゲルマニウム膜１０３を成
膜するまで、アモルファスシリコン膜１０２表面を大気
雰囲気に曝さないようすることで、ゲルマニウム膜１０
３がアモルファスシリコン膜１０３との界面で不活性な
酸化ゲルマニウムが形成されることを防ぐ。よって、ゲ
ルマニウムを核としたアモルファスシリコン膜の結晶化
の生産性が向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本明細書で開示する発明は、
半導体薄膜を用いた薄膜トランジスタ（ＴＦＴ）で構成
された回路を有する半導体装置の作製方法に関するもの
であり、特に絶縁表面上に形成された結晶性半導体薄膜
の作製方法に関する。

【０００２】なお、本明細書中では半導体特性を利用し
て機能し得る装置全てを半導体装置と呼ぶ。従って、上
記特許請求の範囲に記載された半導体装置は、ＴＦＴ等
の単体素子だけでなく、ＴＦＴで構成した半導体回路や
電気光学装置およびそれらを部品として搭載した電子機
器をも包含する。

【０００３】

【従来の技術】近年、ガラスや石英などの絶縁性基板上
に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を
用いて薄膜トランジスタ（ＴＦＴとも表記される）を作
製する技術が注目されている。ＴＦＴは特に、液晶表示
装置等のアクティブマトリクス回路を備えた画像表示装
置のスイッチング素子としての開発が急がれている。例
えば、液晶表示装置においてはマトリクス状に配列され
た画素領域を個々に制御する画素マトリクス回路、画素
マトリクス回路を制御する駆動回路、さらに外部からの
データ信号を処理するロジック回路（演算回路、メモリ
回路、クロックジェネレータなど）等のあらゆる半導体
回路にＴＦＴを応用する試みがなされている。

【０００４】最近では、非晶質珪素膜（アモルファスシ
リコン膜）よりも動作速度の速いＴＦＴが作製できると
いう利点を生かして結晶性珪素膜（ポリシリコン膜）を
利用したＴＦＴの量産が開始されている。

【０００５】本出願人は以前からポリシリコン膜の研究
を進め、より単結晶に近い膜質を有するポリシリコン膜
の開発を急いできた。その様なポリシリコン膜の形成方
法として本出願人は特開平9-312260号公報に記載された
技術を開示している。この公報ではアモルファスシリコ
ン膜の結晶化に際して結晶化を助長する触媒元素として
ニッケル等の金属元素を利用し、結晶化後に７００℃を
超える温度での加熱処理を施して、ポリシリコン膜の結
晶性を改善する方法が開示されている。

【０００６】しかしながら結晶化の触媒としてニッケル
を用いたポリシリコン膜を酸化性雰囲気に触れさせて直
接熱処理すると、局所的に酸化シリコン（ＳｉＯ_x）が
異常成長する場合がある。この酸化シリコンの異常成長
はちょうど“みみず腫れ”のようにポリシリコン膜の表
面に現れる。このような酸化シリコンが存在すると、Ｔ
ＦＴ作製工程中に酸化シリコンだけが除去されてシリコ
ンが切断されるといった問題が発生する。

【０００７】図１０に示すのは酸化シリコンの異常成長
が生じているポリシリコン膜の断面ＳＥＭ写真である。
矢印で示す位置に酸化シリコンが異常発生し、活性層で
あるシリコン膜を殆ど分断していることが確認できる

【０００８】そのため、上記公報に記載された技術で形
成されたポリシリコン膜は、ポリシリコン膜の表面が直
接酸化性雰囲気に触れた状態で、加熱処理を加えること
は避けなければならなかった。例えば、ポリシリコン膜
の表面に熱酸化膜を形成する場合には、表面を絶縁膜で
被覆しておくなどの工夫が必要であり、それがプロセス
を煩雑にする原因ともなっていた。

【０００９】

【発明が解決しようとする課題】本出願人によれば、結
晶化の触媒としてニッケルを用いた場合に発生する酸化
シリコンの異常成長は、ポリシリコン膜中に存在するニ
ッケルシリサイドが集中的に酸化されることに起因する
と考えている。本発明は、ニッケルを用いずにシリコン
との整合性の高いゲルマニウムに着目し、ゲルマニウム
を触媒として用いることで、上述したような局所的なシ
リコンの異常酸化が起こらないようにしたものである。

【００１０】ゲルマニウムを触媒元素としてアモルファ
スシリコン膜を結晶化させる技術に関しては、Subraman
ian他が「1997 Symposium on VLSI Technology Digest
ofTechnical Papers 97-98頁」に掲載の論文におい
て、ゲルマニウムを用いて結晶化したポリシリコン膜を
用いてＴＦＴを作製したことを報告している。この論文
には、ゲルマニウムを用いた結晶化の過程は、低温の加
熱によってアモルファスシリコン膜とゲルマニウム膜と
の界面でゲルマニウムが核となり、固相成長によってシ
リコンの結晶化が進行することが記載されている。

【００１１】しかしながら、ゲルマニウムは比較的酸化
され易い。シリコンとの界面で酸化ゲルマニウムが形成
されてしまうと酸化ゲルマニウムが不活性なために、シ
リコンとゲルマニウムとが反応がしづらくなり結晶化が
進行を妨げることとなる。また、ニッケルを用いたシリ
コンの結晶成長距離は数１０μｍにおよぶが、ゲルマニ
ウムを用いた場合は結晶成長距離が高々１μｍ程度しか
ない。そのため、シリコンの結晶成長を阻害する要素は
できるだけ排除することが望まれる。よって、ゲルマニ
ウム膜にシリコンとの界面で酸化ゲルマニウムが形成さ
れることは避ける必要がある。

【００１２】本発明の目的は、上記の問題点を解消し
て、ゲルマニウムを用いたアモルファスシリコン膜の結
晶化工程のスループット・生産性を向上するための技術
を提供することにある。

【００１３】

【課題を解決するための手段】上述した問題点を解消す
るために、本発明は、絶縁表面に形成された複数の薄膜
トランジスタを用いた回路を有する半導体装置の作製方
法であって、１）基板の絶縁表面上にアモルファスシリ
コン膜を形成する第１の工程と、２）不活性ガスによっ
て、前記アモルファスシリコン膜表面をスパッタエッチ
ング処理する第２の工程と、３）前記アモルファスシリ
コン膜の表面に接してゲルマニウム膜を形成する第３の
工程と、４）加熱処理により前記アモルファスシリコン
膜を結晶化させてポリシリコン膜に変成させる第４の工
程と、を有し、第２の工程から第４の工程まで、前記基
板を大気雰囲気に曝さないことを特徴とする。

【００１４】本発明では、アモルファスシリコン膜とゲ
ルマニウム膜との界面に、不活性な酸化ゲルマニウムが
形成されることを防ぐために、ゲルマニウム膜が成膜さ
れるアモルファスシリコン表面をスパッタエッチングし
て、その表面に吸着した酸素、不純物や自然酸化膜を除
去する工程を有することと、ゲルマニウム膜が形成され
るまで、アモルファスシリコン膜表面を、大気雰囲気に
曝さないようにすることが重要になる。このようにする
ことによって、ゲルマニウム膜がアモルファスシリコン
膜との界面において酸化されることを防いで、アモルフ
ァスシリコン膜を結晶化が効率よく進行するようにす
る。

【００１５】

【発明の実施の形態】図を用いて本発明の実施の形態
を説明する。

【００１６】〔実施形態１〕本発明の実施形態を図１を
用いて説明する。図１には、アモルファスシリコン膜を
結晶化してポリシリコン膜に変成するまでの工程が図示
されている。まず、絶縁表面を有する基板１０１を用意
する。基板として、ガラス基板や石英基板、結晶化ガラ
ス基板を用いることができる。またガラス基板や結晶化
ガラス基板を用いた場合には、不純物拡散を防止するた
めに、酸化シリコン膜や窒化シリコン膜等の下地絶縁膜
を形成し、この絶縁膜表面にポリシリコン膜を形成すれ
ばよい。また、表面を熱酸化したシリコン基板を用いる
こともできる。

【００１７】基板表面に、酸化シリコン膜や窒化シリコ
ン膜等の下地絶縁膜を形成することで、表面の平坦化・
平滑化できるという効果が期待でき、その絶縁膜表面に
形成されるアモルファスシリコン膜にストレスを与えな
いため、アモルファスシリコン膜の結晶成長距離を長く
なるという効果が期待できる。基板表面を平坦化・平滑
化する効果が高い絶縁まくは、熱酸化シリコン膜であ
る。本発明では、石英基板や結晶化ガラス基板、シリコ
ン基板等、高耐熱性基板を用いた場合、表面（アモルフ
ァスシリコン膜が形成される面）、さらに基板全てを覆
うようにアモルファスシリコン膜を形成し熱酸化させれ
ばよい。

【００１８】基板１０１の絶縁表面上にアモルファスシ
リコン膜１０２を成膜する。成膜方法はプラズマＣＶＤ
（ＰＣＶＤ）法、減圧ＣＶＤ（ＬＰＣＶＤ）法、熱ＣＶ
Ｄ法を用いることができる。また成膜ガスとしてはシラ
ン（ＳｉＨ₄ ）又はジシラン（Ｓｉ₂Ｈ₆ ）を用いる。
また、アモルファスシリコン膜１０１の膜厚はＴＦＴの
活性層として適当な値であり、３０〜２５０ｎｍ（代表
的には１００〜１５０ｎｍ）とすればよい。（図１
（Ａ））

【００１９】なお、アモルファスシリコン膜成膜中に混
入する炭素、酸素及び窒素は後の結晶化を阻害する要因
となり、徹底的に低減することが好ましい。具体的に
は、アモルファスシリコン膜１０２の炭素及び窒素の濃
度はいずれも５×１０¹⁸atoms/cm³ 未満（代表的には５
×１０¹⁷atoms/cm³ 以下）とし、酸素の濃度は１．５×
１０¹⁹atoms/cm³ 未満（代表的には１×１０¹⁸atoms/cm
³以下）とするのが望ましい。

【００２０】本出願人の経験では、炭素、酸素及び窒素
が上述の濃度範囲を超えると、ＴＦＴの特性が急激に悪
化するという知見を得ている。おそらくシリコンの結晶
化が阻害され、十分な結晶性を有するポリシリコン膜が
得られないためと考えられる。従って、上述の濃度範囲
に収めることが重要となる。また、上述の不純物はＴＦ
Ｔ作製過程で意図的に添加されない限りは、上述の濃度
範囲を超えることはない。

【００２１】次に、アモルファスシリコン膜１０２表面
上にゲルマニウム膜１０３を形成する。ゲルマニウム膜
１０３の膜厚は１〜５０ｎｍ、好ましくは１〜１０ｎｍ
とすればよい。（図１（Ｂ））

【００２２】ゲルマニウム膜１０３を成膜する前に、ア
モルファスシリコン膜１０２表面を不活性ガスによって
スパッタエッチングして、その表面に形成された自然酸
化膜や、不純物を除去する。不活性ガスとしては、代表
的にはアルゴン（Ａｒ）を用いる。エッチング時の圧力
は１０^-3〜１０^-1Ｐａとし、温度は室温〜４５０℃とす
る。また、基板１０１をカソードとするためのＲＦ電源
の出力は３０〜３００Ｗとする。

【００２３】スパッタエッチング後、アモルファスシリ
コン膜１０２表面を大気雰囲気に曝らさないようにし
て、ゲルマニウム膜１０３を成膜する。したがって、ゲ
ルマニウム膜１０３を形成するまでは基板１０１が存在
する雰囲気に酸素等の酸化性物質ができるだけ含まれな
いようにするために、減圧状態でかつ窒素やアルゴンな
どの不活性雰囲気とする。またゲルマニウム膜１０３の
成膜法方法は、スパッタエッチングするための処理室か
ら、ゲルマニウム膜を成膜する処理室へ基板と搬送する
際に、アモルファスシリコン膜１０２表面を大気に曝さ
ないようにすることができれるような成膜方法であれば
良い。代表的には、後述するようにスパッタ法を用いる
ことができが、条件さえ満足できればＣＶＤ法など他の
方法を用いることができる。

【００２４】ゲルマニウム膜１０３を成膜後、加熱処理
により前記アモルファスシリコン膜１０２を結晶化させ
てポリシリコン膜１０４に変成させる。加熱処理するこ
とによって、ゲルマニウムを核にして、アモルファスシ
リコン膜１０２のゲルマニウム膜１０３との界面に、シ
リコンの結晶核が発生する。この結晶核を起点にして結
晶粒が成長しポリシリコン膜１０４に変成される。（図
１（Ｃ））

【００２５】結晶化工程でのアモルファスシリコン膜１
０２の加熱温度は４５０〜６５０℃（好ましくは５００
〜５５０℃）とする。６００℃を上限としたのは、ゲル
マニウムを核にした結晶成長だけを行わせるようにする
ためである。６００℃を超えると、ゲルマニウム膜１０
３との界面以外に、アモルファスシリコン膜１０２内で
の自然核が多く発生してしまう。このためゲルマニウム
を核とした結晶成長と自然核からの結晶成長が同時に進
行して、結晶性が乱れるからである。なお、結晶化工程
はファーネスアニール、ランプアニール、レーザーアニ
ールのいずれの手段を用いても良く、アモルファスシリ
コン膜１０２を加熱できればよい。

【００２６】加熱時間は、ファーネスアニールを用いた
場合には８〜２０時間、キセノンランプを照射するＲＴ
Ａ法を用いた場合には、キセノンランプの照射時間を数
秒〜数分程度にすればよい。

【００２７】結晶化工程が終了後、ゲルマニウム膜１０
３を除去し、ポリシリコン膜１０４をパターニングして
ＴＦＴの活性層を形成する。以降は、公知のトップゲー
ト型ＴＦＴの製造方法、例えば実施例１や実施例２に示
す作製方法に従って、ＴＦＴを完成すればよい。

【００２８】ＴＦＴの作製工程において、ゲート絶縁膜
を熱酸化膜で形成工程、熱酸化膜を形成・除去すること
で活性層を薄くする工程等、酸化性雰囲気に活性層が接
した状態で熱処理しても、本発明ではポリシリコン膜に
ニッケル元素が存在しないため、ポリシリコン膜を酸化
性雰囲気に直接に接しても、局所的な酸化シリコンの異
常成長を防ぐことができる。

【００２９】また本発明では、スパッタエッチング処理
以降、ゲルマニウム膜１０３を成膜するまで、アモルフ
ァスシリコン膜１０２表面を大気雰囲気に曝さないよう
することで、ゲルマニウム膜１０３がアモルファスシリ
コン膜１０３との界面で酸化されることを防ぐことがで
きるので、ゲルマニウムを核とした結晶化工程の生産性
を向上させることができる。

【００３０】ここでは、スパッタエッチング処理以降ゲ
ルマニウム膜１０３を成膜する間、アモルファスシリコ
ン膜１０２表面を大気雰囲気に曝さないようしたが、更
にゲルマニウム膜１０３を成膜した以降も結晶化工程ま
で、基板１０１を大気雰囲気に曝さないようにして、ゲ
ルマニウム膜１０３が酸素などの酸化性物質に接触する
ことを避けるのが好ましく、結晶化工程の雰囲気は窒素
等の不活性雰囲気や水素雰囲気とする。

【００３１】このように、スパッタエッチング処理工程
から結晶化工程まで、基板を大気雰囲気に曝さないよう
にするには、スパッタエッチング処理工程、ゲルマニウ
ム膜の成膜工程、結晶化工程までを同一の装置内で実施
するのが容易である。例えば図４に示すような、複数の
処理室１４〜１７を備えたマルチタスク型のスパッタ装
置を用いればよい。エッチング室１６でスパッタエッチ
ング処理し、スパッタ室１４でゲルマニウム膜を成膜
し、加熱手段を備えた加熱室１７で結晶化工程を行えば
よい。

【００３２】スパッタ装置の気密を破らないようにする
ことで、基板１０１を大気雰囲気に曝さないようにする
ことが容易にできる。また、スパッタエッチング処理工
程、ゲルマニウム膜成膜工程、結晶化工程を連続して行
うことができるため、スループットの向上が図れる。ま
た、これらの工程を行うには、それぞれの処理室内の真
空度が１０^-4〜１０^-6Ｐａまで減圧して、酸素などの酸
素供給源をできるだけ減少させた状態にしてから、基板
を搬入することが好ましい。

【００３３】マルチタスク型のスパッタ装置に限定され
るものではなく、基板１０１を大気雰囲気に曝さないよ
うできればよく、チャンバーを直線的に配置したインラ
イン型の装置でもよい。

【００３４】〔実施形態２〕本実施形態を図５を用い
て説明する。本実施形態は実施形態１の変形例であり、
実施形態１では、図１（Ｂ）に示すようにアモルファス
シリコン膜１０２の表面全体に接してゲルマニウム膜１
０３を形成したが、アモルファスシリコン膜表面に部分
的に接してゲルマニウム膜を形成することによって、ア
モルファスシリコンをラテラル成長させることができ
る。

【００３５】先ず絶縁表面を有する基板２０１上に、ア
モルファスシリコン膜をＴＦＴの活性層の形状にパター
ニングして、島状領域２０２、２０３を形成する。（図
５（Ａ））

【００３６】次に、開口部２０２ａ〜２０２ｄを有する
マスク絶縁膜２０４を形成する。マスク絶縁膜として
は、酸化シリコン膜を利用することができる。マスク絶
縁膜２０４には、島状領域２０２、２０３のソース領域
となる領域２０２ａ、２０３ａ及びドレイン領域となる
領域２０２ｂ、２０３ｂ上に開口部２０２ａ〜２０２ｄ
が形成されている。（図５（Ｂ））

【００３７】次に、開口部２０２ａ〜２０２ｄにおい
て、露出されている領域２０２ａ、２０３ａ及びドレイ
ンとなる領域２０２ｂ、２０３ｂ表面をＡｒガスを用い
てスパッタエッチングする。そして基板２０１を大気雰
囲気に曝さないようにして、その後ゲルマニウム膜２０
４を形成する。（図５（Ｃ））

【００３８】そして不活性雰囲気又は水素雰囲気内で４
５０〜６００℃の温度で加熱して、アモルファスシリコ
ン膜でなる島状領域２０２、２０３を結晶化して、ポリ
シリコン膜でなる活性層２１１と２１２を得る。ゲルマ
ニウム膜２０５が領域２０２ａ、２０２ｂ、２０３ａ、
２０３ｂで選択的にアモルファスシリコン膜と接してい
るため、矢印で示すような横方向（膜表面と平行な方
向）に結晶成長が進行する。このような結晶成長はラテ
ラル成長（横成長）と呼ばれている。（図５（Ｄ））

【００３９】本実施形態の場合には、ソース領域となる
領域２０２ａ、２０３ａ及びドレイン領域となる領域２
０２ｂ、２０３ｂを起点にして、結晶成長が進行するた
め、チャネル形成領域が形成される領域２０２ｃ、２０
３ｃで成長の先端がぶつかり粒界が形成され、結晶成長
が止まる。ゲルマニウムを結晶化の核に用いた場合に
は、６００℃、８時間の加熱処理で、ラテラル成長の距
離は最大で１μｍ程度であった。

【００４０】そのためチャネル形成領域を少なくとも結
晶化させるという要求（即ち、ＴＦＴの電気的特性から
の要求）と、スループットや生産性との兼ね合いから、
チャネル長方向の領域２０２ａと２０２ｂ間の距離L1、
及びチャネル長方向の領域２０３ａと２０３ｂ間の距離
L2（即ちチャネルが形成される領域２０２ｃ、２０３ｃ
のチャネル長方向の長さL1、L2）は、ラテラル成長距離
を考慮すれば、２μｍ以下、好ましくは１μｍ以下（も
ちろんゼロは含まれない）とすることが好ましい。

【００４１】〔実施形態３〕本実施形態を図７を用い
て説明する。本実施形態は実施形態２のマスク絶縁膜の
変形例である。図７において、図５と同じ符号は同じ構
成要素を示す。実施形態２では、１つの島状領域２０２
を結晶化させるために、ソース領域となる領域２０２ａ
とドレイン領域となる領域２０２ｂ双方にゲルマニウム
膜２０３が接するようにしたが、本実施形態では、いず
れか一方の領域２０２ａ又は２０２ｂでゲルマニウム膜
が島状領域と接するようにしたものである。

【００４２】そこで、本実施形態のマスク絶縁膜３０４
は島状領域２０２と２０３のソース領域となる領域２０
２ａ、２０３ａ上に開口部３０４ａ、３０４ｂを有す
る。（図７（Ａ））

【００４３】次に、マスク絶縁膜３０４上にゲルマニウ
ム膜３０５を成膜する。ゲルマニウム膜３０５は島状領
域２０２と２０３のソース領域となる領域２０２ａ、２
０３ａのみで接する。（図７（Ｂ））

【００４４】この状態で加熱処理を行ってラテラル成長
させて、ポリシリコン膜でなるＴＦＴの活性層３１１、
３１２を得る。以下、実施例１や２で示す公知の作製方
法でＴＦＴを作製すればよい。（図７（Ｃ））

【００４５】ここでは、矢印で示すように島状領域２０
２と２０３でのラテラル成長は一方向で進行するため、
実施形態２のようにチャネル形成領域が形成される領域
２０２ｃ、２０３ｃで成長の先端がぶつかり粒界が形成
されることがない。よって、キャリア移動度が優れたＴ
ＦＴを得ることができる。

【００４６】なお、上述したように、生産性の点からラ
テラル成長距離に限度があり、本実施形態では、結晶成
長の起点となる領域が１活性層につき１箇所であるた
め、上記のチャネルが形成される領域２０２ｃ、２０３
ｃのチャネル長方向の長さL1、L2は１μｍ以下、好まし
くは０．５μｍ以下（もちろんゼロは含まれない）とす
ることが好ましい。

【００４７】なお、実施形態２、３では、アモルファス
シリコン膜をＴＦＴの活性層の形状にパターニングした
が、アモルファスシリコン膜をポリシリコン膜に変成し
た後、シリコン膜をパターニングしても良い。

【００４８】

【実施例】以下、図１〜図９を用いて、本発明の実施例
を詳細に説明する。なお、本発明の半導体装置は、実施
例で示すアクティブマトリクス基板やＣＭＯＳ回路の構
成に限定されるものではない。

【００４９】〔実施例１〕本実施例を図１〜図４を用
いて説明する。本実施例では、本発明の半導体回路とし
て、液晶表示装置のアクティブマトリクス基板を作製す
る方法を示し、同一基板上に、アクティブマトリクス回
路のスイッチング素子となるＮチャネル型ＴＦＴと、ア
クティブマトリクス回路を駆動するドライバ回路のＣＭ
ＯＳＴＦＴを作製する方法を示す。

【００５０】石英基板１０１上に減圧ＣＶＤ法によって
アモルファスシリコン膜１０２を５０ｎｍの厚さに成膜
する。（図１（Ａ））

【００５１】次に、アモルファスシリコン膜１０２表面
をアルゴンによってスパッタエッチングする。その後、
アモルファスシリコン膜１０２表面全体に接してゲルマ
ニウム膜１０３スパッタ法にてゲルマニウム膜１０４を
形成する。ゲルマニウム膜の成膜条件は、ターゲットを
ゲルマニウム、スパッタガスにアルゴンを用い、成膜温
度を室温、到達圧力４×１０^-4Ｐａ以下、成膜時のＤＣ
電流は０．４Ａとする。（図１（Ｂ））

【００５２】次に、アモルファスシリコン膜１０２を結
晶化させて、ポリシリコン膜１０４に変成させる。（図
１（Ｃ））

【００５３】本実施例では、スパッタエッチング工程か
ら結晶化工程までをマルチタスク型のスパッタ装置によ
って、連続処理する。図４にスパッタ装置の概略の構成
図を示す。図４（Ａ）は上面図であり、図４（Ｂ）は破
線Ｘ−Ｘ’での断面構成図を示す。

【００５４】１１は共通室、１２、１３はロードロック
室、１４、１５はスパッタ室、１６はエッチング室であ
り、１７は加熱室である。各室１２〜１７はゲート弁を
介して共通室１１に連結されており、室１１〜１７ごと
に気密性を保持できるようになっている。また各室１１
〜１７ごとに減圧状態にするための排気系（図示せず）
と、雰囲気制御用のガスやスパッタガスを供給するため
のガス供給系（図示せず）とが設けられている。スパッ
タ室１４、１５、エッチング室１６及び加熱室１７の排
気系には到達真空度１０^-6Ｐａを実現するためにクライ
オポンプを備えている。

【００５５】共通室１１には処理基板１０を室１２〜１
７へ移動刷るためのロボットアーム３１が設けられてい
る。ロボットアーム３１の基板保持部分は矢印で示すよ
うに３次元的に移動自在とされている。また、ロボット
アーム３１は処理基板１０の主表面（素子形成面）が下
向きに搬送されるフェイスダウン方式となっており、主
表面にゴミが付着するのを抑えている。

【００５６】ロードロック室１２、１３は処理基板１０
を装置外部に搬入・搬出するための室である。処理基板
１０は基板搬送カセット３２、３３に収納されて、装置
に搬入・搬出される。

【００５７】スパッタ室１４、１５はほぼ同じ構造を有
しており、図４（Ｂ）を用いてスパッタ室１４の構成を
説明する。スパッタ室１４には、ターゲット支持台４
１、ターゲット４２、シャッター４３、フェイスダウン
方式の基板ホルダー４４が設けられているされている。
基板ホルダー４４は処理基板１０の端部数ミリを支持す
るように設計されており、基板１０の汚染をできるだけ
小さくしている。ターゲット４２には図示しないＤＣ電
源からＤＣ電力が供給されようになっている。スパッタ
室１４、１５で成膜する材料によってガス供給系等の仕
様が決められる。

【００５８】また、本実施例においては、エッチング室
１６はスパッタ室１４、１５とほぼ同様な構成である
が、ＤＣ電源の代わりにＲＦ電源が接続されており、基
板１０にＲＦ電圧を供給して負のセルフバイアス電圧が
印加されるようになっている。

【００５９】加熱室１７は結晶化工程用の室であり、ス
ループットの点から加熱手段としてＲＴＡ処理を可能な
構成とした。フェイスダウン方式の基板ホルダー５１
と、基板１０両面を加熱するために、キセノンランプ５
２、５３とが設けられている。キセノンランプ５３が基
板主表面を加熱するメインランプとなる。

【００６０】本実施例では、加熱室１７の仕様をスルー
プットを考慮して、ＲＴＡ処理用の室としたが、電気炉
を備えたファーネスアニール処理によって加熱できる室
としても良い。

【００６１】本実施例の、図４に示すスパッタ装置の使
用方法を以下に説明する。アモルファスシリコン膜１０
２を成膜した基板１０１をロードロック室１２からスパ
ッタ装置内に搬送する。ロードロック室１２を減圧状態
にした後に窒素雰囲気とする。共通室１１、スパッタ室
１４、１５、エッチング室１６も減圧状態にされ、到達
圧力１０^-6Ｐａとされている。

【００６２】ゲート弁２２を開放し、ロボットアーム３
１によって基板１０をエッチング室１６に移動する。な
お、雰囲気の混合を避けるため、２つのゲート弁２２、
２７は同時に開放しないように制御される。以下も同様
である。エッチング室１６の基板ホルダーに基板を固定
し、基板にＲＦ電圧を印加しながらアルゴンガスによっ
てスパッタエッチング処理を行う。エッチングによって
アモルファスシリコン膜１０２表面の不純物や自然酸化
膜が除去される。

【００６３】次に、基板をスパッタ室１４に移動してゲ
ルマニウム膜１０３を成膜する。そして加熱室１７に基
板を移動する。加熱室１７は窒素雰囲気とし、キセノン
ランプ５２、５３によって基板を加熱して、アモルファ
スシリコン膜１０２を結晶化させる。結晶化工程が終了
したら、基板をロードロック室１３のカセット３３内に
移動し、スパッタ装置から搬出する。そしてポリシリコ
ン膜１０４上に残存するゲルマニウム膜１０３を硫酸過
水溶液（Ｈ₂ＳＯ₄ ：Ｈ₂Ｏ₂ ＝１：１）で除去する。

【００６４】また、結晶化工程の前に、ゲルマニウム膜
の酸化をできるだけ抑制するために、スパッタ室１４で
ゲルマニウム膜を成膜した後、スパッタ室１５でゲルマ
ニウム表面に酸化シリコン膜を成膜して、ゲルマニウム
表面を覆ってしまうことも有効である。この場合には、
図４のスパッタ装置外部で結晶化工程を行った場合で
も、結晶化の低下を抑制することができる。

【００６５】以下図２、図３を用いて、得られたポリシ
リコン膜１０４を用いてアクティブマトリクス基板を作
製する工程を説明する。なお、本実施例では基板上にＣ
ＭＯＳ回路で構成したドライバ回路とＮチャネル型ＴＦ
Ｔ（Ｎチャネル型ＴＦＴ）で作製した画素マトリクス回
路とを一体形成したアクティブマトリクス型液晶表示装
置（ＡＭＬＣＤ）を例にとる。

【００６６】ガラス基板１０１上にポリシリコン膜１０
４を形成したら、パターニングしてＴＦＴの活性層１１
１〜１１３を形成する。活性層１１１と１１２はＣＭＯ
Ｓ回路を構成するＴＦＴに用いられ、活性層１１３は画
素マトリクス回路に用いられる。（図２（Ａ））

【００６７】次に、プラズマＣＶＤ法（又は減圧熱ＣＶ
Ｄ法）により酸化シリコン膜１１４を１２０ｎｍの膜厚
に形成する。なお、他にも酸化窒化シリコン膜（ＳｉＯ
_xＮ_yで示される）又は窒化シリコン膜を用いることが
できる。さらに、これらを自由に組み合わせて積層構造
としても良い。

【００６８】次に、酸化シリコン膜１１４の上にＮ型導
電性を呈するポリシリコン膜からなるゲート電極１１５
〜１１７を形成する。ゲート電極１１５〜１１７の膜厚
は２００〜３００ｎｍの範囲で選択すれば良い。（図２
（Ｂ））

【００６９】ゲート電極１１５〜１１７を形成したら、
ゲート電極１１５〜１１７をマスクとしてドライエッチ
ング工程により、ゲート電極（及びゲート配線）の直下
のみに酸化シリコン膜が残存する状態となる。勿論、ゲ
ート電極１１５〜１１７の下に残った部分が実際にゲー
ト絶縁膜として機能する部分である。

【００７０】次に、Ｐチャネル型ＴＦＴとなる領域をレ
ジストマスク１１９で隠し、Ｎ型を付与する不純物（本
実施例ではリン）をプラズマドーピング法により添加す
る。この時形成される低濃度不純物領域１２０、１２１
の一部は後にＬＤＤ（Lightly Doped Drain ）領域とな
るので、１×１０¹⁷〜５×１０¹⁸atoms/cm³ の濃度でリ
ンを添加する。（図２（Ｃ））

【００７１】次に、レジストマスク１１９を除去した
後、Ｎチャネル型ＴＦＴとなる領域をレジストマスク１
２２で覆い、Ｐ型を付与する不純物（本実施例ではボロ
ン）をプラズマドーピング法により添加する。この時
も、リンの場合と同様に低濃度不純物領域１２３を形成
する。（図２（Ｄ））

【００７２】こうして図２（Ｄ）の状態が得られたら、
レジストマスク１２２を除去した後、エッチバック法を
用いてサイドウォール１２４〜１２６を形成する。本実
施例ではサイドウォール１２４〜１２６を窒化シリコン
膜で構成する。

【００７３】こうしてサイドウォール１２４〜１２６を
形成したら、再びＰチャネル型ＴＦＴとなる領域をレジ
ストマスク１２７で隠し、リンを添加する。この時はリ
ンよりもドーズ量を高くする。

【００７４】リンの添加工程によりＣＭＯＳ回路を構成
するＮチャネル型ＴＦＴのソース領域１２８、ドレイン
領域１２９、低濃度不純物領域（ＬＤＤ領域）１３０、
チャネル形成領域１３１が画定する。また、画素マトリ
クス回路を構成するＮチャネル型ＴＦＴのソース領域１
３２、ドレイン領域１３３、低濃度不純物領域（ＬＤＤ
領域）１３４、チャネル形成領域１３５が画定する。
（図３（Ａ））

【００７５】次に、レジストマスク１３４を除去した
後、レジストマスク１３６でＮチャネル型ＴＦＴとなる
領域を隠し、ボロンをリンよりも高いドーズ量で添加す
る。このボロンの添加工程によりＣＭＯＳ回路を構成す
るＰチャネル型ＴＦＴのソース領域１３７、ドレイン領
域１３８、低濃度不純物領域（ＬＤＤ領域）１３９、チ
ャネル形成領域１４０が画定する。（図３（Ｂ））

【００７６】以上の様にして、活性層１１１〜１１３へ
の不純物の添加工程が終了したら、ファーネスアニー
ル、レーザーアニールまたはランプアニールによって熱
処理を行い、添加した不純物の活性化を行う。また、こ
の時、不純物の添加時に活性層が受けた損傷も回復され
る。

【００７７】なお、チャネル形成領域１３１、１３５、
１４０は全く不純物元素が添加されず、真性または実質
的に真性な領域である。ここで実質的に真性であると
は、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成
領域のスピン密度以下であること、或いは同不純物濃度
が１×１０¹⁴〜１×１０¹⁷atoms/cm³の範囲であること
を指す。

【００７８】次に、２５ｎｍ厚の窒化シリコン膜と９０
０ｎｍ厚の酸化シリコン膜との積層膜からなる第１の層
間絶縁膜１４１を形成する。そして、Ｔｉ／Ａｌ／Ｔｉ
（膜厚は順に１００／５００／１００ｎｍ）からなる積
層膜で構成されるソース電極１４２〜１４４、ドレイン
電極１４５、１４６を形成する。

【００７９】次に、５０ｎｍ厚の窒化シリコン膜２３
７、２０ｎｍ厚の酸化シリコン膜（図示せず）、１μｍ
厚の有機樹脂膜１４８の積層構造からなる第２の層間絶
縁膜を形成する。なお、有機樹脂膜１４８としては、ポ
リイミド、アクリル、ポリアミド等を用いることができ
る。また、この場合の２０ｎｍ厚の酸化シリコン膜は有
機樹脂膜１４８をドライエッチングする際のエッチング
ストッパーとして機能する。

【００８０】第２の層間絶縁膜を形成したら、後に補助
容量を形成する領域において有機樹脂膜１４８をエッチ
ングして開口部を設ける。この時、開口部の底部には窒
化シリコン膜１４７のみ残すか、窒化シリコン膜１４７
と酸化シリコン膜（図示せず）を残すかのいずれかの構
造にする。

【００８１】そして、３００ｎｍ厚のチタン膜を成膜
し、パターニングによりブラックマスク１４９を形成す
る。このブラックマスク１４９は画素マトリクス回路上
において、ＴＦＴや配線部など遮光を要する部分に形成
される。

【００８２】この時、前述の開口部では画素マトリクス
回路のドレイン電極１４６とブラックマスク１４９とが
窒化シリコン膜２３７（又は窒化シリコン膜と酸化シリ
コン膜との積層膜）を挟んで近接した状態となる。

【００８３】本実施例ではブラックマスク１４９を固定
電位に保持して、ドレイン電極１４６を下部電極、ブラ
ックマスク２３９を上部電極とする補助容量１５０を構
成する。この場合、誘電体が非常に薄く比誘電率が高い
ため、大きな容量を確保することが可能である。

【００８４】こうしてブラックマスク１４９及び補助容
量１５０を形成したら、再び１μｍ厚の有機樹脂膜を形
成して第３の層間絶縁膜１５１とする。そして、コンタ
クトホールを形成して透明導電膜（代表的にはＩＴＯ）
で構成される画素電極１５２を１２０ｎｍの厚さに形成
する。

【００８５】最後に、水素雰囲気中で３５０℃２時間程
度の加熱処理を行い、素子全体の水素化を行う。こうし
て図３（Ｃ）に示す様なアクティブマトリクス基板が完
成する。後は、公知のセル組み工程によって対向基板と
の間に液晶層を挟持すればアクティブマトリクス型液晶
表示装置が完成する。

【００８６】〔実施例２〕本実施例を図５、図６を用
いて説明する。本実施例は実施例１の変形例であり、ア
モルファスシリコン膜表面に部分的に接するように、ゲ
ルマニウム膜を形成することによって、アモルファスシ
リコン膜をラテラル成長させる。

【００８７】先ず絶縁表面を有する基板２０１上に、ア
モルファスシリコン膜をＴＦＴの活性層の形状にパター
ニングして、島状領域２０２、２０３を形成する。（図
５（Ａ））

【００８８】次に、開口部２０２ａ〜２０２ｄを有する
マスク絶縁膜２０４を形成する。酸化シリコン膜でなる
マスク絶縁膜を形成した。マスク絶縁膜２０４には、島
状領域２０２、２０３のソース領域となる領域２０２
ａ、２０３ａ及びドレイン領域となる領域２０２ｂ、２
０３ｂ上に、それぞれ開口部２０２ａ〜２０２ｄが形成
されている。（図５（Ｂ））

【００８９】次に、実施例１と同様に図４に示すスパッ
タ装置において、スパッタエッチング工程から結晶化工
程までを行う。先ず、エッチング室１６において、アル
ゴンンガスによって、開口部開口部２０２ａ〜２０２ｄ
において、露出されている領域２０２ａ、２０３ａ及び
ドレインとなる領域２０２ｂ、２０３ｂ表面をスパッタ
エッチングする。そして基板２０１をスパッタ室１４に
移動して、実施例１と同様な条件下でスパッタ法にてゲ
ルマニウム膜２０４を形成する。（図５（Ｃ））

【００９０】そして加熱室１７においてＲＴＡ処理し
て、アモルファスシリコン膜でなる島状領域２０２、２
０３を結晶化して、ポリシリコン膜でなる活性層２１１
と２１２を得る。ゲルマニウム膜２０５が領域２０２
ａ、２０２ｂ、２０３ａ、２０３ｂで選択的にアモルフ
ァスシリコン膜と接しているため、矢活性層２１１、２
１２のチャネルが形成される領域２０２ｃ、２０３ｃは
ラテラル成長された領域で構成される。ラテラル成長領
域は結晶粒の配向の均一性が非常に高く、そのためＴＦ
Ｔのキャリア移動度などの電気的特性を向上させること
ができる。（（図５（Ｄ））

【００９１】そして、活性層２１１、２１２上に残存す
るゲルマニウム膜２０３を硫酸過水溶液（Ｈ₂ＳＯ₄ ：
Ｈ₂Ｏ₂ ＝１：１）で除去した後、次にゲート絶縁膜を
構成する絶縁被膜２１３を成膜した。プラズマＣＶＤ装
置によって、原料ガスにＳｉＨ₄ とＮ₂Ｏを用いて厚さ
１２０ｎｍの窒化酸化シリコン膜を形成した。成膜条件
は、圧力０．３torr、基板温度４００℃、ＲＦ出力１０
０Ｗ、原料ガス流量はＳｉＨ₄は４sccm、Ｎ₂Ｏは４００
sccmとする。（図５（Ｅ））

【００９２】絶縁被膜２１３上にゲート電極を構成する
アルミニウム膜（Ｓｃを０．１８重量％添加した）をス
パッタ装置によって４００ｎｍの厚さに成膜した。そし
て、このアルミニウム膜表面を陽極酸化して図示しない
陽極酸化膜を形成した。この陽極酸化工程は３重量％の
酒石酸を含むエチレングリコール溶液中で、アルミニウ
ム膜を陽極に、白金を陰極として、この電極間に１０Ｖ
の電圧を印加した。この工程で形成される陽極酸化膜は
１ｎｍ程度であって、後に形成されるフォトレジストの
密着性を向上させるためのものである。陽極酸化工程後
パターニングのための図示しないフォトレジストマスク
を形成し、アルミニウム膜をウエットエッチングによっ
てパターニングして、アルミニウムでなるパターン２１
４、２１５を得る。（図６（Ａ））

【００９３】次に陽極酸化工程を再び行い、パターン２
１４、２１５の側面に陽極酸化膜２１６、２１７を形成
する。この陽極酸化工程は電界溶液として、３重量％の
シュウ酸溶液を用い、上記の陽極と陰極間の電圧を８Ｖ
とした。この陽極酸化工程では、図示しないフォトレジ
ストマスクが存在しているため、露出しているパターン
２１４、２１５の側面が選択的に酸化されて、多孔質状
の陽極酸化膜２１６、２１７が形成される。

【００９４】フォトレジストマスクを除去した後、再び
上記の３重量％酒石酸を含有するエチレングリコール溶
液を電解溶液に用いた陽極酸化工程を行い、緻密な膜質
を有するバリア型の陽極酸化膜２１８、２１９を形成す
る。以上の３回の陽極酸化工程で陽極酸化されなかった
パターン２１４、２１５がゲート電極２２０、２２１を
構成する。この陽極工程では、多孔質状の陽極酸化膜中
に電解溶液が浸入するためにパターン２１４、２１５の
表面が酸化され、ゲート電極２２０、２２１が陽極酸化
膜２１８、２１９に被覆された構成を得た。（図６
（Ｂ））

【００９５】次に陽極酸化膜２１６、２１７とゲート電
極２２０、２２１をマスクにして、窒化酸化シリコン膜
でなる絶縁被膜２１３をパターニングした。パターニン
グされた絶縁被膜がゲート絶縁膜２２２、２２３として
機能する。（図６（Ｃ））

【００９６】次に燐酸、酢酸、硝酸を混合した酸を用い
て、多孔質状の陽極酸化膜２１６、２１７をウエットエ
ッチングして除去した。そして、ソース／ドレイン領域
を形成するために、活性層２１１、２１２に不純物を導
入する。先ず、イオンドーピング装置によって、Ｎ型の
導電型を付与する燐（Ｐ）を２回のドーピング工程によ
って導入した。２回のドーピング工程においてドーピン
グガスには水素（Ｈ₂）で５％に希釈したＰＨ₃を使用し
た。１回目のドーピング条件は加速電圧９０kV、ＲＦ出
力５Ｗ、設定ドーズ量は１．２×１０¹³ｃｍ³ とした。
２回目のドーピング条件は加速電圧１０kV、ＲＦ出力２
０Ｗ、設定ドーズ量は５×１０¹⁴ｃｍ³とした。

【００９７】次に、Ｎチャネル型ＴＦＴとなる活性層２
１１をフォトレジストで被覆し、残りの活性層２１２に
Ｐ型の導電型を付与するボロン（Ｂ）を２回のイオンド
ーピング工程によって導入した。２回のドーピング工程
においてドーピングガスには水素（Ｈ₂）で５％に希釈
したＢ₂Ｈ₆を使用した。１回目のドーピング条件は加速
電圧７０kV、ＲＦ出力５Ｗ、設定ドーズ量は２×１０¹⁴
ｃｍ³ とした。２回目のドーピング条件は加速電圧１０
kV、ＲＦ出力２０Ｗ、設定ドーズ量は１．３×１０¹⁴ｃ
ｍ³ とした。

【００９８】以上の工程によって、Ｎチャネル型ＴＦＴ
の活性層２１１において、その上にゲート電極２２０と
陽極酸化膜２１８が存在する領域２２８は２回のドーピ
ング工程でもリンイオンが添加されず、チャネル形成領
域となる。またゲート絶縁膜２２２が存在していない２
つの領域２２４と２２５は、２度のドーピングともリン
イオンが添加され、ソース領域、ドレイン領域となる。
残りの２つの領域２２６と２２７は２度目のドーピング
工程において加速電圧が低いため、ゲート絶縁膜２２２
がマスクとして機能するため、ソース／ドレイン領域２
２４、２２５よりもリン濃度が低く、低濃度不純物領域
となる。

【００９９】ボロンイオンのドーピング工程によって、
Ｐチャネル型ＴＦＴを構成する活性層２１２は先にリン
が添加されてＮ型であったソース／ドレイン領域２３
０、２３１及び低濃度不純物領域２３２、２３３の導電
型はＰ型に反転される。リンイオンと同様に、ゲート絶
縁膜２２３、ゲート電極２２１、陽極酸化膜２１９がマ
スクとして機能するため、低濃度不純物領域２３２、２
３３のボロンの濃度はソース／ドレイン領域２３０、２
３１よりも低くなっている。また領域２３４はリン及び
ボロンが添加されずチャネル形成領域として画定する。
（図６（Ｄ））

【０１００】次に、活性層２１１、２１２に導入された
不純物（リン、ボロン）を活性化した後、層間絶縁膜２
３５を形成した。層間絶縁膜２３５として、窒化シリコ
ン膜と酸化シリコン膜との２層の絶縁膜を成膜する。先
ずプラズマＣＶＤ装置において、基板温度３２５℃、圧
力０．７torr、ＲＦ出力３００Ｗとし、原料ガスＳｉＨ
₄（流量５sccm）、ＮＨ₃（流量３８sccm）、Ｎ₂（流量
８７sccm）用い、窒化シリコン膜を２５ｎｍの厚さに成
膜する。次に、基板温度３００℃、圧力１．０５torr、
ＲＦ出力２００Ｗとし、原料ガスＴＥＯＳ（流量３５sc
cm）、Ｏ₂（流量５００sccm）用い、酸化シリコン膜を
９００ｎｍの厚さに成膜する。

【０１０１】次に、層間絶縁膜２３５にコンタクトホー
ルを開口した。そしてソース／ドレイン電極を構成する
導電膜として、厚さ５０ｎｍのチタン（Ｔｉ）膜、厚さ
４００ｎｍアルミニウム（Ａｌ）膜でなる積層膜をスパ
ッタ装置で連続成膜した。なおアルミニウム膜にはシリ
コン（Ｓｉ）を２重量％添加した。そして、チタン膜／
アルミニウム膜でなる積層膜をパターニングして、ソー
ス電極２３６、ドレイン電極２３７、２３９をそれぞれ
形成した。また、ここではＮチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴによって、ＣＭＯＳＴＦＴを形成した。

【０１０２】〔実施例３〕本実施例を図８を用いて説
明する。実施例１、２ではアモルファスシリコン膜を形
成した後に、ゲルマニウム膜を成膜したが、本実施例で
はゲルマニウム膜を先に形成する例を示す。ここでは、
ゲルマニウム膜が酸化されないように、ゲルマニウム膜
とアモルファスシリコン膜とを複数のＣＶＤ処理室を備
えたマルチタスク型のプラズマＣＶＤ装置（図４のスパ
ッタ室をプラズマ発生手段を備えたＣＶＤ室に置き換え
たものが相当する）内で成膜する。

【０１０３】先ず、石英基板４０１をＣＶＤ装置の１つ
のＣＶＤ室に移動してゲルマニウム膜４０２を成膜す
る。原料ガスにはゲルマン（ＧｅＨ₄）を用いればよ
い。ゲルマンは４５０℃の低温で容易に分解される。
（図８（Ａ））

【０１０４】次に、他のＣＶＤ室に基板４０１を移動
し、ゲルマニウム膜４０２表面全体にアモルファスシリ
コン膜４０３を成膜する。原料ガスにはシランもしくは
ジシランを用いればよい。（図８（Ｂ））

【０１０５】そして、装置内の加熱室に移動して、ＲＴ
Ａまたはファーネスアニールによってゲルマニウムが核
になって、アモルファスシリコン膜４０３が結晶化し
て、ポリシリコン膜４０４に変成する。（図８（Ｃ））

【０１０６】そして、ＣＶＤ装置から基板を取り出し、
ポリシリコン膜４０４をパターニングしてＴＦＴの活性
層４０５を形成する。またＴＦＴの信頼性のため活性層
４０５の下地のゲルマニウム膜４０３も活性層４０５と
同じ形状の島状ゲルマニウム領域にパターニングして、
ＴＦＴごとに分断する。以下、実施例１や実施例２に示
すような公知のトップゲート型ＴＦＴの作製方法に従っ
て、ＴＦＴを完成させればよい。

【０１０７】本実施例では、ゲルマニウム膜４０２とア
モルファスシリコン膜４０３とを同じ装置内で気密を破
らずに成膜したため、アモルファスシリコン膜４０３と
の界面でゲルマニウム膜４０２が酸化されるのが抑制さ
れるため、結晶化が効率よく行える。

【０１０８】〔実施例４〕本実施例では、実施例１〜
３で示された電気光学装置や半導体回路を搭載した電子
機器（応用製品）の一例を図９に示す。なお、電子機器
とは半導体回路および／または電気光学装置を搭載した
製品と定義する。

【０１０９】本願発明を適用し得る電子機器としてはビ
デオカメラ、電子スチルカメラ、プロジェクター、ヘッ
ドマウントディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、ＰＨＳ等）などが挙げられる。

【０１１０】図９（Ａ）は携帯電話であり、本体２００
１、音声出力部２００２、音声入力部２００３、表示装
置２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明は音声出力部２００２、音声出
力部２００３、表示装置２００４等に適用することがで
きる。

【０１１１】図９（Ｂ）はビデオカメラであり、本体２
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明は表示装置２１０２、音声入
力部２１０３、受像部２１０６等に適用することができ
る。

【０１１２】図９（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明はカメラ部２２０
２、受像部２２０３、表示装置２２０５等に適用でき
る。

【０１１３】図９（Ｄ）はヘッドマウントディスプレイ
であり、本体２３０１、表示装置２３０２、バンド部２
３０３で構成される。本発明は表示装置２３０２に適用
することができる。

【０１１４】図９（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１１５】図９（Ｆ）はフロント型プロジェクターで
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１１６】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、電気光学装置や半導体回路を必要とする製
品であれば全てに適用することが可能である。

【０１１７】

【発明の効果】本発明ではゲルマニウムを結晶化の核に
利用することで、酸化シリコンの異常成長の問題を生じ
ない結晶化プロセスで高い結晶性を有するポリシリコン
膜を得ることができ、またゲルマニウムの酸化が抑制さ
れるため、結晶化工程を効率よく行うことができる。

【図面の簡単な説明】

【図１】本発明のポリシリコン膜の結晶化工程を説明
するためのの断面図。

【図２】本発明のアクティブマトリクス基板の作製工
程を説明するための図。

【図３】本発明のアクティブマトリクス基板の作製工
程を説明するための図。

【図４】本発明の結晶化工程に用いるスパッタ装置の
概略の構成図。

【図５】本発明のポリシリコン膜の結晶化工程を説明
するためのの断面図。

【図６】本発明のＴＦＴの作製工程を説明するための
の断面図。

【図７】本発明のポリシリコン膜の結晶化工程を説明
するためのの断面図。

【図８】本発明のポリシリコン膜の結晶化工程を説明
するためのの断面図。

【図９】本発明の半導体装置を応用した電子機器を示
す図。

【図１０】酸化シリコンの異常成長を示すＳＥＭ写
真。

【符号の説明】

１０１基板１０１アモルファスシリコン膜１０３ゲルマニウム膜１０４ポリシリコン膜

Claims

【特許請求の範囲】

【請求項１】絶縁表面に形成された複数の薄膜トラン
ジスタを用いた回路を有する半導体装置の作製方法であ
って、基板の絶縁表面上にアモルファスシリコン膜を形成する
第１の工程と、不活性ガスによって、前記アモルファスシリコン膜表面
をスパッタエッチング処理する第２の工程と、前記アモルファスシリコン膜の表面に接してゲルマニウ
ム膜を形成する第３の工程と、加熱処理により前記アモルファスシリコン膜を結晶化さ
せてポリシリコン膜に変成させる第４の工程と、を有し、前記第２の工程以後、前記第３の工程において前記ゲル
マニウム膜が形成されるまで、前記アモルファスシリコ
ン膜表面を大気雰囲気に曝さないことを特徴とする半導
体装置の作製方法。
【請求項２】絶縁表面に形成された複数の薄膜トラン
ジスタを用いた回路を有する半導体装置の作製方法であ
って、基板の絶縁表面上にアモルファスシリコン膜を形成する
第１の工程と、不活性ガスによって、前記アモルファスシリコン膜表面
をスパッタエッチング処理する第２の工程と、前記アモルファスシリコン膜の表面に接してゲルマニウ
ム膜を形成する第３の工程と、加熱処理により前記アモルファスシリコン膜を結晶化さ
せてポリシリコン膜に変成させる第４の工程と、を有し、前記第２の工程から前記第４の工程まで前記基板を大気
雰囲気に曝さないことを特徴とする半導体装置の作製方
法。
【請求項３】請求項１又は請求項２に記載の第３の工
程において、前記ゲルマニウム膜をスパッタ法にて形成
することを特徴とする半導体装置の作製方法。
【請求項４】絶縁表面に形成された複数の薄膜トラン
ジスタを用いた回路を有する半導体装置の作製方法であ
って、基板の絶縁表面上にアモルファスシリコン膜を形成する
第１の工程と、前記アモルファスシリコン膜に接して、開口部を有する
マスク絶縁膜を形成する第２の工程と、不活性ガスを用によって、前記開口部において露出して
いる前記アモルファスシリコン膜表面をスパッタエッチ
ング処理する第３の工程と、前記開口部において、前記アモルファスシリコン膜表面
に接してゲルマニウム膜を形成する第４の工程と、加熱処理により前記アモルファスシリコン膜を結晶化さ
せてポリシリコン膜に変成させる第５の工程と、を有し、前記第２の工程以後、前記第４の工程において前記ゲル
マニウム膜が形成されるまで、前記アモルファスシリコ
ン膜表面を大気雰囲気に曝さないことを特徴とする半導
体装置の作製方法。
【請求項５】絶縁表面に形成された複数の薄膜トラン
ジスタを用いた回路を有する半導体装置の作製方法であ
って、基板の絶縁表面上にアモルファスシリコン膜を形成する
第１の工程と、前記アモルファスシリコン膜に接して、開口部を有する
マスク絶縁膜を形成する第２の工程と、不活性ガスを用によって、前記開口部において露出して
いる前記アモルファスシリコン膜表面をスパッタエッチ
ング処理する第３の工程と、前記開口部において、前記アモルファスシリコン膜表面
に接してゲルマニウム膜を形成する第４の工程と、加熱処理により前記アモルファスシリコン膜を結晶化さ
せてポリシリコン膜に変成させる第５の工程と、を有し、前記第２の工程から第５の工程まで、前記基板を大気雰
囲気に曝さないことを特徴とする半導体装置の作製方
法。
【請求項６】請求項４又は請求項５において、前記マ
スク絶縁膜には、前記薄膜トランジスタのソース領域及
びドレイン領域となる領域上に前記開口部が形成されて
いることを特徴とする半導体装置の作製方法。
【請求項７】請求項４又は請求項５において、前記マ
スク絶縁膜には、前記薄膜トランジスタのソース領域又
はドレイン領域となる領域上に前記開口部が形成されて
いることを特徴とする半導体装置の作製方法。
【請求項８】請求項４乃至請求項７のいずれか一にお
いて、前記第２の工程の前に、前記アモルファスシリコ
ン膜を前記薄膜トランジスタの活性層の形状にパターニ
ングする工程を有することを特徴とする半導体装置の作
製方法。
【請求項９】請求項４乃至請求項７のいずれか一にお
いて、前記第５の工程の後に、前記ポリシリコン膜をパ
ターニングして前記薄膜トランジスタの活性層を形成す
る工程を有することを特徴とする半導体装置の作製方
法。
【請求項１０】請求項４乃至請求項９のいずれか一に
記載の第４の工程において、前記ゲルマニウム膜をスパ
ッタ法にて形成することを特徴とする半導体装置の作製
方法。