JPH11284199A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 量産性の高い作製方法で結晶性の高い半導体
薄膜を利用した半導体装置を提供する。 【解決手段】 アモルファスシリコン膜１０６を結晶化
させるに際して、結晶化を促進させる触媒元素としてゲ
ルマニウムを利用して第１の加熱処理を行う。こうして
得られたポリシリコン膜１０８に対して第１の加熱処理
よりも高い温度での第２の加熱処理を施すことで結晶粒
内の欠陥が大幅に低減されたポリシリコン膜１０９が得
られる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は半導体薄膜を用い
て形成された薄膜トランジスタ（以下、ＴＦＴと略記す
る）でなる回路を有する半導体装置に関する。特に逆ス
タガ型ＴＦＴを用いた半導体装置に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用して機能しうる装置を指し、ＴＦ
Ｔなどの単体素子に限らず、半導体回路や電気光学装置
並びにそれらを部品として搭載した電子機器をも含むも
のとする。

【０００３】

【従来の技術】近年、結晶性を有する半導体薄膜を用い
て基板上にＴＦＴを形成し、そのＴＦＴでもって回路を
構成した半導体装置が注目されている。半導体薄膜とし
ては、多結晶シリコン（ポリシリコンとも呼ばれる）が
最も一般的であるが、Si_x Ge_1-x （０<X<1）で示される
化合物半導体を利用する研究もなされている。

【０００４】ポリシリコン膜を用いたＴＦＴは既に実用
化の段階まできているが、膜質及び量産性の改善にはま
だまだ開発の余地があり、さらなる技術開発が必要であ
る。その様な中で、本出願人はポリシリコンの膜質の向
上と量産性の向上とを同時に解決する手段として、特開
平７−１３０６５２号公報に記載された技術を開示して
いる。

【０００５】同公報に記載された技術は、非晶質半導体
膜（代表的にはアモルファスシリコン）に対してシリコ
ンの結晶化を促進させる触媒元素を添加して、その作用
を利用して結晶化させる技術である。その結果、結晶化
に必要な温度及び時間が低減され、スループットが飛躍
的に向上した。さらに、得られたポリシリコンは非常に
高い結晶性を有し、ＴＦＴの電気特性も大幅に向上する
ことが確認された。

【０００６】しかしながら、上記触媒元素として最も有
効なニッケル（Ｎｉ）は金属元素であるため、ポリシリ
コン中に残存しているとＴＦＴ特性に悪影響を与えるこ
とが懸念された。そのため、本出願人は結晶化まで完了
したら余分なニッケルを除去することが必要と考え、触
媒元素のゲッタリングを行う技術を開発した（特開平９
−３１２２６０号公報）。

【０００７】これらの公報に記載された技術は、どちら
も結晶化を促進する触媒元素としてニッケル等の金属元
素を用いることを主としており、ポリシリコンが得られ
た後は触媒元素そのものが不必要な存在であった。

【０００８】

【発明が解決しようとする課題】本願発明は上記問題点
を鑑みてなされたものであり、量産性の高い作製方法で
結晶性の高い半導体薄膜を形成する技術を提供すること
を課題とする。そして、その様な半導体薄膜を用いたＴ
ＦＴで回路を構成することで、半導体装置の製造歩留り
や製造コストを低減することを課題とする。

【０００９】

【課題を解決するための手段】本願発明では、シリコン
の結晶化を促進させる触媒元素として半導体であるゲル
マニウム（Ｇｅ）を用いることでゲッタリングの不要な
プロセスを提供する。ゲルマニウムはシリコンと非常に
近い性質をもつため、シリコン中において非常に整合性
の良い状態で存在する。即ち、触媒元素として利用した
後で特に除去しなくてもＴＦＴ特性に悪影響を与えるこ
とがないという利点を有する。

【００１０】基本的にはアモルファスシリコン膜に対し
てゲルマニウムを添加し、ゲルマニウムの触媒作用を利
用してアモルファスシリコンを結晶化させる技術であ
る。これにより結晶化の低温化、処理時間の低減及び工
程の短縮を同時に実現するものである。

【００１１】また、ゲルマニウムはシリコン中において
非常に整合性よく存在するため、他の触媒元素を用いた
場合に較べて非常に結晶性が高い。ゲルマニウムはその
含有量に応じてシリコンのバンドギャップを連続的に変
化させるため、ポリシリコンよりもバンドギャップの狭
い活性層を形成することができる。この様な活性層をＴ
ＦＴに利用することによりポリシリコンの活性層を用い
たＴＦＴよりも高いモビリティ（電界効果移動度）を実
現しうる。

【００１２】

【発明の実施の形態】上記構成からなる本願発明につい
て、以下に示す実施例でもってさらに詳細な説明を行う
こととする。

【００１３】

【実施例】〔実施例１〕本願発明を用いたＴＦＴの作製
工程について図１、２を用いて説明する。なお、ここで
は回路の基本構成として同一基板上においてＮＴＦＴ
（Ｎチャネル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦ
Ｔ）とを相補的に組み合わせたＣＭＯＳ回路を作製する
場合を例示する。

【００１４】なお、本実施例では本願発明を利用してＴ
ＦＴを作製する場合の一実施例に過ぎない。従って、条
件及び数値等は本実施例の構成に限定する必要はない。

【００１５】まず、石英基板１０１上に酸化シリコン膜
でなる下地膜１０２を設け、その上にゲイト電極１０
３、１０４を形成する。なお、図示されないがゲイト電
極に接続するゲイト配線も同時に形成される。

【００１６】なお、本実施例で石英基板を用いる理由
は、後の熱酸化工程において 700℃を超える高温処理が
行われるので耐熱性の高い基板が必要だからである。従
って、石英の代わりにシリコン基板、セラミックス基板
又は結晶化ガラスなどを用いることもできる。石英の場
合、下地膜は特に設けなくても構わない。

【００１７】また、本実施例ではゲイト電極１０３、１
０４となる導電膜として窒化タンタル／タンタル／窒化
タンタルの３層構造を採用する。また、その膜厚は 200
〜400 nmの厚さで制御する。本実施例の場合、前述の様
に後工程で高温処理があるので耐熱性の高い導電膜を用
いる必要がある。他にはクロム、チタン、タングステン
などを用いても良い。

【００１８】そして、その上にはＳｉＯ_x Ｎ_y で示され
る酸化窒化シリコン膜でなるゲイト絶縁膜１０５を 150
nmの厚さに形成する。勿論、酸化シリコン、窒化シリコ
ン又はそれらの積層構造を採用しても良い。

【００１９】次に、非晶質半導体膜であるアモルファス
シリコン膜１０６を30nmの厚さに形成する。アモルファ
スシリコン膜以外にもSi_x Ge_1-x (0<X<1) で示されるシ
リコン・ゲルマニウム化合物などの化合物半導体を用い
ることもできる。

【００２０】次に、アモルファスシリコン膜１０６上に
スパッタ法によりゲルマニウム膜１０７を形成する。成
膜にはゲルマニウムターゲットを用い、到達圧力 4×10
^-4Pa以下、スパッタガスはアルゴン（Ａｒ）、成膜温度
は室温、成膜圧力は 0.4Pa、成膜時のＤＣ電流は 0.4Ａ
とする。

【００２１】また、ゲルマニウム膜１０７の成膜は減圧
熱ＣＶＤ法やプラズマＣＶＤ法で行うことも可能であ
る。ゲルマン（GeH₄）は非常に分解しやすいガスである
ので、450 ℃程度の低温で容易に分解してゲルマニウム
膜を形成することができる。

【００２２】こうして図１（Ａ）の状態が得られる。次
に、 600℃で８時間の加熱処理を行い、アモルファスシ
リコン膜１０６を結晶化させ、結晶半導体膜であるポリ
シリコン膜１０８へと変化させる。なお、 600℃を超え
るとアモルファスシリコン中における自然核発生が増加
してしまい、ゲルマニウムを核とした結晶と混在して結
晶性が乱れるため好ましくない。（図１（Ｂ））

【００２３】なお、この結晶化工程はファーネスアニー
ル、ランプアニール、レーザーアニールのいずれの手段
を用いても良い。本実施例では形成された膜の均質性を
重視してファーネスアニールを用いる。

【００２４】また、熱処理の雰囲気は不活性雰囲気又は
水素雰囲気とすることが望ましい。酸素が存在するとゲ
ルマニウム膜が容易に酸化され、不活性な酸化ゲルマニ
ウム膜に変化してしまう。こうなると触媒作用が損なわ
れて結晶化不良が起こる場合があるので注意が必要であ
る。

【００２５】こうしてポリシリコン膜１０８が得られた
ら、ポリシリコン膜１０８上に残存するゲルマニウム膜
を硫酸過水溶液（H₂SO₄ ：H₂O₂＝１：１）で除去する。
その後、 900℃、30min の加熱処理を酸素雰囲気中で行
う。（図１（Ｃ））

【００２６】本願発明において、この高い温度（少なく
とも結晶化工程における熱処理温度よりも高い温度）で
の加熱処理は非常に重要である。この工程を行うことで
結晶粒界に存在するトラップ準位の低減と、結晶粒内の
欠陥（積層欠陥など）を大幅に低減することができる。

【００２７】本出願人は、上記の効果について次の様な
モデルを考えている。ポリシリコン膜と下地となる石英
（酸化珪素）とでは、熱膨張係数に１０倍近くの差があ
る。従って、アモルファスシリコン膜からポリシリコン
膜に変成した時点では、ポリシリコン膜が冷却される時
に非常に大きな応力を発生する。

【００２８】この事について、図８を用いて説明する。
図８（Ａ）は結晶化工程後のポリシリコン膜にかかる熱
履歴を示している。まず、温度（ｔ₁ ）で結晶化された
ポリシリコン膜は冷却期間（ａ）を経て室温まで冷やさ
れる。

【００２９】ここで図８（Ｂ）に示すのは冷却期間
（ａ）にある時のポリシリコン膜であり、８００は石英
基板、８０１はポリシリコン膜である。この時、ポリシ
リコン膜８０１と石英基板８００との界面８０２におけ
る密着性はあまり高くなく、それが原因となって多数の
粒内欠陥を発生していると考えられる。

【００３０】即ち、熱膨張係数の差によって引っ張られ
たポリシリコン膜８０１は石英基板８００上で非常に動
きやすく、引っ張り応力などの力によって積層欠陥や転
位などの欠陥８０３を容易に生じてしまうと考えられ
る。

【００３１】こうして得られたポリシリコン膜が図１
（Ｂ）のポリシリコン膜１０８に相当する。その後、図
８（Ａ）に示す様に温度（ｔ₂ ）で熱処理工程が行わ
れ、結晶粒内の欠陥（粒内欠陥）が殆ど消滅する。これ
は熱処理によって格子間に存在する格子侵入型シリコン
原子が移動して欠陥を補償するためと考えられる。

【００３２】この様な格子侵入型シリコン原子は熱酸化
工程において大量に発生するため、上述の結晶化温度を
超える温度での熱処理は、酸化性雰囲気中で行うとより
効果的に欠陥を除去することが可能である。

【００３３】こうして熱処理によって粒内欠陥が除去さ
れた後、再び冷却期間（ｂ）を経て室温まで冷やされ
る。ここで結晶化工程の後の冷却期間（ａ）と異なる点
は、石英基板８００とアニール後のポリシリコン膜８０
４との界面８０５が非常に密着性の高い状態となってい
る点である。（図８（Ｃ））

【００３４】この様に密着性が高いと石英基板８００に
対してポリシリコン膜８０４が完全に固着されるので、
ポリシリコン膜の冷却段階においてポリシリコン膜に応
力が加わっても欠陥を発生するには至らない。即ち、再
び欠陥が発生することを防ぐことができる。

【００３５】この様に、結晶化が終了した後で結晶化工
程の加熱処理を超える温度での熱処理を行うことによ
り、ポリシリコン膜と下地との界面を固着させ、粒内欠
陥の除去と同時にその再発生を防ぐことができる。本出
願人は、この熱処理工程をシリコン界面の固着工程と呼
んでいる。

【００３６】なお、図８（Ａ）では結晶化工程後に室温
まで下げるプロセスを例にとっているが、結晶化が終了
したらそのまま温度を上げて固着工程を行うこともでき
る。その様なプロセスを経ても同様の結晶性を有するポ
リシリコン膜を得ることが可能である。

【００３７】こうして得られたポリシリコン膜１０９
は、単に結晶化を行っただけのポリシリコン膜１０８に
較べて格段に結晶粒内の欠陥数が少ないという特徴を有
している。この欠陥数の差は電子スピン共鳴分析（Elec
tron Spin Resonance ：ＥＳＲ）によってスピン密度の
差となって現れる。

【００３８】現状ではポリシリコン膜１０９のスピン密
度は少なくとも 5×10¹⁷spins/cm³以下（好ましくは 3
×10¹⁷spins/cm³ 以下）であることが判明している。た
だし、この測定値は現存する測定装置の検出限界に近い
ので、実際のスピン密度はさらに低いと予想される。

【００３９】また、触媒元素としてゲルマニウムを利用
することで図１（Ｃ）に示す工程においてポリシリコン
膜の異常酸化が防止される。本出願人によれば、結晶化
の触媒としてニッケルを用いた場合、ニッケルシリサイ
ドが集中的に酸化されて異常成長することがある。これ
は酸化性雰囲気に直接シリコンが触れない様にして熱酸
化を行うことで防ぐことができるが、工程数の増加を招
いていた。

【００４０】しかしながら、本願発明ではニッケルを用
いずにシリコンとの整合性の高いゲルマニウムを触媒と
して用いているため、その様な局所的な異常酸化が起こ
らず、結晶化を終えたポリシリコン膜に対して直接熱処
理をかけることができる。

【００４１】なお、本実施例では 900℃30min の加熱処
理としたが、代表的には 800〜1050℃( 好ましくは 850
〜900 ℃）の温度であり、その様な高い温度で熱処理を
行う点に特徴がある。この工程では熱酸化機構が粒内欠
陥の低減に大きく寄与すると思われるので、熱酸化が起
こりやすい条件であることが望ましい。

【００４２】従って、スループットを考えると熱処理の
下限温度は 800℃が好ましく、上限は基板（本実施例で
は石英）の耐熱性を考慮して 1050 ℃が好ましい。ただ
し、ゲルマニウムの融点が 930〜940 ℃であるので、よ
り好ましくは 900℃を上限とすると良い。

【００４３】また、熱処理雰囲気は酸化性雰囲気である
ことが好ましいが、不活性雰囲気であっても構わない。
酸化性雰囲気とする場合、ドライ酸素（O₂）雰囲気、ウ
ェット酸素（O₂＋H₂）雰囲気、ハロゲン元素を含む雰囲
気（O₂＋HCl 等）のいずれかとすれば良い。

【００４４】特に、ハロゲンを含む雰囲気で熱処理を行
うと、ハロゲン元素のゲッタリング効果によりポリシリ
コンの格子間に存在する余分なゲルマニウムが揮発性の
GeCl₄ の形で除去される。そのため、格子歪みの少ない
ポリシリコン膜を得るためには有効な手段である。

【００４５】さらに、酸化性雰囲気で 800〜1050℃の熱
処理を行うと熱酸化膜（図面では記載されていない）が
形成されることでポリシリコン膜自体が薄くなる。本願
発明を実施するときは熱酸化工程による膜減りを考慮し
て成膜時のアモルファスシリコン膜の膜厚を決定し、最
終的にＴＦＴの活性層として利用するときの膜厚は 5〜
50nm（好ましくは15〜45nm）となる様に設計すると良
い。膜厚が５nm以下となると正常なソース／ドレインコ
ンタクトの形成が困難となり、50nmを超えると薄膜化に
よる効果が薄れてしまう。

【００４６】以上の様な構成の作製方法で得られた本実
施例のポリシリコン膜は非常に高い結晶性を有し、薄膜
トランジスタの活性層として最適な半導体薄膜である。
また、その結晶構造は非常に特徴的である。

【００４７】また、以上の工程を経て得られたポリシリ
コン膜をＴＥＭ（透過型電子顕微鏡）で観察すると、あ
る一点から放射状に伸びる特徴的な模様が観測される。
これはゲルマニウムを用いて結晶化させたポリシリコン
膜に特有の模様であると思われる。

【００４８】また、ポリシリコン膜１０９は概略｛１１
１｝配向することがＸＲＤ（Ｘ線回折）分析によって確
認されている。さらに、ポリシリコン膜１０９を電子線
回折法を用いて調べた結果、殆ど｛１１１｝配向の単結
晶シリコンと変わらない電子線回折パターンが得られ
た。この事は、ポリシリコン膜１０９が実質的に単結晶
と見なせる結晶構造を有することを意味している。

【００４９】ここまで説明したきた様な本願発明のポリ
シリコン膜の結晶構造はＴＦＴが完成するまで変わらず
に残る。即ち、本実施例の作製工程で形成されたＴＦＴ
の活性層は、主たる配向面が概略｛１１１｝面であり、
結晶粒内には殆ど欠陥が存在せず、さらには実質的に単
結晶と見なせる結晶構造を有していると言える。

【００５０】また、本実施例のポリシリコン膜中にはゲ
ルマニウムが存在する。ＳＩＭＳ（質量二次イオン分
析）では 1×10¹⁴〜 1×10²²atoms/cm³ の濃度でゲルマ
ニウムが分布することが確認された。このゲルマニウム
の分布はポリシリコン膜の主表面（下地とは反対側のポ
リシリコン表面）に近づくほど高くなる傾向にある。

【００５１】なお、 1×10²⁰〜１×10²²atoms/cm³ 程度
にまでゲルマニウムが存在するのは主表面近傍（主表面
から深さ約10nm以内の領域）のみである。この程度の濃
度になるとシリコンとゲルマニウムのアロイ化が起こ
り、Si_x Ge_1-x （０＜Ｘ＜１）で示されるシリコンゲル
マニウム層になる場合がある。即ち、本実施例の場合、
ポリシリコン膜の主表面近傍のみでこの様なシリコンゲ
ルマニウム層が形成される場合がある。

【００５２】しかしながら、主表面から深さ約10nmより
も深い領域はせいぞい 1×10¹⁴〜 1×10²⁰atoms/cm³ の
濃度のゲルマニウムしか存在せず、シリコンゲルマニウ
ム層は形成されない。即ち、ポリシリコン層とシリコン
ゲルマニウム層との積層構造になるのであって、シリコ
ンゲルマニウム膜を活性層とするだけのＴＦＴとは明ら
かに相違する。

【００５３】この様な積層構造では主表面近傍に形成さ
れるチャネル領域はシリコンゲルマニウム層に形成され
ることになる。従って、キャリアの移動するチャネル領
域はシリコンゲルマニウム層なのでキャリア移動度が向
上する。また、シリコンゲルマニウム層はリーク電流の
増加を招くなどの問題が指摘されているが、この積層構
造ではシリコンゲルマニウム層よりも深い領域がポリシ
リコン層なのでオフ電流やリーク電流を抑えるのに有効
である。

【００５４】勿論、ポリシリコン膜の主表面近傍に存在
するゲルマニウムの濃度が 1×10¹⁴〜 1×10²⁰atoms/cm
³ であれば、活性層全てがポリシリコン膜となる。この
程度のゲルマニウム濃度ではアロイ化が起こらず、シリ
コンゲルマニウム層を形成するとは考えられないからで
ある。

【００５５】こうして実質的に単結晶と見なせるポリシ
リコン膜１０９が得られたら、120nm厚の酸化シリコン
膜を成膜し、パターニングしてスペーサ絶縁層１１０、
１１１を形成する。スペーサ絶縁層１１０、１１１を形
成したら、次にｎ型を付与する不純物元素（本実施例で
はリン）を添加して、ｎ型不純物領域１１２を形成す
る。（図１（Ｄ））

【００５６】本実施例ではプラズマドーピング法を用い
てフォスフィン（ＰＨ₃ ）をドーピングガスとして使用
する。加速電圧は１０keV とし、５×１０¹⁴atoms/cm²
のドーズ量で添加すれば良い。なお、ドーピング条件は
本実施例に限定する必要はなく、必要に応じて変更すれ
ば良い。

【００５７】こうして図１（Ｄ）の状態が得られたら、
レジストマスク１１３を選択的に設けて、２度目のｎ型
不純物の添加工程を行う。レジストマスク１１３はＮＴ
ＦＴとなる領域では後にチャネル形成領域が形成される
領域の上方に形成し、ＰＴＦＴとなる領域はｎ型不純物
が添加されない様に形成する。（図２（Ａ））

【００５８】ここでは加速電圧を９０keV と先程より高
めに設定し、ドーズ量は３×１０¹³atoms/cm² とする。
この加速電圧ではスペーサ絶縁層１１０、１１１がマス
クとして機能しないため、スペーサ絶縁層の端部（レジ
ストマスク１１３で隠れない領域）の下のシリコン膜中
にも不純物イオンが添加される。

【００５９】この工程によりＮＴＦＴのソース領域１１
４、ドレイン領域１１５、一対のＬＤＤ領域（低濃度不
純物領域）１１６、チャネル形成領域１１７が画定す
る。なお、２度目のドーピング工程はそのままＬＤＤ領
域の形成工程でもあるので、ＬＤＤ領域として最適なド
ーピング量を実施者が適宜決定する必要がある。

【００６０】次に、レジストマスク１１３を除去した
後、ＮＴＦＴとなる領域をレジストマスク１１８で完全
に隠し、Ｐ型を付与する不純物元素（本実施例ではボロ
ン）を添加する。ここではジボラン（Ｂ₂ Ｈ₆ ）をドー
ピングガスとして用い、加速電圧は１０keV 、ドーズ量
は 1.3×１０¹⁵atoms/cm² とする。（図２（Ｂ））

【００６１】この工程ではスペーサー絶縁層１１１が完
全にマスクとして機能するため、その下には全く不純物
が添加されず、スペーサ絶縁層１１１がそのままソース
領域１１９、ドレイン領域１２０、チャネル形成領域１
２１を画定させる。なお、図１（Ｄ）の工程でＰＴＦＴ
となる領域にもリンが添加されているが、この工程によ
りｐ型に反転する。

【００６２】こうしてソース領域、ドレイン領域及びＬ
ＤＤ領域を形成する不純物イオンの添加工程が終了した
ら、レジストマスク１１８を除去し、ポリシリコン膜を
パターニングして島状シリコン層（活性層）１２２、１
２３を形成する。

【００６３】その後、不純物の活性化工程を行う。本実
施例ではエキシマレーザー光を照射することで活性化を
行うが、ファーネスアニールやランプアニールを用いて
も良い。勿論、それらを併用することもできる。（図２
（Ｃ））

【００６４】なお、不純物の活性化工程の前にスペーサ
絶縁層１１０、１１１を除去してしまっても構わない。
除去することでレーザー光照射による活性化の効率が大
幅に向上する。しかしながら、スペーサ絶縁層を除去す
るとチャネル形成領域が露出してしまうためできるだけ
残した方が好ましい。

【００６５】次に、酸化シリコン膜でなる層間絶縁膜１
２４を形成し、コンタクトホールを形成して、導電膜で
なるソース配線１２５、１２６、ドレイン配線１２７を
形成する。この時、ゲイト電極に接続したゲイト配線と
ソース配線（又はドレイン配線）との電気的な接続をと
るためのコンタクトホール（図示せず）も同時に形成し
ておく必要がある。

【００６６】そして最後に、全体に対して水素雰囲気
中、350 ℃２時間程度の加熱処理を行い、膜中（特にチ
ャネル形成領域中）の不対結合手を水素終端する。以上
の工程によって図２（Ｄ）に示す様な構造のＣＭＯＳ回
路が完成する。

【００６７】本実施例の工程で作製されたＴＦＴの特徴
としては、活性層となるポリシリコン膜では主表面に近
づくほど高い濃度でゲルマニウムが存在する。これは主
表面でゲルマニウムと接触して結晶化が行われたからで
ある。なお、典型的には主表面近傍のみにゲルマニウム
が存在する場合が多い。その場合のゲルマニウム濃度は
1×10¹⁴〜 1×10²²atoms/cm³ 程度である。

【００６８】また、チャネル形成領域は活性層が形成さ
れてからの後工程で結晶性を乱す様な工程を通らないの
で、主たる配向面が概略｛１１１｝面であり、実質的に
単結晶と見なせるという結晶構造的な特徴を残し、且
つ、膜中のスピン密度が 5×10¹⁷spins/cm³ 以下である
という特徴も残している。

【００６９】本願発明では、以上の様な工程で作製され
た逆スタガ型ＴＦＴでもって回路を構成する。なお、本
実施例の作製工程は本願発明を実施するための一例に過
ぎず、これに限定されるべきものではない。

【００７０】また、本実施例では行っていないがＮＴＦ
ＴとＰＴＦＴに対してチャネルドープを行い、しきい値
電圧を制御するなどの工夫は実施者が適宜行えば良い。

【００７１】本実施例の工程に従って作製された逆スタ
ガ型ＴＦＴは、代表的な電気特性であるモビリティ（電
界効果移動度）がＮＴＦＴで 200〜350cm²/Vs 、ＰＴＦ
Ｔで150〜250cm²/Vs であり、Ｓ値（サブスレッショル
ド係数）がＮＴＦＴ、ＰＴＦＴともに70〜200mV/decade
である。

【００７２】なお、本願発明の重要な構成はアモルファ
スシリコン膜をゲルマニウムを触媒として利用して結晶
化させる点にあり、この構成はＴＦＴの構造に限定され
るものではない。従って、本願発明をプレーナ型ＴＦＴ
や順スタガ型ＴＦＴ等のトップゲイト型ＴＦＴに適用す
ることも可能である。

【００７３】〔実施例２〕本実施例では、実施例１とは
異なる工程で作製された逆スタガ型ＴＦＴの例について
図３を用いて説明する。

【００７４】まず、実施例１の工程に従って図１（Ｃ）
の工程までを終了させる。次に、ポリシリコン膜をパタ
ーニングして活性層２０１、２０２を形成する。活性層
２０１、２０２を形成したら、酸化シリコン膜でなるス
ペーサ絶縁層２０３、２０４を形成する。（図３
（Ａ））

【００７５】次に、プラズマＣＶＤ法又は減圧熱ＣＶＤ
法を用いてアモルファスシリコン膜２０５を100 nmの厚
さに形成し、さらにその上に微結晶シリコン膜２０６を
50nmの厚さに形成する。（図３（Ｂ））

【００７６】アモルファスシリコン膜２０５の成膜条件
は、成膜ガスとして100sccm のＳｉＨ₄ と 300sccmのＨ
₂ とを混合したガスを用い、成膜圧力は0.75torr、印加
電力は20Ｗとする。また、微結晶シリコン膜２０６の成
膜条件は、成膜ガスとして５sccmのＳｉＨ₄ と 500sccm
のＨ₂ とを混合したガスを用い、成膜圧力は0.75torr、
印加電力は 300Ｗとする。

【００７７】次に、アモルファスシリコン膜２０５及び
微結晶シリコン膜２０６に対してｎ型を付与する不純物
元素（本実施例ではリン）の添加を行い、ｎ型のアモル
ファスシリコン膜２０７、ｎ型の微結晶シリコン膜２０
８を得る。（図３（Ｃ））

【００７８】この時、リンの添加条件は加速電圧を１０
keV とし、ドーズ量を５×１０¹⁴atoms/cm² とする。な
お、アモルファスシリコン膜２０７と微結晶シリコン膜
２０８との積層構造でなるｎ型半導体層は、活性層から
キャリアを取り出すための電極として機能するため、そ
れに見合った導電性を有していれば良い。従って、本実
施例の作製工程で採用した数値に限定する必要はない。

【００７９】また、最上層に微結晶シリコン膜を設ける
のは、後に形成される導電膜からなる配線層とのオーミ
ック接触を取りやすくするためである。アモルファスシ
リコン膜と導電膜とでは良好なオーミック接触をとるこ
とが難しいが、微結晶シリコンと導電膜となら問題ない
レベルのオーミック接触が得られる。

【００８０】次に、ＮＴＦＴとなる領域をレジストマス
ク２０９で隠し、ｐ型を付与する不純物元素（本実施例
ではボロン）を添加する。この工程によりＰＴＦＴとな
る領域では先程形成されたｎ型半導体層が反転し、ｐ型
のアモルファスシリコン膜２１０とｐ型の微結晶シリコ
ン膜２１１とからなるｐ型半導体層が形成される。（図
３（Ｄ））

【００８１】この時、ボロンの添加条件は加速電圧を１
０keV とし、ドーズ量を 1.3×１０¹⁵atoms/cm² とす
る。この場合も先程と同様に、活性層からキャリアを取
り出すのに十分な導電性を持たせることができれば良
い。

【００８２】不純物元素の添加工程が終了したら、レジ
ストマスク２０９を除去して水素雰囲気中で 350℃１時
間のファーネスアニール処理を行い、水素化工程を行
う。本実施例ではこの水素化工程が先程添加した不純物
の活性化工程を兼ねている。

【００８３】なお、本実施例では不純物を添加すること
によりｎ型半導体層とｐ型半導体層とを形成している
が、半導体層を成膜する際に成膜ガスにｎ型又はＰ型を
付与する不純物を添加しておくことも可能である。

【００８４】次に、ゲイト電極に接続したゲイト配線上
の一部（後に形成される配線と電気的に接続させる部
分）に開孔部を有するレジストマスク（図示せず）を設
け、ドライエッチングにより微結晶シリコン膜、アモル
ファスシリコン膜及びゲイト絶縁膜を順次エッチングし
てコンタクトホール（図示せず）を形成する。ドライエ
ッチングは公知の技術範囲で行えば良い。

【００８５】そして、図示しないレジストマスクを除去
して、ｎ型半導体層及びｐ型半導体層の上にアルミニウ
ムを主成分とする材料からなる導電膜を成膜し、パター
ニングしてソース配線２１２、２１３及びドレイン配線
２１４を形成する。なお、この時、先程のコンタクトホ
ールを介してゲイト配線とソース配線（ドレイン配線）
とが電気的に接続される。

【００８６】さらに、これらの配線をマスクとしてｎ型
半導体層及びｐ型半導体層のエッチングを行う。このエ
ッチングは先程のコンタクトホールの形成時と同一条件
で構わない。ただし、配線をエッチングしない条件で半
導体層をエッチングできる様に条件を設定することが必
要である。

【００８７】半導体層のエッチングはスペーサ絶縁層２
０３、２０４で止まり、ソース配線とドレイン配線とが
電気的に完全に分離される。ここまで終了したら、水素
雰囲気中で水素化を行い、図３（Ｅ）に示す構造のＣＭ
ＯＳ回路が完成する。

【００８８】本実施例の構造は実施例１よりも１枚少な
いマスク数（６枚）で逆スタガ型ＴＦＴを作製すること
ができる。これにより歩留りの向上と製造コストの低減
を図ることができる。勿論、実施例１の工程で作製され
たＴＦＴと較べて、本実施例のＴＦＴの電気特性は何ら
遜色のないものである。

【００８９】〔実施例３〕本実施例では、アモルファス
シリコン膜上に溶液塗布法（スピンコート法）によりゲ
ルマニウムを含む層を形成する場合について説明する。

【００９０】本実施例ではアモルファスシリコン膜上に
ゲルマニウムを含む溶液を塗布する。その様な溶液とし
ては酸化ゲルマニウム（ GeO_X 、代表的には GeO₂ ）、
塩化ゲルマニウム（ GeCl₄）、臭化ゲルマニウム（ GeB
r₄）、硫化ゲルマニウム（ GeS₂ ）、酢酸ゲルマニウム
（Ge(CH₃CO₂)）の水溶液が挙げられる。

【００９１】また、場合によっては溶媒としてエタノー
ル、イソプロピルアルコール等のアルコール系溶媒を用
いても良い。

【００９２】これらの溶液を 100〜1000ppm の濃度で作
製し、塗布及びスピン乾燥することでアモルファスシリ
コン膜上にゲルマニウムを含む層が形成される。なお、
アモルファスシリコン膜は疎水性を示すため、スピンコ
ートの前に薄い酸化シリコン膜を形成して濡れ性を高め
ておくことが好ましい。

【００９３】そして、スピンコートが終了したら、その
状態で結晶化のための加熱処理を行い、ポリシリコン膜
を得る。このポリシリコン膜の表面には高濃度にゲルマ
ニウムが存在するので、フッ酸等のエッチャントで洗浄
しておくと良い。

【００９４】本実施例の構成を実施例１や実施例２に適
用することで、容易に図２（Ｄ）や図３（Ｅ）に示す様
なＴＦＴを作製することができる。

【００９５】〔実施例４〕アモルファスシリコン膜に対
してゲルマニウムを添加するに際して、イオンプランテ
ーション法、プラズマドーピング法またはレーザードー
ピング法を利用することも可能である。

【００９６】励起ガスとしてはゲルマン（GeH₄）を用い
れば良く、アモルファスシリコン膜中へは 1×10¹⁴〜 5
×10¹⁹atoms/cm³ （代表的には 1×10¹⁶〜 1×10¹⁸atom
s/cm³ ）の濃度でゲルマニウムが添加される様に調節す
ることが好ましい。

【００９７】アモルファスシリコン膜中に添加するゲル
マニウムは 1×10¹⁴atoms/cm³ 以上（好ましくは 1×10
¹⁶atoms/cm³ 以上）でないと触媒として結晶化の助長効
果を有効に利用することができない。また、添加量が多
すぎるとゲルマニウム膜の物性に近くなり、ＴＦＴ特性
が低下する。そのため、 5×10¹⁹atoms/cm³ 以下、好ま
しくは 1×10¹⁸atoms/cm³ 以下ぐらいに抑えておくこと
が望ましい。

【００９８】こうして膜中にゲルマニウムが添加された
アモルファスシリコン膜は 450〜650 ℃の加熱処理によ
り容易に結晶化する。本実施例で得られたポリシリコン
膜はシリコン原子とゲルマニウム原子が置換された結合
を多く含み、いわゆるシリコンゲルマニウム（Si_X Ge
_1-X で表される）になると思われる。

【００９９】この様なシリコンゲルマニウム膜はシリコ
ン膜よりも狭いバンドギャップを有するため、キャリア
（電子または正孔）の移動度が向上することが知られて
いる。ただし、ゲルマニウムの含有量によっては大きく
ＴＦＴ特性が変化する場合もあるので注意が必要であ
る。

【０１００】本実施例の構成を実施例１や実施例２に適
用することで、容易に図２（Ｄ）や図３（Ｅ）に示す様
なＴＦＴを作製することができる。

【０１０１】〔実施例５〕本実施例では基板上にアモル
ファスシリコン膜を形成する際に成膜の段階で膜中に対
してゲルマニウムを添加する手段を採用する。

【０１０２】成膜は減圧熱ＣＶＤ法又はプラズマＣＶＤ
法で行い、成膜ガスとしてはシラン（SiH₄）又はジシラ
ン（Si₂H₆ ）に対して所定量のゲルマン（GeH₄）を混合
したガスを用いる。また、ジシランに対してフッ化ゲル
マニウム（GeF₄) を混合したガスを用いることもでき
る。

【０１０３】この様な手段ではゲルマニウムの添加量を
ゲルマンガスの流量で調節することが可能であり、アモ
ルファスシリコン膜中に均一に分布させることができ
る。また、ゲルマニウムを添加するために特別な工程を
必要とせず、工程簡略化にも効果的である。

【０１０４】本実施例では、アモルファスシリコン膜中
に 1×10¹⁴〜 5×10¹⁹atoms/cm³ （好ましくは 1×10¹⁶
〜 1×10¹⁸atoms/cm³ ）の濃度でゲルマニウムが添加さ
れる様にゲルマンガスの流量を調節する。なお、このゲ
ルマニウム濃度の上限及び下限に関しては実施例４で説
明したので省略する。

【０１０５】こうして膜中にゲルマニウムが添加された
アモルファスシリコン膜は、 500〜600 ℃の加熱処理に
より容易に結晶化する。また、実施例４と同様に結晶化
によって得られたポリシリコン膜はシリコンゲルマニウ
ム膜になると思われる。

【０１０６】本実施例の構成を実施例１や実施例２に適
用することで、容易に図２（Ｄ）や図３（Ｅ）に示す様
なＴＦＴを作製することができる。

【０１０７】〔実施例６〕本実施例ではゲルマニウムを
ゲッタリングする手段としてリンを利用する場合につい
て説明する。本実施例の作製工程について図４を用いて
説明する。まず、実施例１の工程に従って図１（Ｃ）に
示した工程までを終了させる。次に、ポリシリコン膜１
０９上にリンを含む薄膜４０１を形成する。（図４
（Ａ））

【０１０８】リンを含む薄膜としては、代表的にはＰＳ
Ｇ（リンシリケートガラス）と呼ばれる酸化シリコン中
にリンを添加した絶縁膜が挙げられる。また、本実施例
ではアモルファスシリコン膜中にリンを添加したｎ型ア
モルファスシリコン膜を用いることもできる。

【０１０９】リンを含む薄膜４０１を形成したら、 500
〜600 ℃（代表的には 550℃）の温度で２〜８時間（代
表的には４時間）の加熱処理を行う。（図４（Ｂ））

【０１１０】この工程ではポリシリコン膜１０９中に含
まれるゲルマニウム（特にシリコン格子間に侵入して格
子不整合を形成している様なゲルマニウム）が、リンに
よるゲッタリング効果によって矢印で示される様にリン
を含む薄膜４０１中へと取り込まれる。

【０１１１】この時、ゲルマニウムの移動距離はポリシ
リコン膜１０９の膜厚と同程度であるので非常に微々た
るものである。そのため、比較的低温で短時間の処理で
あるにも拘わらず、効果的にゲッタリングすることが可
能である。

【０１１２】次に、リンを含む薄膜４０１を除去して、
格子間に存在するゲルマニウムが除去されたポリシリコ
ン膜４０２が得られる。後は、実施例１た実施例２と同
様の工程でＴＦＴを作製すれば良い。

【０１１３】なお、リンを用いたゲッタリング技術とし
て、本出願人による特願平９−０９４６０７号に記載さ
れた技術を利用しても良い。

【０１１４】また、本実施例に示したリンによるゲッタ
リング工程を、アモルファスシリコン膜の結晶化の直後
に行い、ゲッタリング工程後に実施例１で説明した様な
シリコン界面の固着工程を行う様にしても良い。

【０１１５】〔実施例７〕ゲルマニウムを触媒元素とし
て用いた結晶化工程を行う場合、結晶化時の処理雰囲気
に存在する酸素量に注意する必要がある。実施例１でも
説明した様にゲルマニウムは容易に酸化されて不活性な
酸化ゲルマニウムになってしまうので、酸素を極力排除
することが必要である。

【０１１６】そのため、アモルファスシリコン膜の表
面を清浄化する、ゲルマニウム膜を成膜する、加熱
処理により結晶化する、という工程を大気開放しないで
連続的に行うことが望ましい。

【０１１７】本実施例ではこの様な工程をマルチチャン
バー（クラスターツール）方式の処理装置を用いて行
う。ここで本実施例で用いる処理装置を図９に示す。な
お、図９（Ａ）は上面図であり、図９（Ｂ）は破線Ｘ−
Ｘ’での断面構成図を示す。

【０１１８】１１は装置全体をとなる共通室、１２、１
３はロードロック室、１４、１５はスパッタ室、１６は
エッチング室であり、１７は加熱室であり、各室１２〜
１７はゲート弁を介して共通室１１に連結されており、
室１１〜１７ごとに気密性を保持できるようになってい
る。

【０１１９】また各室１１〜１７ごとに減圧状態にする
ための排気系（図示せず）と、雰囲気制御用のガスやス
パッタガスを供給するためのガス供給系（図示せず）と
が設けられている。スパッタ室１４、１５、エッチング
室１６の排気系には到達真空度１０^-6Ｐａを実現するた
めにクライオポンプを備えている。

【０１２０】共通室１１には処理基板１０を室１２〜１
７へ移動するためのロボットアーム３１が設けられてい
る。ロボットアーム３１の基板保持部分は矢印で示すよ
うに３次元的に移動自在とされている。また、ロボット
アーム３１は処理基板１０の素子形成面が下向きに搬送
されるフェイスダウン方式となっており、素子形成面に
パーティクル等のゴミが付着するのを防いでいる。

【０１２１】ロードロック室１２、１３は処理基板１０
を装置外部に搬入・搬出するための室である。処理基板
１０は基板搬送カセット３２、３３に収納されて、装置
に搬入・搬出される。

【０１２２】スパッタ室１４、１５はほぼ同じ構造を有
しており、図９（Ｂ）を用いてスパッタ室１４の構成を
説明する。本実施例ではスパッタ室１４又は１５でゲル
マニウム膜が成膜される。

【０１２３】スパッタ室１４には、ターゲット支持台４
１、ターゲット４２、シャッター４３、フェイスダウン
方式の基板ホルダー４４が設けられている。基板ホルダ
ー４４は処理基板１０の端部数ミリを支持するように設
計されており、基板１０の汚染をできるだけ小さくして
いる。

【０１２４】また、ターゲット４１を介してターゲット
には図示しないＤＣ電源からＤＣ電流が供給される。ス
パッタ室１４、１５で成膜する材料によって、ガス供給
系等の仕様が決められる。

【０１２５】また、本実施例においては、エッチング室
１６はスパッタ室１４、１５とほぼ同様な構成である
が、ＤＣ電源の代わりにＲＦ電源が接続されており、基
板１０にＲＦ電力を供給して負のセルフバイアス電圧が
印加される様になっている。

【０１２６】本実施例ではエッチング室１６でアモルフ
ァスシリコン膜の表面を希ガス（アルゴン、ヘリウムな
ど）で軽くスパッタする（表面層をエッチングすること
になる）ことで表面クリーニングを行い、アモルファス
シリコン膜の表面を清浄化している。

【０１２７】加熱室１７は結晶化工程用の室であり、ス
ループットの点から加熱手段としてＲＴＡ処理を可能な
構成とした。フェイスダウン方式の基板ホルダー５１
と、基板１０を両面から加熱するために、赤外光を発す
る加熱ランプ５２、５３とが設けられている。加熱ラン
プ５３が基板主表面を加熱するメインランプとなる。

【０１２８】本実施例の、図９に示す処理装置の使用方
法を以下に説明する。被処理基板（アモルファスシリコ
ン膜を成膜した基板）１０をロードロック室１２からス
パッタ装置内に搬送する。ロードロック室１２を減圧状
態にした後に窒素雰囲気とする。共通室１１、スパッタ
室１４、１５、エッチング室１６も減圧状態にされ、到
達圧力１０^-6Ｐａとされている。

【０１２９】ゲート弁２２を開放し、ロボットアーム３
１によって基板１０をエッチング室１６に移動する。な
お、雰囲気の混合を避けるため、２つのゲート弁２２、
２７は同時に開放しないように制御される。以下も同様
である。エッチング室１６の基板ホルダーに基板を固定
し、基板にＲＦ電力を印加しながらアルゴンガスによっ
てスパッタ処理を行う。スパッタ処理によってアモルフ
ァスシリコン膜表面の不純物や自然酸化膜が除去され
る。

【０１３０】次に、基板１０をスパッタ室１４に移動し
てゲルマニウム膜を成膜する。そして加熱室１７に基板
を移動する。加熱室１７は窒素雰囲気とし、加熱ランプ
５２、５３によって基板を加熱して、アモルファスシリ
コン膜を結晶化させる。結晶化工程が終了したら、基板
をロードロック室１３のカセット３３内に移動し、スパ
ッタ装置から搬出する。

【０１３１】また、結晶化工程の前に、ゲルマニウム膜
の酸化をできるだけ抑制するために、スパッタ室１４で
ゲルマニウム膜を成膜した後、スパッタ室１５でゲルマ
ニウム表面に窒化シリコン膜、酸化窒化シリコン膜等の
絶縁膜を成膜して、ゲルマニウム表面を覆ってしまうこ
とも有効である。

【０１３２】ゲルマニウム膜の表面を絶縁膜で覆うこと
で処理雰囲気に直接触れさせないで結晶化工程を行う、
という構成は本実施例の様にマルチチャンバー方式の処
理装置で用いるだけでなく、結晶化工程を外部の電熱炉
で行う必要がある場合において特に有効な技術である。
勿論、この構成を実施例１〜６に示した構成と組み合わ
せることは容易である。

【０１３３】〔実施例８〕本実施例では、本願発明を用
いてガラス基板上に複数のＴＦＴを作製し、ドライバー
回路と画素マトリクス回路とを一体形成したアクティブ
マトリクス型液晶表示装置を作製した場合の例について
図５に示す。

【０１３４】本実施例の構造は、実施例１の工程に多少
の追加工程を加えるだけで実現することができる。ま
ず、実施例１の工程に従って図２（Ｄ）の状態を得る。
この時、画素マトリクス回路となる領域にはマトリクス
状に配列されたＮＴＦＴを作製しておく。

【０１３５】その上に第１の平坦化膜５０１として50nm
の窒化シリコン膜、25nmの酸化シリコン膜及び１μｍ厚
のポリイミド膜を順次積層した積層膜を形成する。ポリ
イミド以外にもアクリルなどの他の有機樹脂材料を用い
ても良い。

【０１３６】次に、画素マトリクス回路を構成するＴＦ
Ｔのドレイン電極５０２の上に開口部を設ける。この開
口部は上から順にポリイミド膜、酸化シリコン膜までを
エッチングし、最下層の窒化シリコン膜は残しておく。
開口部を形成したら、チタンなどの導電膜でなるブラッ
クマスク５０３を形成する。

【０１３７】そして、さらに第２の平坦化膜５０４とし
てポリイミド膜を 500nmの厚さに形成する。第２の平坦
化膜５０４を形成したら、第１及び第２の平坦化膜にコ
ンタクトホールを開けて透明導電膜（代表的にはＩＴＯ
膜）でなる画素電極５０５を形成する。

【０１３８】この時、ドレイン電極５０２とブラックマ
スク５０３との間では、前述の50nm厚の窒化シリコン膜
を誘電体とする補助容量が形成される。本実施例の構造
ならばＴＦＴ上に補助容量が形成されるので、開口率を
損なうことがない。

【０１３９】以上の様な工程を経て、図５に示す様な構
造が完成する。実際のアクティブマトリクス型液晶表示
装置は、画素電極を形成した後に配向膜を成膜し、対向
電極との間に液晶を挟持して完成する。これらセル組み
工程は公知の手段を用いて行えば良いので説明は省略す
る。

【０１４０】こうして形成されたアクティブマトリクス
型液晶表示装置の外観を模式的に図６に示す。図６にお
いて、６０１は絶縁表面を有する基板、６０２は画素マ
トリクス回路、６０３はソースドライバー回路、６０４
はゲイトドライバー回路、６０５は対向電極、６０６は
ＦＰＣ（フレキシブルプリントサーキット）、６０７、
６０８は外付けされたＩＣチップである。

【０１４１】この時、例えばソースドライバー回路６０
３やゲイトドライバー回路６０４は６００で示される様
なＣＭＯＳ回路で構成される。

【０１４２】また、本実施例において画素電極を反射率
の高い材料とすれば容易に反射型液晶表示装置を作製す
ることができる。

【０１４３】以上の様に、本願発明を利用して作製され
たＴＦＴを用いて様々な回路を形成することで、基板上
に回路を有する電気光学装置を実現することができる。
なお、本実施例では液晶表示装置を例に挙げているが、
ＥＬ（エレクトロルミネッセンス）表示装置やイメージ
センサなどを作製することも可能である。

【０１４４】〔実施例９〕実施例１に示した様な電気光
学装置は、様々な電子機器のディスプレイとして利用さ
れる。 その様な電子機器としては、ビデオカメラ、ス
チルカメラ、プロジェクター、プロジェクションＴＶ、
ヘッドマウントディスプレイ、カーナビゲーション、パ
ーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話等）などが挙げられる。それらの一例
を図７に示す。

【０１４５】図７（Ａ）は携帯電話であり、本体２００
１、音声出力部２００２、音声入力部２００３、表示装
置２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明を表示装置２００４等に適用す
ることができる。

【０１４６】図７（Ｂ）はビデオカメラであり、本体２
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示装置２１０２に適用す
ることができる。

【０１４７】図７（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明は表示装置２２０
５等に適用できる。

【０１４８】図７（Ｄ）はヘッドマウントディスプレイ
であり、本体２３０１、表示装置２３０２、バンド部２
３０３で構成される。本発明は表示装置２３０２に適用
することができる。

【０１４９】図７（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１５０】図７（Ｆ）はフロント型プロジェクターで
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１５１】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。特に、携帯性を重視した電子機器には非常に効果
的であると言える。

【０１５２】

【発明の効果】本願発明を利用することで、量産性の高
い作製工程で、結晶性の高い半導体薄膜を作製すること
が可能となる。そして、その様な半導体薄膜を活性層と
する高性能なＴＦＴを用いた回路を有する半導体装置を
実現することができる。

【図面の簡単な説明】

【図１】 薄膜トランジスタの作製工程を示す図。

【図２】 薄膜トランジスタの作製工程を示す図。

【図３】 薄膜トランジスタの作製工程を示す図。

【図４】 薄膜トランジスタの作製工程を示す図。

【図５】 アクティブマトリクス型液晶表示装置の構
成を示す図。

【図６】 アクティブマトリクス型液晶表示装置の構
成を示す図。

【図７】 電子機器の構成を示す図。

【図８】 固着工程の概略を説明するための図。

【図９】 マルチチャンバー方式の処理装置の構成を
示す図。

Claims (6)

【特許請求の範囲】
1. 【請求項１】絶縁表面を有する基板上に形成された複数
   のＴＦＴでなる回路を含む半導体装置であって、 前記複数のＴＦＴのチャネル形成領域は主たる配向面が
   ｛１１１｝面である結晶半導体膜からなり、 前記結晶半導体膜中には 1×10¹⁴〜 1×10²⁰atoms/cm³
   の濃度でゲルマニウムが存在し、且つ、該結晶半導体膜
   中のスピン密度が 5×10¹⁷spins/cm³ 以下であることを
   特徴とする半導体装置。
2. 【請求項２】絶縁表面を有する基板上に形成された複数
   のＴＦＴでなる回路を含む半導体装置であって、 前記複数のＴＦＴのチャネル形成領域は主たる配向面が
   ｛１１１｝面であり、且つ、実質的に単結晶と見なせる
   結晶半導体膜からなり、 前記結晶半導体膜中には 1×10¹⁴〜 1×10²⁰atoms/cm³
   の濃度でゲルマニウムが存在し、且つ、該結晶半導体膜
   中のスピン密度が 5×10¹⁷spins/cm³ 以下であることを
   特徴とする半導体装置。
3. 【請求項３】請求項１又は請求項２において、前記複数
   のＴＦＴはボトムゲイト型ＴＦＴであることを特徴とす
   る半導体装置。
4. 【請求項４】絶縁表面を有する基板上に形成された複数
   のボトムゲイト型ＴＦＴでなる回路を含む半導体装置の
   作製方法であって、 非晶質半導体膜を形成する工程と、 前記非晶質半導体膜上にゲルマニウム膜を形成する工程
   と、 前記非晶質半導体膜に対して第１の加熱処理を施して結
   晶半導体膜に変化させる工程と、 前記結晶半導体膜に対して前記第１の加熱処理よりも高
   い温度で第２の加熱処理を施す工程と、 を含むことを特徴とする半導体装置の作製方法。
5. 【請求項５】請求項４において、前記ゲルマニウム膜は
   スパッタ法、プラズマＣＶＤ法又は減圧熱ＣＶＤ法によ
   り形成されることを特徴とする半導体装置の作製方法。
6. 【請求項６】請求項４において、前記第１の加熱処理は
   450〜650 ℃の温度範囲で行われ、前記第２の加熱処理
   は 800〜1050℃の温度範囲で行われることを特徴とする
   半導体装置の作製方法。