JPH11284677A - 復調器とこれを用いたディジタル無線通信システム - Google Patents

復調器とこれを用いたディジタル無線通信システム

Info

Publication number
JPH11284677A
JPH11284677A JP10081889A JP8188998A JPH11284677A JP H11284677 A JPH11284677 A JP H11284677A JP 10081889 A JP10081889 A JP 10081889A JP 8188998 A JP8188998 A JP 8188998A JP H11284677 A JPH11284677 A JP H11284677A
Authority
JP
Japan
Prior art keywords
error signal
signal
demodulator
offset
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10081889A
Other languages
English (en)
Inventor
Takanari Iemura
隆也 家村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10081889A priority Critical patent/JPH11284677A/ja
Priority to US09/276,161 priority patent/US6442383B1/en
Publication of JPH11284677A publication Critical patent/JPH11284677A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 高精度なＤＣオフセット除去を行うことによ
って、信号間距離の短い多値の変調方式を用いている場
合には、より一層誤り率特性の劣化の少ない復調器を提
供することを課題とする。 【解決手段】 ディジタル無線通信システムにおける直
交変調方式に対応する復調器において、前記直交変調方
式の直交変調信号をＤＣオフセットを除去するＤＣオフ
セット制御器と、該ＤＣオフセット制御器の出力を複素
乗算する複素乗算器と、複素乗算器の出力から誤差信号
と位相誤差信号とを出力する位相検出器と、前記位相誤
差信号の低域成分を出力するＬＰＦと、ＬＰＦの出力を
直交関係の正弦波成分と余弦波成分に変換するＮＣＯ
と、を備え、前記正弦波成分と前記余弦波成分を前記複
素乗算器に入力し、前記誤差信号と前記正弦波成分と前
記余弦波成分とを前記ＤＣオフセット制御器に入力する
ことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無線通信システム
における復調器に関し、特にディジタル無線通信システ
ムにおける周波数オフセット制御に用いる角度信号と、
誤差信号を用いるＤＣオフセット制御を設けた復調器に
関する。
【０００２】
【従来の技術】近年、無線通信システムとして、マイク
ロ波やウルトラマイクロ波を用いてアナログばかりでな
くデジタル信号の通信システムが盛んに活用されてい
る。特に、携帯電話やＰＨＳ等の移動無線通信システム
は急激な需要の増大に対応すべく、デジタル化回線のイ
ンフラストラクチャーとして技術の開発と設備の投資が
活発に成されている。
【０００３】しかるに、ディジタル無線通信システムに
おける復調器においては、データエラーの削減と、正確
な復調のため、従来からも周波数オフセット制御が一般
的に行われている。図１１は、従来の実施例を示したブ
ロック図である。図１１によると、従来の実施例は、乗
算器１，２、発振器５、Ａ／Ｄコンバータ３，４、複素
乗算器６、位相検出器７、ＬＰＦ８、ＮＣＯ９、ＤＣオ
フセット制御器１１、π／２シフタ１２とから構成され
ている。
【０００４】ディジタル無線通信システムの受信機で
は、無線受信してダウンコンバートされた所望のＩＦ信
号を復調器に入力される。復調器の検波方式は準同期検
波、入力される変調信号はＱＰＳＫ、ＱＡＭ等の直交変
調を仮定しており、それぞれの直交成分（チャネル）に
関して、一般的な表記である、Ｉｃｈ（In-Phase Chann
el）、Ｑｃｈ（Quadri-Phase Channel）という表記を用
いる。
【０００５】発振器５は入力ＩＦ信号とほぼ同一周波数
のローカル発振器であり、この発振器５の出力及び、発
振器５の出力をπ／２シフタ１２によって位相をπ／２
シフトさせたものを、それぞれＩＦ−ＩＮのＩＦ信号と
乗算することによって、Ｉｃｈ，Ｑｃｈのベースバンド
信号である各信号成分が得られる。これらは、Ａ／Ｄ変
換器３，４によって、ディジタル信号に変換されて、Ｉ
ｃｈ１，Ｑｃｈ１として出力される。本復調器は準同期
検波を行うので、Ｉｃｈ１，Ｑｃｈ１は完全なベースバ
ンド信号ではなく、キャリアの周波数が含まれている。
【０００６】ＤＣオフセット制御器１０は、Ｉｃｈ１，
Ｑｃｈ１を入力として、デジタル信号中のＤＣオフセッ
ト成分を除去して、信号Ｉｃｈ２，Ｑｃｈ２を出力す
る。
【０００７】また、複素乗算器６は、Ｉｃｈ２，Ｑｃｈ
２を入力として、ＮＣＯ９から入力される回転角情報ｓ
ｉｎ，ｃｏｓを用いて、Ｉｃｈ２，Ｑｃｈ２に含まれる
キャリアの周波数を除去された信号Ｉｃｈ４，Ｑｃｈ４
を出力する。
【０００８】また、位相検出器７は、複素乗算器６から
入力されるＩｃｈ４，Ｑｃｈ４を用いて、位相誤差信号
Ｐｄ１を出力する。位相誤差信号Ｐｄ１はＬＰＦ８で平
滑化されて、位相誤差信号Ｐｄ２とし、ＮＣＯ９へ入力
される。
【０００９】ＮＣＯ９は、ＬＰＦ８から入力される位相
誤差信号Ｐｄ２を、回転角信号ｓｉｎ，ｃｏｓに変換し
て出力する。
【００１０】複素乗算器６の出力信号Ｉｃｈ４，Ｑｃｈ
４は、パラレル／シリアル変換されて、送信されたデジ
タルデータを得ることができる。
【００１１】また、ＤＣオフセット制御器１１の別の構
成を、図を用いて説明を行う。本構成では、ＤＣオフセ
ットの制御器は複素乗算器６の後から誤差情報を用いず
に、複素乗算器６の前の情報のみを用いて、ＤＣオフセ
ットの制御を行う。
【００１２】まず、複素乗算器による周波数、位相オフ
セット補正前の段階で、ＤＣオフセットの影響がどのよ
うに見えるかを、図７に示す。図において、Ｉｃｈ１，
Ｑｃｈ１それぞれのデジタル信号入力に対して、それぞ
れ極性判定器１２１で正負の極性を判断し、加算器１２
３で出力信号と加算され、フリップフロップＦ／Ｆ１２
２で一時記憶して出力する。こうして、結果的に蓄積し
た極性に応じて、ＤＣオフセットの存在を、正負の極性
によって判断する。
【００１３】また、図１２は、ＱＰＳＫやＱＡＭなどの
ように、同心円上にのみ信号点が存在するような変調方
式を用いている場合の複素乗算器６による周波数、位相
オフセット補正前の段階で、ＤＣオフセットの影響を示
したものである。図の点線で示された図が、Ｉｃｈ，Ｑ
ｃｈ共にＤＣオフセットが存在する場合の信号を示して
おり、周波数、位相オフセット補正前であるため、信号
は中心が原点に対してオフセットを持った位置で円を描
いている。この信号のＤＣオフセットを除去すると実線
のように、原点を中心とした円になる。
【００１４】これを、Ｑｃｈのみにしぼって見た図が
（Ｉｃｈのみでも同様）、図１３である。図の点線で示
された図が、ＤＣオフセットが存在する場合の信号を示
しており、信号は直線上を上下に往復するが、Ｉ軸に対
して偏って分布している。即ち、この図の場合であれ
ば、Ｑｃｈの値が正の数である確率が、負の数である確
率よりも高くなっている。この信号のＤＣオフセットを
除去すると、実線のように、Ｉ軸に対して対象に分布す
るようになる。
【００１５】さらに、図１４は、従来例におけるＤＣオ
フセット制御器１１の構成例を示したブロック図であ
る。図１４より、ＤＣオフセット制御器１１は、加算器
１１１，１１２及びＬＰＦ１１３，１１４によって構成
されている。ＤＣオフセット制御器１１は、Ｉｃｈ１，
Ｑｃｈ１それぞれのデジタル信号入力に対して、それぞ
れ加算器１１１，１１２で、ＬＰＦ１１３，１１４によ
り出力成分のＤＣ成分を含む低域成分を除去され、ＤＣ
オフセットを除去した出力を得ることができる。
【００１６】従来の構成では、誤差情報が得られない
が、上述したように、ＤＣオフセットが存在する場合に
は、Ｉｃｈ，Ｑｃｈの各信号の正負の確率が異なること
を利用する。即ち、各信号の極性信号によって制御を行
うことが出来る。制御信号として信号の極性のみを用い
るので、ＬＰＦには、図７あるいは図８に示したものを
用いる。ここで、入力信号が正の値であれば減算、ある
いはカウントダウン、負の値であれば加算、あるいはカ
ウントアップを行えば、正負の確率が同一になるように
制御が行われて、ＤＣオフセットが除去されることにな
る。
【００１７】
【発明が解決しようとする課題】しかしながら、上述の
ように、従来の構成においても、ＤＣオフセットを除去
することは可能であるが、制御情報として極性のみを用
いているため、どうしても制御が荒くなってしまう。
【００１８】ＤＣオフセットが残ったまま、複素乗算器
６を通った信号は、図１５のＩ−Ｑ座標に示すように、
正しい信号点位置を中心として、ＤＣオフセット分を半
径とした円を描いてしまう。図１５は、変調方式がＱＰ
ＳＫの場合の信号を示しているが、他の変調方式であっ
ても同様に、正しい信号点位置を中心として円を描く。
こうなると信号点間の距離が短くなることによって、雑
音に弱くなり、誤り率特性が劣化してしまう。
【００１９】特に、回線の大容量化のために多値化を進
めると、元々信号点間距離が短いのに加えて、ＤＣオフ
セットの影響で、更に信号点間距離が短くなり、誤り率
特性の劣化が顕著になる。
【００２０】本発明の主目的は、高精度なＤＣオフセッ
ト除去を行うことによって、信号間距離の短い多値の変
調方式を用いている場合には、従来の復調器と比較し
て、より一層誤り率特性の劣化の少ない復調器を提供す
ることにある。
【００２１】
【課題を解決するための手段】本発明は、上記課題を達
成するもので、ディジタル無線通信システムにおける復
調器において、該復調器に入力される変調信号のＤＣオ
フセットを除去するＤＣオフセット制御器と、該ＤＣオ
フセット制御器の出力を複素乗算する複素乗算器と、複
素乗算器の出力から誤差信号と位相誤差信号とを出力す
る位相検出器と、前記位相誤差信号の低域成分を出力す
るＬＰＦと、ＬＰＦの出力を直交関係の正弦波成分と余
弦波成分に変換するＮＣＯと、を備え、前記正弦波成分
と前記余弦波成分を前記複素乗算器に入力し、前記誤差
信号と前記正弦波成分と前記余弦波成分とを前記ＤＣオ
フセット制御器に入力することを特徴とする。
【００２２】また、前記位相検出器は、前記直交変調信
号のそれぞれで前記複素乗算器の出力と該出力から誤差
検出器で得た前記誤差信号とを乗算し加算して前記位相
誤差信号を得ることを特徴とする。
【００２３】さらに、前記ＤＣオフセット制御器は、前
記誤差信号と前記正弦波成分と前記余弦波成分とをそれ
ぞれ乗算し、該乗算結果のそれぞれに交叉する該乗算結
果と加算及び減算してそれぞれＬＰＦで低域成分を抽出
し、前記直交変調信号成分のそれぞれに加算又は減算し
て、直交変調信号成分として出力することを特徴とす
る。
【００２４】またさらに、本発明のディジタル無線通信
システムは、上記の復調器を用いて、送信されたデジタ
ルデータを復調する。
【００２５】
【発明の実施の形態】本発明の実施形態について、図面
を参照しつつ詳細に説明する。
【００２６】［第１の実施形態］本発明の第１の実施形
態について、図１を参照しつつ説明する。図１は、本実
施形態としての復調器が示されている。本復調器は、乗
算器１，２、発振器５、Ａ／Ｄコンバータ３，４、複素
乗算器６、位相検出器７、ＬＰＦ８、ＮＣＯ（Numerica
l Controlled Oscillator：数値制御発振器）９、ＤＣ
オフセット制御器１０、π／２シフタ１２を有する。
【００２７】以下、本実施形態の説明において、復調器
の検波方式は準同期検波、入力される変調信号はＱＰＳ
Ｋ、ＱＡＭ等の直交変調を仮定しており、それぞれの直
交成分（チャネル）に関して、一般的な表記である、Ｉ
ｃｈ、Ｑｃｈという表記を用いる。
【００２８】図１に示す復調器の入力信号ＩＦ−ＩＮ
は、無線通信システムで放出された無線波をアンテナで
受信し、受信信号を高周波増幅回路や、中間周波数に変
換する混合回路、混合回路に局部発振周波数を入力する
局部発振回路、中間周波数信号を増幅するＩＦ増幅回路
等を経て得られたものである。以下、図１に示す各部の
ブロックについて詳細に説明する。
【００２９】まず、発振器５は入力ＩＦ信号とほぼ同一
周波数のローカル発振器であり、この発振器５の出力及
び、発振器５の出力をπ／２シフタ１２によって位相を
π／２シフトさせた出力を、それぞれＩＦ−ＩＮに乗算
することによって、Ｉｃｈ，Ｑｃｈの各信号成分が得ら
れる。
【００３０】これらのＩｃｈ，Ｑｃｈの各信号成分は、
Ａ／Ｄ変換器３，４によって、ディジタル信号に変換さ
れて、Ｉｃｈ１，Ｑｃｈ１として出力される。本復調器
は準同期検波を行うので、Ｉｃｈ１，Ｑｃｈ１は完全な
ベースバンド信号ではなく、キャリアの周波数が含まれ
ている。
【００３１】つぎに、ＤＣオフセット制御器１０は、Ｉ
ｃｈ１，Ｑｃｈ１を入力として、位相検出器７から入力
される誤差信号Ｅｉ，Ｅｑ及びＮＣＯ９から入力される
回転角信号ｓｉｎ，ｃｏｓを用いて、ＤＣオフセット成
分が除去された信号Ｉｃｈ２，Ｑｃｈ２を出力する。
【００３２】また、複素乗算器６は、Ｉｃｈ２，Ｑｃｈ
２を入力として、ＮＣＯ９から入力される回転角情報ｓ
ｉｎ，ｃｏｓを用いて、Ｉｃｈ１，Ｑｃｈ１に含まれる
キャリアの周波数を除去された信号Ｉｃｈ３，Ｑｃｈ３
を出力する。
【００３３】つぎに、位相検出器７は、複素乗算器６か
ら入力されるキャリアの周波数を除去された信号Ｉｃｈ
３，Ｑｃｈ３を用いて、位相誤差信号Ｐｄ１、誤差信号
Ｅｉ，Ｅｑを出力する。続いて、位相誤差信号Ｐｄ１は
ＬＰＦ８で平滑化されて、位相誤差信号Ｐｄ２として、
ＮＣＯ９へ入力される。
【００３４】また、ＮＣＯ９は、ＬＰＦ８から入力され
る位相誤差信号Ｐｄ２を、回転角信号ｓｉｎ，ｃｏｓに
変換して出力する。
【００３５】また、信号Ｉｃｈ３，Ｑｃｈ３はこの後、
パラレル信号を直接、又はパラレル／シリアル信号に変
換して、Ｉ信号及びＱ信号としてデータ信号処理回路に
出力される。
【００３６】以下に、各ブロックについて更に詳細に説
明を加える。
【００３７】図２は、位相検出器７の構成例を示したブ
ロック図である。図２より位相検出器７は、誤差検出器
７１，７２、乗算器７３，７４及び加算器７５で構成さ
れている。
【００３８】誤差検出器７１，７２は、入力信号Ｉｃｈ
３，Ｑｃｈ３の正規の信号点位置からの誤差を検出し
て、誤差信号Ｅｉ，Ｅｑを出力する。ここでは、入力信
号Ｉｃｈ３，Ｑｃｈ３が正規の信号点位置より正の方向
にずれたときには、誤差信号Ｅｉ，Ｅｑは負の値、逆に
負の方向にずれたときには正の値が出力されるものとす
る。これら、誤差信号Ｅｉ，Ｅｑ及びＩｃｈ３，Ｑｃｈ
３の極性信号Ｄｉ，Ｄｑ（Ｉｃｈ３、Ｑｃｈ３のＭＳＢ
で判断する）を用いて、位相誤差信号Ｐｄ１が得られ
る。
【００３９】また、図３は、ＬＰＦ８の構成例を示した
ブロック図である。図３よりＬＰＦ８は、フリップフロ
ップＦ／Ｆ８１、入力位相誤差信号Ｐｄ１と乗算係数
α，βとをそれぞれ乗算する乗算器８２，８３、加算器
８４，８５で構成されている。ここで、乗算係数α，β
はＬＰＦ８の特性を決定するパラメータで、それぞれの
しすてむにおいて、要求される入力信号に対する追従
性、出力信号の安定性等を満たすために最適化される。
【００４０】本ＬＰＦ８は、一般的な２次のラグ・リー
ド・フィルタである。通常、複素乗算器６、位相検出器
７、ＬＰＦ８、ＮＣＯ９で構成されるキャリア再生ルー
プでは、周波数オフセットを打ち消す必要があるため、
２次以上の構成にする必要がある。このためには、図３
に示すＬＰＦ８を２段、３段とすることにより高次のロ
ーパスフィルタを構成し、高次のキャリア再生ループに
より周波数オフセットを打ち消すことができる。
【００４１】また、図４は、ＮＣＯ９の構成例を示した
ブロック図である。図４において、ＮＣＯ９は、積分器
９３、ｃｏｓ（）９１、ｓｉｎ（）９２で構成されてい
る。ＬＰＦ８によって平滑化された位相誤差信号Ｐｄ２
を積分することによって、周波数誤差信号θが得られ
る。周波数誤差信号θを入力として、ｃｏｓ（）９１、
ｓｉｎ（）９２は、それぞれｃｏｓ（θ）、ｓｉｎ
（θ）の値を角度信号ｓｉｎ，ｃｏｓとして出力する演
算器である。
【００４２】また、図５は複素乗算器６の構成例を示し
たブロック図である。図５において、複素乗算器６は、
乗算器６１〜６４、加算器６５，６６とで構成される。
【００４３】ＤＣオフセット制御器１０の出力Ｉｃｈ
２，Ｑｃｈ２は、乗算器６１，６４でＮＣＯ９の出力ｃ
ｏｓ（θ）と乗算され、また乗算器６２，６３でＮＣＯ
９の出力ｓｉｎ（θ）と乗算され、加算器６５で、乗算
器６１の出力から乗算器６３の出力を減算し、加算器６
６で、乗算器６２の出力から乗算器６４の出力を加算
し、それぞれ出力Ｉｃｈ３，Ｑｃｈ３として出力され
る。
【００４４】図５に示したブロック図による演算処理に
よって、Ｉｃｈ２，Ｑｃｈ２に含まれるキャリアの周波
数および位相オフセット成分が除去される。
【００４５】さらに、図６は本発明の特徴である、ＤＣ
オフセット制御器１０の構成例を示したブロック図であ
る。図６において、ＤＣオフセット制御器１０は、加算
器１０２，１０３、乗算器１０７〜１１０、加算器１０
５，１０６、ＬＰＦ１０３，１０４で構成されている。
【００４６】図６において、位相検出器７の出力誤差信
号Ｅｉ，Ｅｑは、乗算器１０９，1010でＮＣＯ９の出力
ｃｏｓ（θ）と乗算され、また乗算器１０７，１０８で
ＮＣＯ９の出力ｓｉｎ（θ）と乗算され、加算器１０５
で、乗算器１０９の出力と乗算器１０８の出力とを加算
し、加算器１０６で、乗算器１１０の出力から乗算器１
０７の出力を減算し、それぞれの出力をＬＰＦ１０３及
びＬＰＦ１０４に入力することによって低域成分のみを
透過し、Ａ／Ｄ変換器３，４の出力Ｉｃｈ１，Ｑｃｈ１
とそれぞれ加算して、Ｉｃｈ２，Ｑｃｈ２として出力さ
れる。
【００４７】このように、図６において、加算器１０
５，１０６と乗算器１０７〜１１０で構成される演算回
路は、図５に示した複素乗算器６とほぼ同一であるが、
回転方向が反対である点のみが異なる。位相検出器７か
ら入力される誤差信号Ｅｉ，Ｅｑは、角度信号ｓｉｎ，
ｃｏｓによって逆回転されて、複素乗算器６によって回
転される前の信号として復元される。この逆回転された
信号をそれぞれ、ＬＰＦ１０３，１０４で平滑化した
後、入力信号Ｉｃｈ１，Ｑｃｈ１に加算することによっ
て、ＤＣオフセット成分が除去される。
【００４８】つぎに、図７はＤＣオフセット制御器１０
内のＬＰＦ１０３，１０４の構成例を示したブロック図
である。図７よりＬＰＦ１０３，１０４は、極性判定器
１２１、フリップフロップＦ／Ｆ１２２、加算器１２３
で構成されている。通常、ＤＣオフセットはハードウェ
アの不完全生によって生じる定常的なオフセットである
ので、このようにＬＰＦ１０３，１０４は、極性信号、
即ち、信号のＬＳＢの積分のみによる単純なフィルタで
実現できる。
【００４９】（第１の実施形態の動作の説明）以下、本
実施形態の動作につき、本発明の特徴であるＤＣオフセ
ット制御器１０を中心に説明する。
【００５０】図１において、ＤＣオフセット制御器１０
による処理は、複素乗算器６によって位相回転される前
に行われるのに対して、ＤＣオフセット制御に用いる誤
差信号Ｅｉ，Ｅｑは位相回転後の信号から得ている。こ
のために、得られた誤差情報から位相回転前の誤差情報
を推定する必要がある。
【００５１】そのため、誤差信号Ｅｉ，Ｅｑ及び位相誤
差信号Ｐｄ１は、図２に示す位相検出器７によって得ら
れる。誤差信号Ｅｉ，Ｅｑは、入力信号Ｉｃｈ３，Ｑｃ
ｈ３の本来の信号点位置からの誤差を検出することによ
って得られる。これら、誤差信号Ｅｉ，Ｅｑ及び複素乗
算器６の出力Ｉｃｈ３，Ｑｃｈ３の極性信号Ｄｉ，Ｄｑ
（Ｉｃｈ３，Ｑｃｈ３のＭＳＢ）を用いて、位相誤差信
号Ｐｄ１は一般に次式で求められる。
【００５２】Ｐｄ１＝Ｅｉ・Ｄｑ−Ｅｑ・Ｄｉ 位相誤差から周波数誤差への変換は、図４に示すＮＣＯ
９によって行われる。周波数は位相を積分したものであ
るから、位相誤差信号Ｐｄ１をＬＰＦ８で平滑化した
後、積分することによって周波数誤差信号θが得られ
る。さらに、回転角度信号ｓｉｎ（θ），ｃｏｓ（θ）
に変換してＮＣＯ９から出力される。また、図５は、複
素乗算器６の構成例を示したブロック図であるが、この
ブロック図は次式の演算を表している。
【００５３】Ich3 = Ich2 cos(θ) - Qch2 sin(θ) Qch3 = Ich2 sin(θ) + Qch2 cos(θ) つまり、入力Ｉｃｈ２，Ｑｃｈ２を誤差信号から得られ
た角度信号θだけ回転するという演算が、位相検出器
７、ＬＰＦ８、ＮＣＯ９を含むループの中で繰り返され
ることによって、Ｉｃｈ１，Ｑｃｈ１に含まれる、キャ
リアの周波数および位相オフセット成分が制御されてい
く。
【００５４】これに対して、図６に示すＤＣオフセット
制御器１０内の乗算器、加算器で行われる演算は次式で
表される。
【００５５】Ei' = Ei cos(θ) - Eq sin(θ) Eq' = Ei sin(θ) + Eq2 cos(θ) これは、複素乗算器６によってなされた回転と全く逆の
回転をＥｉ，Ｅｑに与える演算である。
【００５６】さらに、図８は、誤差信号ＥとＥ'の関係
をＩ−Ｑの位相平面上に示したものである。正しい信号
点位置から、複素乗算器６の出力信号へ向かうベクトル
が、位相検出器７によって得られる誤差信号である。複
素乗算器６によってθだけ位相回転されたとすれば、複
素乗算器６の入力信号、即ち位相回転前の信号は、複素
乗算器６の出力信号を−θだけ回転することによって得
られる。よって、位相回転前の誤差信号Ｅ'も、誤差信
号Ｅを−θだけ回転することによって得られる。図６に
示すように、このようにして得られた誤差信号Ｅ'をＬ
ＰＦ１０３，１０４で平滑化したものを、入力信号Ｉｃ
ｈ１，Ｑｃｈ１に入力すると、誤差信号が零に収束する
ように制御がかかるため、ＤＣオフセット成分を除去す
ることが出来る。
【００５７】このように、ＤＣオフセット成分は、ＤＣ
オフセット制御器１０で、位相検出器７から検出された
誤差信号Ｅｉ，Ｅｑと、位相差信号ｓｉｎ，ｃｏｓによ
り除去でき、交流誤差信号は複素乗算器６やＮＣＯ９を
含むキャリア再生ループにより、周波数オフセットを除
去することができる。
【００５８】また、上述した内容を言い換えれば、この
復調器において、ＤＣオフセット制御器１０は、位相検
出器７が出力する誤差信号Ｅｉ，ＥｑとＮＣＯ９の出力
であるｓｉｎ，ｃｏｓを複素乗算することによって、複
素乗算器６による位相回転後の誤差信号Ｅｉ，Ｅｑか
ら、位相回転前の誤差情報を推定している。ＤＣオフセ
ット制御器は、位相回転前の位置にあるので、この推定
した誤差情報によってＤＣオフセットを制御（除去）す
るという動作を実行する。
【００５９】誤差情報Ｅｉ，Ｅｑには、正確なＤＣオフ
セット情報が含まれているので、複素乗算前の情報で制
御を行う従来の復調器よりも、より正確にＤＣオフセッ
トを制御（除去）出来るという効果が得られる。
【００６０】なお、上記実施形態では、復調器の検波方
式は準同期検波、入力される変調信号はＱＰＳＫ、ＱＡ
Ｍ等の直交変調としているが、周波数及び位相オフセッ
ト補正後の誤差情報及び、周波数及び位相オフセット補
正時の回転角度情報が得られる構成で有れば、準同期検
波でなくても良いし、ＱＰＳＫ、ＱＡＭ以外、たとえば
ＱＰＳＫ以外のＰＳＫあるいは、ＡＰＳＫ等の変調方式
でも良い。
【００６１】［第２の実施形態］本発明の第２の実施形
態について、図を用いて説明する。図９は、ＤＣオフセ
ット制御器１０内のＬＰＦ１０３，１０４の第２構成例
を示したブロック図である。図９において、ＤＣオフセ
ット制御器１０内のＬＰＦ１０３，１０４の第２構成例
は、極性判定器１２４及びアップダウンカウンターＵ／
ＤＣｏｕｎｔｅｒ１２５で構成されている。
【００６２】ここで、極性判定器１２４は、図７におけ
る極性判定器１２１と異なり、正か負かの２値を表すだ
けであるので、出力は１ビットのみである。つぎに、Ｕ
／ＤＣｏｕｎｔｅｒ１２５は、極性判定器１２４の入力
が正であればカウントダウン、負であればカウントアッ
プするように制御される。この構成であれば、図７の構
成よりも更に簡単であり、より回路規模を小さくでき
る。
【００６３】また、このＬＰＦ１０３，１０４は、図３
に示す２次のＬＰＦを採用しても良い。回路規模が若干
大きくなるが、何らかの要因で、ＤＣオフセットが変動
する場合の追従性や、初期の引き込み時間特性を改善で
きる。
【００６４】［第３の実施形態］本発明の第３の実施形
態について、図を用いて説明する。図１０は、ＤＣオフ
セット制御器１０の他の実施形態を示したブロック図で
ある。図１０より、ＤＣオフセット制御器１０の他の実
施形態は、第１の実施形態における複素乗算器の部分
を、図１における複素乗算器６と全く同じものとしたか
わりに、極性反転器１０１２を追加することによって、
ｓｉｎの極性を反転して、結果的に回転方向を反転させ
るものである。取り扱う信号が２の補数で表されている
場合、正確に符号反転させるためには、１全ビット反転
した後に１を加算する必要があるが、１ＬＳＢ分の誤差
を許容すれば、全ビット反転するだけでよいので、複素
乗算器を図１の複素乗算器６の入出力にセレクタを追加
して、時分割で共用させれば、回路規模を削減すること
が出来る。
【００６５】
【発明の効果】このように、本発明によれば、正規の信
号位置からの誤差信号を利用して、その誤差信号が零に
なるように制御をかけるので、より高精度なＤＣオフセ
ット除去が行える。そのため、より信号間距離の短い多
値の変調方式を用いている場合には、より一層、誤り率
特性が向上する。
【図面の簡単な説明】
【図１】本発明の実施形態による復調器のブロック図で
ある。
【図２】本発明の実施形態による位相検出器のブロック
図である。
【図３】本発明の実施形態によるＬＰＦのブロック図で
ある。
【図４】本発明の実施形態によるＮＣＯのブロック図で
ある。
【図５】本発明の実施形態による複素乗算器のブロック
図である。
【図６】本発明の実施形態によるＤＣオフセット制御器
のブロック図である。
【図７】本発明の実施形態によるＬＰＦのブロック図で
ある。
【図８】本発明の実施形態による誤差信号のＩ，Ｑ特性
図である。
【図９】本発明の実施形態によるＬＰＦのブロック図で
ある。
【図１０】本発明の実施形態によるＤＣオフセット制御
器のブロック図である。
【図１１】従来例による復調器のブロック図である。
【図１２】従来例によるＤＣオフセット制御のＩ，Ｑ特
性図である。
【図１３】従来例によるＤＣオフセット制御のＩ，Ｑ特
性図である。
【図１４】従来例によるＤＣオフセット制御器のブロッ
ク図である。
【図１５】従来例によるＤＣオフセット制御のＩ，Ｑ特
性図である。
【符号の説明】
１，２ 乗算器 ３，４ Ａ／Ｄ変換器 ５ 局部発振器 ６ 複素乗算器 ７ 位相検出器 ８ ＬＰＦ ９ ＮＣＯ（数値制御発振器） １０ ＤＣオフセット制御器 ６１〜６４，７３，７４，８２，８３，１０７〜１１０
乗算器 ６５，６６，７５，８４，８５，１０１，１０２，１０
５，１０６ 加算器 ７１，７２ 誤差検出器 ８１，１２２ フリップフロップ ９１ ｃｏｓ（） ９２ ｓｉｎ（） ９３ 積分器 １０３，１０４ ＬＰＦ １２１，１２４ 極性判定器 １２３ 加算器 １２５ アップダウンカウンタ １０１１ 複素乗算器 １０１２ 極性反転器

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル無線通信システムにおける復
    調器において、 該復調器に入力される変調信号のＤＣオフセットを除去
    するＤＣオフセット制御器と、該ＤＣオフセット制御器
    の出力を複素乗算する複素乗算器と、複素乗算器の出力
    から誤差信号と位相誤差信号とを出力する位相検出器
    と、前記位相誤差信号の低域成分を出力するＬＰＦと、
    ＬＰＦの出力を直交関係の正弦波成分と余弦波成分に変
    換するＮＣＯ（数値制御発振器）と、を備え、 前記正弦波成分と前記余弦波成分を前記複素乗算器に入
    力し、前記誤差信号と前記正弦波成分と前記余弦波成分
    とを前記ＤＣオフセット制御器に入力することを特徴と
    する復調器。
  2. 【請求項２】 前記位相検出器は、前記複素乗算器の出
    力と該出力から誤差検出器で得た前記誤差信号とを乗算
    し加算して前記位相誤差信号を得ることを特徴とする請
    求項１に記載の復調器。
  3. 【請求項３】 前記ＬＰＦは、前記位相誤差信号に所定
    係数とを乗算し、所定時間積分し、該積分結果と前記位
    相誤差信号に第２の所定係数とを乗算した結果とを加算
    したことを特徴とする請求項１又は２に記載の復調器。
  4. 【請求項４】 前記ＮＣＯは、前記ＬＰＦの位相誤差信
    号成分を積分器で積分し、正弦波変換器で前記正弦波成
    分を生成し、余弦波変換器で前記余弦波成分を生成する
    ことを特徴とする請求項１又は２，３に記載の復調器。
  5. 【請求項５】 前記複素乗算器は、前記ＤＣオフセット
    制御器の出力と前記正弦波成分と前記余弦波成分とをそ
    れぞれ乗算し、該乗算結果のそれぞれに交叉する該乗算
    結果と加算及び減算して出力することを特徴とする請求
    項１又は２，３に記載の復調器。
  6. 【請求項６】 前記ＤＣオフセット制御器は、前記誤差
    信号と前記正弦波成分と前記余弦波成分とをそれぞれ乗
    算し、該乗算結果のそれぞれに交叉する該乗算結果と加
    算及び減算してそれぞれＬＰＦで低域成分を抽出し、前
    記直交変調信号成分のそれぞれに加算又は減算して、直
    交変調信号成分として出力することを特徴とする請求項
    １又は２，３に記載の復調器。
  7. 【請求項７】 請求項１乃至６のいずれか１項に記載の
    復調器を用いて、送信されたデジタルデータを復調する
    ディジタル無線通信システム。
JP10081889A 1998-03-27 1998-03-27 復調器とこれを用いたディジタル無線通信システム Pending JPH11284677A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10081889A JPH11284677A (ja) 1998-03-27 1998-03-27 復調器とこれを用いたディジタル無線通信システム
US09/276,161 US6442383B1 (en) 1998-03-27 1999-03-25 Demodulator and digital wireless communication receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10081889A JPH11284677A (ja) 1998-03-27 1998-03-27 復調器とこれを用いたディジタル無線通信システム

Publications (1)

Publication Number Publication Date
JPH11284677A true JPH11284677A (ja) 1999-10-15

Family

ID=13759022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10081889A Pending JPH11284677A (ja) 1998-03-27 1998-03-27 復調器とこれを用いたディジタル無線通信システム

Country Status (2)

Country Link
US (1) US6442383B1 (ja)
JP (1) JPH11284677A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002247125A (ja) * 2001-02-20 2002-08-30 Fujitsu General Ltd ディジタル復調装置
JP2003513503A (ja) * 1999-10-22 2003-04-08 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 既知の干渉信号をデジタル中間周波数信号から除去する受信機ならびに手法を備える通信端末
JP2003515975A (ja) * 1999-11-23 2003-05-07 トムソン ライセンシング ソシエテ アノニム ヒエラキカルｑａｍ伝送のための自動利得制御
JP2006504368A (ja) * 2002-10-25 2006-02-02 クゥアルコム・インコーポレイテッド デジタル周波数オフセット補正を備えたゼロ中間周波数ベースのｇｓｍ無線受信機のためのｄｃオフセットを除去する方法
JP2006114986A (ja) * 2004-10-12 2006-04-27 Fujitsu Ltd Ｄｃオフセット校正可能な位相変調用復調器
KR100849213B1 (ko) * 2007-03-26 2008-07-31 삼성전자주식회사 신호발생장치, 주파수변환장치, 수신기, 및 송신기
JP2012235371A (ja) * 2011-05-06 2012-11-29 Nec Corp 復調装置及び復調方法
CN108768910A (zh) * 2018-07-05 2018-11-06 上海晟矽微电子股份有限公司 频偏确定装置及方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504884B1 (en) * 1999-05-12 2003-01-07 Analog Devices, Inc. Method for correcting DC offsets in a receiver
DE19947019A1 (de) * 1999-09-30 2001-06-07 Infineon Technologies Ag Verfahren und Vorrichtung zum Erzeugen von spreizcodierten Signalen
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
JP2003046587A (ja) * 2001-08-03 2003-02-14 Nec Corp 復調器
JP3880485B2 (ja) * 2002-08-22 2007-02-14 株式会社豊田自動織機 ステレオ復調回路
US7277688B2 (en) * 2003-06-17 2007-10-02 Broadcom Corporation DC offset correction for very low intermediate frequency receiver
JP4283170B2 (ja) * 2003-12-17 2009-06-24 株式会社デンソー 物体検出装置
US7155185B2 (en) * 2004-06-09 2006-12-26 Theta Microelectronics, Inc. Apparatus and methods for eliminating DC offset in a wireless communication device
US20060007999A1 (en) * 2004-07-08 2006-01-12 Gomez Ramon A Method and system for enhancing image rejection in communications receivers using test tones and a baseband equalizer
WO2007003979A1 (en) * 2005-07-01 2007-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and arrangement for estimating dc offset
KR100653642B1 (ko) * 2005-11-18 2006-12-06 삼성전자주식회사 Ｄｃ 옵셋 제거된 기저 대역 신호를 이용하는 ｒｆ 수신장치 및 방법
JP6887890B2 (ja) * 2017-06-20 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置及びその方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260975A (en) * 1989-10-23 1993-11-09 Nippon Telegraph And Telephone Corporation Digital demodulator
JP3060521B2 (ja) * 1990-10-25 2000-07-10 日本電気株式会社 復調回路
JPH07321862A (ja) * 1994-05-25 1995-12-08 Matsushita Electric Ind Co Ltd ディジタル変調波復調装置
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
JP3301033B2 (ja) 1995-02-08 2002-07-15 日本電信電話株式会社 ディジタル復調器
JP2967699B2 (ja) * 1995-03-06 1999-10-25 日本電気株式会社 送信装置
JP3145003B2 (ja) * 1995-03-23 2001-03-12 株式会社東芝 直交周波数分割多重伝送方式とその送信装置および受信装置
JP3316723B2 (ja) 1995-04-28 2002-08-19 三菱電機株式会社 受信装置の補償方法・受信装置及び送受信装置
KR100200589B1 (ko) * 1996-06-12 1999-06-15 윤종용 고해상도 텔레비젼 수신기의 디지털 복조회로 및 방법
JPH1041992A (ja) 1996-07-24 1998-02-13 Nippon Telegr & Teleph Corp <Ntt> 準同期検波復調装置
JPH1056487A (ja) * 1996-08-09 1998-02-24 Nec Corp 直交復調回路
JP3907703B2 (ja) * 1996-09-06 2007-04-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 零ｉｆ受信器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003513503A (ja) * 1999-10-22 2003-04-08 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 既知の干渉信号をデジタル中間周波数信号から除去する受信機ならびに手法を備える通信端末
JP2003515975A (ja) * 1999-11-23 2003-05-07 トムソン ライセンシング ソシエテ アノニム ヒエラキカルｑａｍ伝送のための自動利得制御
JP2002247125A (ja) * 2001-02-20 2002-08-30 Fujitsu General Ltd ディジタル復調装置
JP2006504368A (ja) * 2002-10-25 2006-02-02 クゥアルコム・インコーポレイテッド デジタル周波数オフセット補正を備えたゼロ中間周波数ベースのｇｓｍ無線受信機のためのｄｃオフセットを除去する方法
JP2006114986A (ja) * 2004-10-12 2006-04-27 Fujitsu Ltd Ｄｃオフセット校正可能な位相変調用復調器
KR100849213B1 (ko) * 2007-03-26 2008-07-31 삼성전자주식회사 신호발생장치, 주파수변환장치, 수신기, 및 송신기
JP2012235371A (ja) * 2011-05-06 2012-11-29 Nec Corp 復調装置及び復調方法
CN108768910A (zh) * 2018-07-05 2018-11-06 上海晟矽微电子股份有限公司 频偏确定装置及方法
CN108768910B (zh) * 2018-07-05 2023-05-23 上海晟矽微电子股份有限公司 频偏确定装置及方法

Also Published As

Publication number Publication date
US6442383B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
JPH11284677A (ja) 復調器とこれを用いたディジタル無線通信システム
EP0799530B1 (en) Dual-mode fm/cdma communication system
US6310513B1 (en) Demodulator and demodulation method for demodulating quadrature modulation signals
JP3317964B1 (ja) 位相検出回路および受信機
JP3363025B2 (ja) デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法
JPH11331300A (ja) 復調装置
JP5046114B2 (ja) 多値ｑａｍ復調装置とその復調方法及び無線通信システム
JP3386114B2 (ja) 復調装置及び方法
JPH11331291A (ja) 自動利得制御方法および自動利得制御を備えた復調装置
Nolan et al. Signal space based adaptive modulation for software radio
US20070127599A1 (en) Apparatus and method for phase recovery and I/Q imbalance compensation in quadrature demodulating receiver
JP3504800B2 (ja) 直交復調装置
JP2002534909A (ja) 周波数ズレ補正用の回転手段を有する復調器
Nolan et al. Modulation scheme recognition techniques for software radio on a general purpose processor platform
JP3394788B2 (ja) 周波数弁別器
JP3204239B2 (ja) 復調器
JP3206581B2 (ja) 復調器
US6566941B2 (en) Method and device of phase detection in phase modulation systems
JP2910695B2 (ja) コスタスループ搬送波再生回路
US20040096023A1 (en) Reduced phase error derotator system and method
JPH08237318A (ja) Ｇｓｍ用などの無線通信システム用粗周波数バースト検出器
JPH07212428A (ja) 位相誤差検出器を備えた判定による搬送波復元回路
JPH05304542A (ja) 復調方法及び復調器
JPH06244892A (ja) 位相比較器
JP2705363B2 (ja) 自動干渉除去装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees