JPH11288831A - 積層電子部品の製造方法 - Google Patents
積層電子部品の製造方法Info
- Publication number
- JPH11288831A JPH11288831A JP10364798A JP10364798A JPH11288831A JP H11288831 A JPH11288831 A JP H11288831A JP 10364798 A JP10364798 A JP 10364798A JP 10364798 A JP10364798 A JP 10364798A JP H11288831 A JPH11288831 A JP H11288831A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- conductor
- inductor
- manufacturing
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【課題】 導体と絶縁体の焼成時の収縮率の差によって
生じる断線等を防止する。 【解決手段】 インダクタ用の細長い導体パターンの中
間部に幅の広い部分、厚みの大きい部分を形成して、導
体ペーストの塗布量を多くしておき、焼成によって収縮
しても導体部分の密度を保てるようにする。セラミック
グリーンシートを積層するタイプでも、セラミックペー
ストと導体ペーストを交互に印刷するタイプのいずれに
も適用できる。
生じる断線等を防止する。 【解決手段】 インダクタ用の細長い導体パターンの中
間部に幅の広い部分、厚みの大きい部分を形成して、導
体ペーストの塗布量を多くしておき、焼成によって収縮
しても導体部分の密度を保てるようにする。セラミック
グリーンシートを積層するタイプでも、セラミックペー
ストと導体ペーストを交互に印刷するタイプのいずれに
も適用できる。
Description
【０００１】
【発明の属する技術分野】本発明は、積層インダクタな
どのセラミック積層体内部にインダクタ用導体パターン
を具えた積層電子部品の製造方法に関するものである。
どのセラミック積層体内部にインダクタ用導体パターン
を具えた積層電子部品の製造方法に関するものである。
【０００２】
【従来の技術】移動体通信の携帯端末機器などに小型、
軽量、薄型といった特徴を有する積層インダクタが多数
用いられている。また、コンデンサと一体化した積層Ｌ
Ｃフィルタ等も実用化されている。
軽量、薄型といった特徴を有する積層インダクタが多数
用いられている。また、コンデンサと一体化した積層Ｌ
Ｃフィルタ等も実用化されている。
【０００３】この積層インダクタはセラミックグリーン
シートに導体パターンを形成し、積層しながら各層の導
体パターンの端部を接続するタイプと、セラミック絶縁
体ペーストと導体ペーストを交互に印刷し、導体パター
ンの端部を接続するようにしたものとがある。いずれ
も、積層体内部にインダクタ用の導体パターンを形成
し、焼成するものである。図４はその積層インダクタの
製造工程を示す平面図で、セラミックグリーンシート41
の表面に約半ターン分の導体パターン43を形成したもの
である。
シートに導体パターンを形成し、積層しながら各層の導
体パターンの端部を接続するタイプと、セラミック絶縁
体ペーストと導体ペーストを交互に印刷し、導体パター
ンの端部を接続するようにしたものとがある。いずれ
も、積層体内部にインダクタ用の導体パターンを形成
し、焼成するものである。図４はその積層インダクタの
製造工程を示す平面図で、セラミックグリーンシート41
の表面に約半ターン分の導体パターン43を形成したもの
である。
【０００４】
【発明が解決しようとする課題】セラミック積層体の焼
成は通常 900°Ｃ以上の温度で行われ、セラミック絶縁
体と導体はそれぞれ収縮する。この収縮率が一致するの
が望ましいが、差が生じて、導体の収縮率が大きくなる
と内部導体の断線を生じたり、抵抗の増加といった問題
を生じる。
成は通常 900°Ｃ以上の温度で行われ、セラミック絶縁
体と導体はそれぞれ収縮する。この収縮率が一致するの
が望ましいが、差が生じて、導体の収縮率が大きくなる
と内部導体の断線を生じたり、抵抗の増加といった問題
を生じる。
【０００５】本発明は、上記のような収縮率の差によっ
て生じる断線等の問題の生じにくい積層電子部品を提供
するものである。
て生じる断線等の問題の生じにくい積層電子部品を提供
するものである。
【０００６】
【課題を解決するための手段】本発明は、インダクタ用
導体パターンの中間に、導体材料の量の多い部分を形成
しておくことによって、上記の課題を解決するものであ
る。
導体パターンの中間に、導体材料の量の多い部分を形成
しておくことによって、上記の課題を解決するものであ
る。
【０００７】すなわち、絶縁体セラミックの積層体中に
インダクタ用導体パターンを具えた積層電子部品の製造
方法において、積層体の層間に形成されるインダクタ用
導体パターンの中間部の一部に幅の広い導体パターンを
形成することに特徴を有するものである。幅を広くする
ことに代えて、厚みを厚くしてもよい。
インダクタ用導体パターンを具えた積層電子部品の製造
方法において、積層体の層間に形成されるインダクタ用
導体パターンの中間部の一部に幅の広い導体パターンを
形成することに特徴を有するものである。幅を広くする
ことに代えて、厚みを厚くしてもよい。
【０００８】あるいは、絶縁体セラミックシートの積層
体中にインダクタ用導体パターンを具えた積層電子部品
の製造方法において、シートの表面に形成されるインダ
クタ用導体パターンの中間の位置に凹部を形成し、その
凹部を導体材料で充填するとともにインダクタ用導体パ
ターンを形成することに特徴を有するものである。
体中にインダクタ用導体パターンを具えた積層電子部品
の製造方法において、シートの表面に形成されるインダ
クタ用導体パターンの中間の位置に凹部を形成し、その
凹部を導体材料で充填するとともにインダクタ用導体パ
ターンを形成することに特徴を有するものである。
【０００９】
【発明の実施の形態】インダクタ用導体パターンの印刷
時に、そのマスクの一部に幅の広い部分を形成しておく
ことによって導体パターンの幅の広い部分が形成され
る。また、厚みを大きくする部分は二度印刷すればよ
い。セラミックグリーンシートを用いる場合には、導体
パターンの中間の位置に凹部を形成しておき、導体パタ
ーンの印刷時に厚く形成されるようにすればよい。凹部
は、他の導体パターンとの短絡が生じない限りスルーホ
ールとしてもよい。
時に、そのマスクの一部に幅の広い部分を形成しておく
ことによって導体パターンの幅の広い部分が形成され
る。また、厚みを大きくする部分は二度印刷すればよ
い。セラミックグリーンシートを用いる場合には、導体
パターンの中間の位置に凹部を形成しておき、導体パタ
ーンの印刷時に厚く形成されるようにすればよい。凹部
は、他の導体パターンとの短絡が生じない限りスルーホ
ールとしてもよい。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。セラミックグリーンシートを積層する例
で説明するが、印刷方法のみによって形成する場合でも
同様である。
いて説明する。セラミックグリーンシートを積層する例
で説明するが、印刷方法のみによって形成する場合でも
同様である。
【００１１】図１は、本発明の実施例を示す（ａ）は導
体パターンの平面図、（ｂ）は積層体の分解正面断面図
である。セラミックグリーンシート11の上に形成される
導体パターン13はその中間部に幅の広い部分15が形成し
てあり、その上に別のセラミックグリーンシート18を積
層し、スルーホール19に充填する導体材料によってその
上の層の導体パターンと接続される。
体パターンの平面図、（ｂ）は積層体の分解正面断面図
である。セラミックグリーンシート11の上に形成される
導体パターン13はその中間部に幅の広い部分15が形成し
てあり、その上に別のセラミックグリーンシート18を積
層し、スルーホール19に充填する導体材料によってその
上の層の導体パターンと接続される。
【００１２】図２は、本発明の他の実施例を示す（ａ）
は導体パターンの平面図、（ｂ）は積層体の分解正面断
面図である。セラミックグリーンシート21の上に形成さ
れる導体パターン23はその中間部に厚みの厚い部分26が
形成してあり、その上に別のセラミックグリーンシート
28を積層し、スルーホール29に充填する導体材料によっ
てその上の層の導体パターンと接続される。なお、厚み
の厚い部分26は併せて幅を広くしておいてもよい。
は導体パターンの平面図、（ｂ）は積層体の分解正面断
面図である。セラミックグリーンシート21の上に形成さ
れる導体パターン23はその中間部に厚みの厚い部分26が
形成してあり、その上に別のセラミックグリーンシート
28を積層し、スルーホール29に充填する導体材料によっ
てその上の層の導体パターンと接続される。なお、厚み
の厚い部分26は併せて幅を広くしておいてもよい。
【００１３】図３は、本発明の他の実施例を示す（ａ）
は導体パターンの平面図、（ｂ）は積層体の分解正面断
面図である。セラミックグリーンシート31の上に形成さ
れる導体パターン33はその中間部に凹部32が形成されて
おり、この部分にも導体材料が充填されて厚みが増すこ
とになる。その上に別のセラミックグリーンシート38を
積層し、スルーホール39に充填する導体材料によってそ
の上の層の導体パターンと接続される。なお、厚みの厚
くなる部分の凹溝32は併せて幅を広くしておいてもよ
い。
は導体パターンの平面図、（ｂ）は積層体の分解正面断
面図である。セラミックグリーンシート31の上に形成さ
れる導体パターン33はその中間部に凹部32が形成されて
おり、この部分にも導体材料が充填されて厚みが増すこ
とになる。その上に別のセラミックグリーンシート38を
積層し、スルーホール39に充填する導体材料によってそ
の上の層の導体パターンと接続される。なお、厚みの厚
くなる部分の凹溝32は併せて幅を広くしておいてもよ
い。
【００１４】なお、上記の例の凹溝に代えてスルーホー
ルとしてもよい。ただし、その場合には上下の導体パタ
ーンが不要なショートを生じないような位置に形成する
ことが必要である。
ルとしてもよい。ただし、その場合には上下の導体パタ
ーンが不要なショートを生じないような位置に形成する
ことが必要である。
【００１５】上記のようにして、導体パターンの中間部
の導体量を多くした積層体を焼成してインダクタ用の導
体パターンを内蔵した積層電子部品を得る。中間部に導
体材料が多い部分があるので、収縮が生じても全体の導
体量を確保することができるので、断線が生じにくくな
る。
の導体量を多くした積層体を焼成してインダクタ用の導
体パターンを内蔵した積層電子部品を得る。中間部に導
体材料が多い部分があるので、収縮が生じても全体の導
体量を確保することができるので、断線が生じにくくな
る。
【００１６】なお、本発明は、セラミック積層体内に比
較的細長い導体パターンを形成するインダクタンス素子
や複合部品全般に応用できる。また、外部端子に接続さ
れる導体パターンの部分に利用すると、端面からの導体
材料の蒸発による断線や抵抗の増加を防止できる効果も
ある。
較的細長い導体パターンを形成するインダクタンス素子
や複合部品全般に応用できる。また、外部端子に接続さ
れる導体パターンの部分に利用すると、端面からの導体
材料の蒸発による断線や抵抗の増加を防止できる効果も
ある。
【００１７】
【発明の効果】本発明によれば、内部の細長い導体パタ
ーンの断線や抵抗の増加を防止することができるので、
歩留りが良好で信頼性の高い積層インダクタが得られ
る。また、Ｑの高い積層インダクタ等が得られる。
ーンの断線や抵抗の増加を防止することができるので、
歩留りが良好で信頼性の高い積層インダクタが得られ
る。また、Ｑの高い積層インダクタ等が得られる。
【００１８】また、マスクの変更やシートの加工のみに
よって実現できるので、特別な製造装置を必要としない
利点もある。
よって実現できるので、特別な製造装置を必要としない
利点もある。
【図１】 本発明の実施例を示す（ａ）は導体パターン
の平面図、（ｂ）は積層体の分解正面断面図
の平面図、（ｂ）は積層体の分解正面断面図
【図２】 本発明の他の実施例を示す（ａ）は導体パタ
ーンの平面図、（ｂ）は積層体の分解正面断面図
ーンの平面図、（ｂ）は積層体の分解正面断面図
【図４】 本発明の他の実施例を示す（ａ）は導体パタ
ーンの平面図、（ｂ）は積層体の分解正面断面図
ーンの平面図、（ｂ）は積層体の分解正面断面図
【図４】 従来の積層インダクタの製造方法を示す平面
図
図
11、18、21、28、31、38：セラミックグリーンシート 13、23、33：導体パターン 15：幅の広い部分 26：厚みの厚い部分 32：凹溝
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年７月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本発明の実施例を示す（ａ）は導体パターン
の平面図、（ｂ）は積層体の分解正面断面図
の平面図、（ｂ）は積層体の分解正面断面図
【図２】 本発明の他の実施例を示す（ａ）は導体パタ
ーンの平面図、（ｂ）は積層体の分解正面断面図
ーンの平面図、（ｂ）は積層体の分解正面断面図
【図３】 本発明の他の実施例を示す（ａ）は導体パタ
ーンの平面図、（ｂ）は積層体の分解正面断面図
ーンの平面図、（ｂ）は積層体の分解正面断面図
【図４】 従来の積層インダクタの製造方法を示す平面
図
図
【符号の説明】 １１、１８、２１、２８、３１、３８：セラミックグリ
ーンシート １３、２３、３３：導体パターン １５：幅の広い部分 ２６：厚みの厚い部分 ３２：凹溝
ーンシート １３、２３、３３：導体パターン １５：幅の広い部分 ２６：厚みの厚い部分 ３２：凹溝
Claims (3)
- 【請求項１】 絶縁体セラミックの積層体中にインダク
タ用導体パターンを具えた積層電子部品の製造方法にお
いて、積層体の層間に形成されるインダクタ用導体パタ
ーンの中間部の一部に幅の広い導体パターンを形成する
ことを特徴とする積層電子部品の製造方法。 - 【請求項２】 絶縁体セラミックの積層体中にインダク
タ用導体パターンを具えた積層電子部品の製造方法にお
いて、積層体の層間に形成されるインダクタ用導体パタ
ーンの中間部の一部に厚みの厚い導体パターンを形成す
ることを特徴とする積層電子部品の製造方法。 - 【請求項３】 絶縁体セラミックシートの積層体中にイ
ンダクタ用導体パターンを具えた積層電子部品の製造方
法において、シートの表面に形成されるインダクタ用導
体パターンの中間の位置に凹部を形成し、その凹部を導
体材料で充填するとともにインダクタ用導体パターンを
形成することを特徴とする積層電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364798A JPH11288831A (ja) | 1998-03-31 | 1998-03-31 | 積層電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364798A JPH11288831A (ja) | 1998-03-31 | 1998-03-31 | 積層電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11288831A true JPH11288831A (ja) | 1999-10-19 |
Family
ID=14359577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10364798A Pending JPH11288831A (ja) | 1998-03-31 | 1998-03-31 | 積層電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11288831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044112B1 (ko) | 2009-09-23 | 2011-06-28 | 주식회사 아모텍 | 파워 인덕터 |
| CN113363049A (zh) * | 2020-03-05 | 2021-09-07 | 株式会社村田制作所 | 电感器部件 |
-
1998
- 1998-03-31 JP JP10364798A patent/JPH11288831A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044112B1 (ko) | 2009-09-23 | 2011-06-28 | 주식회사 아모텍 | 파워 인덕터 |
| CN113363049A (zh) * | 2020-03-05 | 2021-09-07 | 株式会社村田制作所 | 电感器部件 |
| JP2021141200A (ja) * | 2020-03-05 | 2021-09-16 | 株式会社村田製作所 | インダクタ部品 |
| CN113363049B (zh) * | 2020-03-05 | 2023-12-22 | 株式会社村田制作所 | 电感器部件 |
| US11942262B2 (en) | 2020-03-05 | 2024-03-26 | Murata Manufacturing Co., Ltd. | Inductor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10147533B2 (en) | Inductor | |
| EP0998784A1 (en) | Multilayer ceramic rc device | |
| US10141116B2 (en) | Composite electronic component and resistor device | |
| JPH10289837A (ja) | 積層電子部品 | |
| JPH04220004A (ja) | 電圧制御発振器 | |
| US20080106848A1 (en) | iTFC WITH OPTIMIZED C(T) | |
| JP2000353601A (ja) | チップ型電子部品 | |
| KR20090050664A (ko) | 다층 세라믹 콘덴서의 제조 방법 | |
| JP2001155962A (ja) | 貫通型コンデンサ | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JP2025072622A (ja) | 積層コイル部品 | |
| JPH11288831A (ja) | 積層電子部品の製造方法 | |
| KR100474947B1 (ko) | 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 | |
| US6597056B1 (en) | Laminated chip component and manufacturing method | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JP3458805B2 (ja) | 積層型電子部品の製造方法 | |
| KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
| JPH05175071A (ja) | 積層セラミックコンデンサ | |
| JPH1187918A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2000195741A (ja) | 積層セラミックコンデンサ | |
| JP3092693B2 (ja) | 複合電子部品 | |
| JP2005322744A (ja) | セラミック多層基板およびその製造方法 | |
| JP3168691B2 (ja) | Ｌｃ複合電子部品 | |
| JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
| JPH05166672A (ja) | 複合部品 |