JPH11288976A - 実装回路装置および半導体素子の実装方法 - Google Patents
実装回路装置および半導体素子の実装方法Info
- Publication number
- JPH11288976A JPH11288976A JP10091429A JP9142998A JPH11288976A JP H11288976 A JPH11288976 A JP H11288976A JP 10091429 A JP10091429 A JP 10091429A JP 9142998 A JP9142998 A JP 9142998A JP H11288976 A JPH11288976 A JP H11288976A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- mounting
- connection pad
- connection pads
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高集積度の半導体素子を回路基板面に搭載・
実装して成る信頼性の高い実装回路装置、および信頼性
の高い実装回路装置を構成できる半導体素子の実装方法
の提供。 【解決手段】 実装回路装置の発明は、接続パッド4aを
有する配線部4bが主面に設けられた回路基板４と、前記
回路基板４の接続パッド4aに、電極端子5a面を対応させ
て電気的に接合・配置した半導体フリップチップ素子５
と、前記回路基板４および実装されたフリップチップ５
の対向する両面間を充填して電気的に接合・配置を補強
する硬化樹脂層６とを有し、前記回路基板４の接続パッ
ド4aが隣接する配線部4b1 の選択エッチングによる薄膜
化で突起状に形成されていることを特徴とする。
実装して成る信頼性の高い実装回路装置、および信頼性
の高い実装回路装置を構成できる半導体素子の実装方法
の提供。 【解決手段】 実装回路装置の発明は、接続パッド4aを
有する配線部4bが主面に設けられた回路基板４と、前記
回路基板４の接続パッド4aに、電極端子5a面を対応させ
て電気的に接合・配置した半導体フリップチップ素子５
と、前記回路基板４および実装されたフリップチップ５
の対向する両面間を充填して電気的に接合・配置を補強
する硬化樹脂層６とを有し、前記回路基板４の接続パッ
ド4aが隣接する配線部4b1 の選択エッチングによる薄膜
化で突起状に形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は実装回路装置および
半導体素子の実装方法に係り、さらに詳しくは半導体フ
リップチップ素子を搭載実装した実装回路装置および半
導体フリップチップ素子の実装方法る関する。
半導体素子の実装方法に係り、さらに詳しくは半導体フ
リップチップ素子を搭載実装した実装回路装置および半
導体フリップチップ素子の実装方法る関する。
【０００２】
【従来の技術】半導体素子の高密度実装ないし比較的簡
易な実装手段として、半導体素子（フリップチップ）を
回路基板の所定領域面に配置し、回路基板面に設けられ
ている接続パッドに、フリップチップの電極端子を対応
させ、たとえば半田付けなどの機械的な接合手段によっ
て、半導体素子を搭載・接合した構成の実装回路装置が
知られている。図５は、従来の実装回路装置の要部構成
を断面的に示したものである。
易な実装手段として、半導体素子（フリップチップ）を
回路基板の所定領域面に配置し、回路基板面に設けられ
ている接続パッドに、フリップチップの電極端子を対応
させ、たとえば半田付けなどの機械的な接合手段によっ
て、半導体素子を搭載・接合した構成の実装回路装置が
知られている。図５は、従来の実装回路装置の要部構成
を断面的に示したものである。
【０００３】図５において、１は接続パッド1aを有する
配線部が主面に設けられた回路基板であり、たとえばガ
ラス・エポキシ樹脂系を絶縁体とし、主面に積層・一体
化させた銅箔などをフォトエッチングして、接続パッド
1aを有する配線パターニングしたものである。したがっ
て、接続パッド1aおよび配線パターンは、同一平面をな
している。
配線部が主面に設けられた回路基板であり、たとえばガ
ラス・エポキシ樹脂系を絶縁体とし、主面に積層・一体
化させた銅箔などをフォトエッチングして、接続パッド
1aを有する配線パターニングしたものである。したがっ
て、接続パッド1aおよび配線パターンは、同一平面をな
している。
【０００４】また、２は前記回路基板１の接続パッド1a
に、電極端子2a面に配設したボールバンプ2bを対応させ
て電気的に接合・配置した半導体フリップチップ素子で
ある。ここで、半導体フリップチップ素子２は、たとえ
ばアルミニウムから成る電極端子2aを有するＩＣチップ
であり、前記電極端子2a面に突設させた金などから成る
導電性のボールバンプ2bを接続パッド1a面に圧接して電
気的な接続が行われている。
に、電極端子2a面に配設したボールバンプ2bを対応させ
て電気的に接合・配置した半導体フリップチップ素子で
ある。ここで、半導体フリップチップ素子２は、たとえ
ばアルミニウムから成る電極端子2aを有するＩＣチップ
であり、前記電極端子2a面に突設させた金などから成る
導電性のボールバンプ2bを接続パッド1a面に圧接して電
気的な接続が行われている。
【０００５】さらに、３は前記回路基板１および実装さ
れたＩＣチップ２の対向する両面間を充填する保護封止
用の硬化樹脂層である。ここで、硬化樹脂層は、回路基
板１の接続パッド1a面に対するボールバンプ2bの電気的
な接合・配置を補強するとともに、回路基板１面にＩＣ
チップ２を接着固定する作用を呈する。そして、この回
路基板１に対するＩＣチップ２の接着固定は、いわゆる
メカニカルボンディングプロセスなどで行われている。
すなわち、回路基板１面に接着性の樹脂、たとえばエポ
キシ樹脂を塗布し、ＩＣチップ２を位置決め配置する一
方、加圧した状態で、前記エポキシ樹脂を加熱硬化させ
て、電気的な接合および接着固定を行っている。
れたＩＣチップ２の対向する両面間を充填する保護封止
用の硬化樹脂層である。ここで、硬化樹脂層は、回路基
板１の接続パッド1a面に対するボールバンプ2bの電気的
な接合・配置を補強するとともに、回路基板１面にＩＣ
チップ２を接着固定する作用を呈する。そして、この回
路基板１に対するＩＣチップ２の接着固定は、いわゆる
メカニカルボンディングプロセスなどで行われている。
すなわち、回路基板１面に接着性の樹脂、たとえばエポ
キシ樹脂を塗布し、ＩＣチップ２を位置決め配置する一
方、加圧した状態で、前記エポキシ樹脂を加熱硬化させ
て、電気的な接合および接着固定を行っている。
【０００６】
【発明が解決しようとする課題】上記メカニカルボンデ
ィングプロセスは、樹脂の塗布、位置合わせ、加圧、熱
硬化などの一連の工程を１台のボンダーで実施できると
いう利点を有するが、一方では、次のような不都合があ
る。すなわち、実装回路装置の高機能化、もしくは高容
量化に伴って、回路基板１の高密度（微細）配線、接続
パッドの微小化や小ピッチ化とともに、搭載・実装する
ＩＣチップ２についても、電極端子の微小化や小ピッチ
化が必然的に要求される。
ィングプロセスは、樹脂の塗布、位置合わせ、加圧、熱
硬化などの一連の工程を１台のボンダーで実施できると
いう利点を有するが、一方では、次のような不都合があ
る。すなわち、実装回路装置の高機能化、もしくは高容
量化に伴って、回路基板１の高密度（微細）配線、接続
パッドの微小化や小ピッチ化とともに、搭載・実装する
ＩＣチップ２についても、電極端子の微小化や小ピッチ
化が必然的に要求される。
【０００７】このような高密度実装おいては、互いに隣
接する接続パッド同士、微小な電極端子上のボールバン
ブ同士の短絡発生が懸念される。つまり、回路基板１の
接続バンプ1aは突出しているとはいえ、たとえば43μm
程度（銅箔の厚さ）で、かつ同じ厚さの配線部に連接し
ているため、ＩＣチップ２の電極端子2a面に設けたボー
ルバンブ2bの形状・寸法精度、あるいは位置合わせによ
っては、隣接する接続パッド1a、連接する配線部に接合
する場合がある。
接する接続パッド同士、微小な電極端子上のボールバン
ブ同士の短絡発生が懸念される。つまり、回路基板１の
接続バンプ1aは突出しているとはいえ、たとえば43μm
程度（銅箔の厚さ）で、かつ同じ厚さの配線部に連接し
ているため、ＩＣチップ２の電極端子2a面に設けたボー
ルバンブ2bの形状・寸法精度、あるいは位置合わせによ
っては、隣接する接続パッド1a、連接する配線部に接合
する場合がある。
【０００８】上記微細（微小）なボールバンブ2bの形状
・寸法精度などは、回路基板１に対するＩＣチップ２の
電気的接続の信頼性確保や、短絡発生による不良製品化
などの品質や製造歩留まりを大きく左右する。したがっ
て、高密度実装回路装置の構成においては、微細なボー
ルバンブ2bの形成に多くの処理操作や労力を要すること
になり、高密度実装回路装置の量産性ないし生産性が損
なわれている。
・寸法精度などは、回路基板１に対するＩＣチップ２の
電気的接続の信頼性確保や、短絡発生による不良製品化
などの品質や製造歩留まりを大きく左右する。したがっ
て、高密度実装回路装置の構成においては、微細なボー
ルバンブ2bの形成に多くの処理操作や労力を要すること
になり、高密度実装回路装置の量産性ないし生産性が損
なわれている。
【０００９】本発明は上記事情に対処してなされたもの
で、高集積度の半導体素子を回路基板面に搭載・実装し
て成る信頼性の高い実装回路装置、および信頼性の高い
実装回路装置を構成できる半導体素子の実装方法の提供
を目的とする。
で、高集積度の半導体素子を回路基板面に搭載・実装し
て成る信頼性の高い実装回路装置、および信頼性の高い
実装回路装置を構成できる半導体素子の実装方法の提供
を目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明は、接続
パッドを有する配線部が主面に設けられた回路基板と、
前記回路基板の接続パッドに、電極端子面を対応させ
て電気的に接合・配置した半導体フリップチップ素子
と、前記回路基板および実装されたフリップチップの対
向する両面間を充填して電気的に接合・配置を補強する
硬化樹脂層とを有し、前記回路基板の接続パッドが隣接
する配線部の選択エッチングによる薄膜化で突起状に形
成されていることを特徴とする実装回路装置である。
パッドを有する配線部が主面に設けられた回路基板と、
前記回路基板の接続パッドに、電極端子面を対応させ
て電気的に接合・配置した半導体フリップチップ素子
と、前記回路基板および実装されたフリップチップの対
向する両面間を充填して電気的に接合・配置を補強する
硬化樹脂層とを有し、前記回路基板の接続パッドが隣接
する配線部の選択エッチングによる薄膜化で突起状に形
成されていることを特徴とする実装回路装置である。
【００１１】請求項２の発明は、請求項１記載の実装回
路装置において、対応する接続パッドおよび電極端子が
異方性導電樹脂層の金属粒子を介して対接していること
を特徴とする。
路装置において、対応する接続パッドおよび電極端子が
異方性導電樹脂層の金属粒子を介して対接していること
を特徴とする。
【００１２】請求項３の発明は、接続パッドを含む配線
部を選択エッチングし、隣接する配線部に対して接続パ
ッドが突起状に形設・配置する回路基板を形成する工程
と、前記回路基板の突起状接続パッドを形設した主面に
未硬化状の硬化性樹脂層を設ける工程と、前記回路基板
の接続パッドに対応させ、電極端子を位置合わせして半
導体フリップチップ素子を搭載・配置する工程と、前記
位置決め、搭載・配置したフリップチップを回路基板面
に押圧しながら、硬化性樹脂を硬化させて回路基板にフ
リップチップを接合一体化する工程とを有することを特
徴とする半導体素子の実装方法である。
部を選択エッチングし、隣接する配線部に対して接続パ
ッドが突起状に形設・配置する回路基板を形成する工程
と、前記回路基板の突起状接続パッドを形設した主面に
未硬化状の硬化性樹脂層を設ける工程と、前記回路基板
の接続パッドに対応させ、電極端子を位置合わせして半
導体フリップチップ素子を搭載・配置する工程と、前記
位置決め、搭載・配置したフリップチップを回路基板面
に押圧しながら、硬化性樹脂を硬化させて回路基板にフ
リップチップを接合一体化する工程とを有することを特
徴とする半導体素子の実装方法である。
【００１３】請求項４の発明は、請求項３記載の半導体
素子の実装方法において、硬化性樹脂層を異方性導電樹
脂で形成し、フリップチップを回路基板面に押圧したと
きに、対応する接続パッドおよびボールバンプの対向面
間を導電性領域化することを特徴とする。
素子の実装方法において、硬化性樹脂層を異方性導電樹
脂で形成し、フリップチップを回路基板面に押圧したと
きに、対応する接続パッドおよびボールバンプの対向面
間を導電性領域化することを特徴とする。
【００１４】請求項１〜４の発明において、回路基板
は、たとえばアルミナ、窒化アルミニウム、窒化ケイ素
などのセラミックス類、ガラス類、エポキシ樹脂やポリ
イミド樹脂などの耐熱性樹脂類、あるいは無機繊維と耐
熱性樹脂との複合系を絶縁素材とし、かつ主面に接続パ
ッドを含む配線部が設けられた回路基板である。ただ
し、回路基板の接続パッドを含む配線部の構成は、前記
接続パッドが選択的に突出するように、その接続パッド
に隣接する領域の配線部を薄膜化させておく必要があ
る。
は、たとえばアルミナ、窒化アルミニウム、窒化ケイ素
などのセラミックス類、ガラス類、エポキシ樹脂やポリ
イミド樹脂などの耐熱性樹脂類、あるいは無機繊維と耐
熱性樹脂との複合系を絶縁素材とし、かつ主面に接続パ
ッドを含む配線部が設けられた回路基板である。ただ
し、回路基板の接続パッドを含む配線部の構成は、前記
接続パッドが選択的に突出するように、その接続パッド
に隣接する領域の配線部を薄膜化させておく必要があ
る。
【００１５】ここで、配線（パターン幅25〜 100μm ）
密度は、配線パターン厚40〜50μm（外層）程度、配線
パターンピッチ50〜 200μm 程度であり、また、接続パ
ッドの突出は、隣接する配線領域に対して10〜30μm 程
度の段差が付いていればよく、さらに、接続パッドの突
出形状も、円柱、角柱、テーパ付きの円柱もしくは角柱
などのいずれでもよい。そして、前記接続パッドの突出
的な形成は、たとえば化学メッキや電気メッキによる選
択的な肉盛り（たとえば銅層にニッケル層および金層を
積層）などで行ってもよい。また、接続パッドに隣接す
る配線部を除く配線部および接続パッドを選択的にマス
キングし、隣接する配線部を選択的に、かつ一部をエッ
チングして薄膜化する方式で行うこともできる。
密度は、配線パターン厚40〜50μm（外層）程度、配線
パターンピッチ50〜 200μm 程度であり、また、接続パ
ッドの突出は、隣接する配線領域に対して10〜30μm 程
度の段差が付いていればよく、さらに、接続パッドの突
出形状も、円柱、角柱、テーパ付きの円柱もしくは角柱
などのいずれでもよい。そして、前記接続パッドの突出
的な形成は、たとえば化学メッキや電気メッキによる選
択的な肉盛り（たとえば銅層にニッケル層および金層を
積層）などで行ってもよい。また、接続パッドに隣接す
る配線部を除く配線部および接続パッドを選択的にマス
キングし、隣接する配線部を選択的に、かつ一部をエッ
チングして薄膜化する方式で行うこともできる。
【００１６】なお、接続パッドを肉盛り方式で形成する
場合、銅層は電気的に主導体として機能するので、一般
的に、 1.0〜30μm 程度の厚さに、ニッケル層は銅層と
金層とを遮断するバリアとして機能するので、一般的
に、 0.3〜 0.5μm 程度の厚さに、また、金層は電気的
に安定した接合の形成に寄与するので、一般的に、 0.3
〜 1.0μm 程度の厚さが好ましい。
場合、銅層は電気的に主導体として機能するので、一般
的に、 1.0〜30μm 程度の厚さに、ニッケル層は銅層と
金層とを遮断するバリアとして機能するので、一般的
に、 0.3〜 0.5μm 程度の厚さに、また、金層は電気的
に安定した接合の形成に寄与するので、一般的に、 0.3
〜 1.0μm 程度の厚さが好ましい。
【００１７】請求項１〜４の発明において、回路基板面
に搭載・実装する半導体素子（半導体フリップチップ素
子）は、ＩＣチップに代表されるいわゆるフリップチッ
プ（もしくはベアチップ）であり、要すればパッシベー
ション処理したものでもよい。
に搭載・実装する半導体素子（半導体フリップチップ素
子）は、ＩＣチップに代表されるいわゆるフリップチッ
プ（もしくはベアチップ）であり、要すればパッシベー
ション処理したものでもよい。
【００１８】請求項１〜４の発明において、回路基板面
とフリップチップとの対向面間を充填し、両者を固定接
合する硬化性樹脂は、たとえば異方性導電樹脂、異方性
導電樹脂フィルム、エポキシ系樹脂、シリコーン系樹
脂、エポキシ変性フェノール樹脂、フェノール変性エポ
キシ樹脂などが挙げられる。そして、これら熱硬化性樹
脂は、塗布ないし塗着の未硬化状の段階で取扱易く（た
とえば低粘度）、比較的短時間に熱硬化するもの、比較
的低温で熱硬化するもで、耐水性や接着性のよいものが
好ましい。
とフリップチップとの対向面間を充填し、両者を固定接
合する硬化性樹脂は、たとえば異方性導電樹脂、異方性
導電樹脂フィルム、エポキシ系樹脂、シリコーン系樹
脂、エポキシ変性フェノール樹脂、フェノール変性エポ
キシ樹脂などが挙げられる。そして、これら熱硬化性樹
脂は、塗布ないし塗着の未硬化状の段階で取扱易く（た
とえば低粘度）、比較的短時間に熱硬化するもの、比較
的低温で熱硬化するもで、耐水性や接着性のよいものが
好ましい。
【００１９】なお、上記異方性導電樹脂や異方性導電樹
脂フィルム中に含有される導電性粒子は、特に限定され
ないが、安定性などの点からして、金粒子、銀粒子、ニ
ッケル粒子、あるいはこれらの金属膜を表面に被覆した
樹脂粒子などが好ましい。特に、金、銀、ニッケルなど
の粒子の場合は、圧接時に対接する接続パッド面などの
酸化膜（絶縁層）を破壊し、良好な電気的接続を形成す
る。
脂フィルム中に含有される導電性粒子は、特に限定され
ないが、安定性などの点からして、金粒子、銀粒子、ニ
ッケル粒子、あるいはこれらの金属膜を表面に被覆した
樹脂粒子などが好ましい。特に、金、銀、ニッケルなど
の粒子の場合は、圧接時に対接する接続パッド面などの
酸化膜（絶縁層）を破壊し、良好な電気的接続を形成す
る。
【００２０】請求項１および２の発明では、回路基板面
の接続パッドが隣接する配線部よりも突出する一方、フ
リップチップの電極端子が対向・位置合わせされ、かつ
接合一体化している。すなわち、対応する接続パッドお
よび電極端子とは、隣接する配線部および他の接続パッ
ドと相互に離隔した状態で対接し、電気的な接合を形成
するので、短絡による製品不良などが確実に回避され、
信頼性の高い高密度実装回路装置として機能する。
の接続パッドが隣接する配線部よりも突出する一方、フ
リップチップの電極端子が対向・位置合わせされ、かつ
接合一体化している。すなわち、対応する接続パッドお
よび電極端子とは、隣接する配線部および他の接続パッ
ドと相互に離隔した状態で対接し、電気的な接合を形成
するので、短絡による製品不良などが確実に回避され、
信頼性の高い高密度実装回路装置として機能する。
【００２１】請求項３および４の発明では、上記信頼性
の高い実装回路装置を歩留まりよく、かつ量産的に提供
することができる。
の高い実装回路装置を歩留まりよく、かつ量産的に提供
することができる。
【００２２】
【発明の実施の形態】以下図１、図２、図３および図４
を参照して実施例を説明する。
を参照して実施例を説明する。
【００２３】図１は実装回路装置の一構成例の要部を示
す断面図、図２は回路基板の接続パッド部分の構成を拡
大して示す斜視図である。
す断面図、図２は回路基板の接続パッド部分の構成を拡
大して示す斜視図である。
【００２４】図１において、４は主面に接続パッド4aを
有する回路基板である。ここで、回路基板４は多層配線
型のアルミナ系回路基板であり、各接続パッド4aは各配
線パターン4bにそれぞれ接続している。また、前記各接
続パッド4aおよび連接する配線パターン4bは、銅で形成
されており、図２に示すごとく、接続パッド4aの厚さ
（高さ）43μm 程度、接続パッド4aに隣接する配線パタ
ーン4b1 の厚さ（高さ）30μm 程度、接続パッド4aから
離れた配線パターン4b2 の厚さ（高さ）43μm 程度であ
る。
有する回路基板である。ここで、回路基板４は多層配線
型のアルミナ系回路基板であり、各接続パッド4aは各配
線パターン4bにそれぞれ接続している。また、前記各接
続パッド4aおよび連接する配線パターン4bは、銅で形成
されており、図２に示すごとく、接続パッド4aの厚さ
（高さ）43μm 程度、接続パッド4aに隣接する配線パタ
ーン4b1 の厚さ（高さ）30μm 程度、接続パッド4aから
離れた配線パターン4b2 の厚さ（高さ）43μm 程度であ
る。
【００２５】さらに、５は前記回路基板４の接続パッド
4aに、アルミニウム製の電極端子5a面を対応させて電気
的に接合・配置した半導体素子（たとえばＩＣベアチッ
プ）、６は前記回路基板４および実装した半導体素子５
の対向する両面間を少なくとも充填した硬化樹脂層（た
とえば硬化したエポキシ樹脂層）である。
4aに、アルミニウム製の電極端子5a面を対応させて電気
的に接合・配置した半導体素子（たとえばＩＣベアチッ
プ）、６は前記回路基板４および実装した半導体素子５
の対向する両面間を少なくとも充填した硬化樹脂層（た
とえば硬化したエポキシ樹脂層）である。
【００２６】次に、上記実装回路装置の製造例、すなわ
ち半導体素子（半導体素子のフリップチップ）５の実装
方法例を説明する。
ち半導体素子（半導体素子のフリップチップ）５の実装
方法例を説明する。
【００２７】図３は、半導体素子５の実装方法の一実施
態様例を示すフローチャート図である。先ず、接続パッ
ド4aを含む配線パターン部4bが形設・配置された回路基
板４を用意し、この配線パターン4bを形成した主面にフ
ォトレジスト溶液を塗布・乾燥させる。その後に、前記
形成したフォトレジスト膜面上に、接続パッド4aおよび
接続パッド4aから離れた配線パターン4b2 に対応領域を
黒で塗りつぶしたネガフィルムを位置合わせ・配置し露
光処理を施してから、フォトレジスト膜を現像処理して
接続パッド4aに隣接する配線パターン4b1 を選択的に露
出させる。
態様例を示すフローチャート図である。先ず、接続パッ
ド4aを含む配線パターン部4bが形設・配置された回路基
板４を用意し、この配線パターン4bを形成した主面にフ
ォトレジスト溶液を塗布・乾燥させる。その後に、前記
形成したフォトレジスト膜面上に、接続パッド4aおよび
接続パッド4aから離れた配線パターン4b2 に対応領域を
黒で塗りつぶしたネガフィルムを位置合わせ・配置し露
光処理を施してから、フォトレジスト膜を現像処理して
接続パッド4aに隣接する配線パターン4b1 を選択的に露
出させる。
【００２８】次いで、前記回路基板４の露出させてある
配線パターン4b1 を選択的にエッチングし、配線パター
ン4b1 の膜厚を全体的に30μm 程度にした。つまり、接
続パッド4aおよび接続パッド4aから離れた配線パターン
4b2 の厚（高さ）はそのままとし、接続パッド4aに隣接
する配線パターン4b1 の厚さ（高さ）を選択的に低減・
薄膜化して段付けを行なう。その後、エッチングレジス
ト膜として機能したフォトレジスト膜を除去する。
配線パターン4b1 を選択的にエッチングし、配線パター
ン4b1 の膜厚を全体的に30μm 程度にした。つまり、接
続パッド4aおよび接続パッド4aから離れた配線パターン
4b2 の厚（高さ）はそのままとし、接続パッド4aに隣接
する配線パターン4b1 の厚さ（高さ）を選択的に低減・
薄膜化して段付けを行なう。その後、エッチングレジス
ト膜として機能したフォトレジスト膜を除去する。
【００２９】上記、接続パッド4aを隣接する配線パター
ン4b1 よりも突起させてから、この回路基板４面に封止
用樹脂、たとえば未硬化状のエポキシ樹脂層を塗布・形
成し、このエポキシ樹脂層面上に、前記回路基板４の接
続パッド4aと電極端子5aとを対応させ、ＩＣチップ５を
位置合わせ・配置する。次いで、前記位置合わせ・配置
したＩＣチップ５を回路基板４面に押圧し、互いに対向
する接続パッド4a面および電極端子5a面を対接させなが
ら加熱する。
ン4b1 よりも突起させてから、この回路基板４面に封止
用樹脂、たとえば未硬化状のエポキシ樹脂層を塗布・形
成し、このエポキシ樹脂層面上に、前記回路基板４の接
続パッド4aと電極端子5aとを対応させ、ＩＣチップ５を
位置合わせ・配置する。次いで、前記位置合わせ・配置
したＩＣチップ５を回路基板４面に押圧し、互いに対向
する接続パッド4a面および電極端子5a面を対接させなが
ら加熱する。
【００３０】上記ＩＣチップ５の回路基板４面に対する
押圧、およびエポキシ樹脂層の熱硬化によって、ＩＣチ
ップ５と回路基板４との対向面間はエポキシ樹脂層で充
填する一方、両者の固定接合をなすとともに、対向する
接続パッド4aおよび電極端子5aの密着を図り、良好な電
気的な接合が達成される。
押圧、およびエポキシ樹脂層の熱硬化によって、ＩＣチ
ップ５と回路基板４との対向面間はエポキシ樹脂層で充
填する一方、両者の固定接合をなすとともに、対向する
接続パッド4aおよび電極端子5aの密着を図り、良好な電
気的な接合が達成される。
【００３１】上記実施例では、回路基板４面に封止用樹
脂として、未硬化状のエポキシ樹脂層を介挿したが、こ
のエポキシ樹脂層の代りに、金、銀およびニッケルなど
の金属粒子の少なくとも１種を含有して成る異方性導電
樹脂層もしくは異方性導電樹脂フィルムを介挿させた構
成とすることもできる。図４は、このときの要部構成を
拡大して断面的に示したもので、６′は異方性導電樹脂
層であり、金属粒子が接続パッド4aおよび電極端子5aの
対向面間に介在して、電気的な接続に寄与する一方、他
の領域部では電気的に絶縁性を示しながら封止機能を呈
する。
脂として、未硬化状のエポキシ樹脂層を介挿したが、こ
のエポキシ樹脂層の代りに、金、銀およびニッケルなど
の金属粒子の少なくとも１種を含有して成る異方性導電
樹脂層もしくは異方性導電樹脂フィルムを介挿させた構
成とすることもできる。図４は、このときの要部構成を
拡大して断面的に示したもので、６′は異方性導電樹脂
層であり、金属粒子が接続パッド4aおよび電極端子5aの
対向面間に介在して、電気的な接続に寄与する一方、他
の領域部では電気的に絶縁性を示しながら封止機能を呈
する。
【００３２】なお、製造工程において、異方性導電樹脂
層や異方性導電樹脂フィルムを介挿させた構成を採った
場合は、圧着される金属粒子が接続パッド4a面や電極端
子5a面の酸化膜を破壊する作用もあるので、良好な電気
的接合を形成できる。
層や異方性導電樹脂フィルムを介挿させた構成を採った
場合は、圧着される金属粒子が接続パッド4a面や電極端
子5a面の酸化膜を破壊する作用もあるので、良好な電気
的接合を形成できる。
【００３３】本発明は、上記実施例に限定されるもので
なく、発明の趣旨を逸脱しない範囲でいろいろの変形を
採ることができる。たとえば回路基板は、アルミナ系回
路基板の代りに、他のセラミックス系やガラス系の回路
基板でも同様の作用・効果を得ることができる。
なく、発明の趣旨を逸脱しない範囲でいろいろの変形を
採ることができる。たとえば回路基板は、アルミナ系回
路基板の代りに、他のセラミックス系やガラス系の回路
基板でも同様の作用・効果を得ることができる。
【００３４】
【発明の効果】請求項１および請求項２の発明によれ
ば、回路基板に搭載・実装した半導体素子が、メカニカ
ルボンディング方式で、確実な接合一体化を保持する信
頼性の高い実装回路装置が提供される。
ば、回路基板に搭載・実装した半導体素子が、メカニカ
ルボンディング方式で、確実な接合一体化を保持する信
頼性の高い実装回路装置が提供される。
【００３５】請求項３および請求項４の発明によれば、
いわゆるメカニカルボンディング方式で、歩留まりよ
く、信頼性の高い実装回路装置を低コストに提供でき
る。
いわゆるメカニカルボンディング方式で、歩留まりよ
く、信頼性の高い実装回路装置を低コストに提供でき
る。
【図１】実施例に係る実装回路装置の要部構成を示す断
面図。
面図。
【図２】実施例に係る実装回路装置に使用した回路基板
の接続パッド部の構成例を拡大して示す斜視図。
の接続パッド部の構成例を拡大して示す斜視図。
【図３】実施例に係る半導体素子の実装方法の工程例を
示すフローチャート図。
示すフローチャート図。
【図４】他の実施例に係る実装回路装置の要部構成の一
部を示す拡大断面図。
部を示す拡大断面図。
【図５】従来の実装回路装置の要部構成を示す断面図。
１，４……回路基板 1a，4a……接続パッド ２，５……半導体素子 2a，5a……電極端子 2b……導電性ボールバンプ ３，６，６′……硬化樹脂層 4b……配線パターン 4b1 ……接続パッド隣接部 4b2 ……接続パッドから離れた部分
Claims (4)
- 【請求項１】 接続パッドを有する配線部が主面に設け
られた回路基板と、 前記回路基板の接続パッドに、電極端子面を対応させて
電気的に接合・配置した半導体フリップチップ素子と、 前記回路基板および実装されたフリップチップの対向す
る両面間を充填して電気的に接合・配置を補強する硬化
樹脂層とを有し、 前記回路基板の接続パッドが隣接する配線部の選択エッ
チングによる薄膜化で突起状に形成されていることを特
徴とする実装回路装置。 - 【請求項２】 対応する接続パッドおよびボールバンプ
が異方性導電樹脂層の金属粒子を介して対接しているこ
とを特徴とする請求項１記載の実装回路装置。 - 【請求項３】 接続パッドを含む配線部を選択エッチン
グし、隣接する配線部に対して接続パッドが突起状に形
設・配置する回路基板を形成する工程と、 前記回路基板の突起状接続パッドを形設した主面に未硬
化状の硬化性樹脂層を設ける工程と、 前記回路基板の接続パッドに対応させ、電極端子面を位
置合わせして半導体フリップチップ素子を搭載・配置す
る工程と、 前記位置決め、搭載・配置したフリップチップを回路基
板面に押圧しながら、硬化性樹脂を硬化させて回路基板
にフリップチップを接合一体化する工程とを有すること
を特徴とする半導体素子の実装方法。 - 【請求項４】 硬化性樹脂層を異方性導電樹脂で形成
し、フリップチップを回路基板面に押圧したときに、対
応する接続パッドおよび電極端子の対向面間を導電性領
域化することを特徴とする請求項３記載の半導体素子の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091429A JPH11288976A (ja) | 1998-04-03 | 1998-04-03 | 実装回路装置および半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091429A JPH11288976A (ja) | 1998-04-03 | 1998-04-03 | 実装回路装置および半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11288976A true JPH11288976A (ja) | 1999-10-19 |
Family
ID=14026141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10091429A Pending JPH11288976A (ja) | 1998-04-03 | 1998-04-03 | 実装回路装置および半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11288976A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141109A (ja) * | 2006-12-05 | 2008-06-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2009141030A (ja) * | 2007-12-05 | 2009-06-25 | Nichia Corp | 発光装置 |
-
1998
- 1998-04-03 JP JP10091429A patent/JPH11288976A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141109A (ja) * | 2006-12-05 | 2008-06-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2009141030A (ja) * | 2007-12-05 | 2009-06-25 | Nichia Corp | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
| JP2002184796A (ja) | 半導体装置及びその製造方法 | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JPH09162320A (ja) | 半導体パッケージおよび半導体装置 | |
| WO2004064142A1 (ja) | 半導体装置及びその製造方法 | |
| KR20080069712A (ko) | 회로 장치 및 회로 장치의 제조 방법 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2002118226A (ja) | 半導体装置及びその製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| US20080251944A1 (en) | Semiconductor device | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| CN101471269A (zh) | 半导体器件的制造方法 | |
| JP2004193297A (ja) | ウェハレベルパッケージおよびその製造方法 | |
| JP2001196504A (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| JP2002231765A (ja) | 半導体装置 | |
| JPH11288976A (ja) | 実装回路装置および半導体素子の実装方法 | |
| JP2002151801A (ja) | 回路基板構造およびその製造方法 | |
| JPH07226421A (ja) | Ｉｃ素子実装回路装置およびｉｃ素子の実装方法 | |
| CN115206925A (zh) | 多层叠板、半导体封装及半导体封装的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030916 |