JPH11289089A5 - - Google Patents
Info
- Publication number
- JPH11289089A5 JPH11289089A5 JP1999029969A JP2996999A JPH11289089A5 JP H11289089 A5 JPH11289089 A5 JP H11289089A5 JP 1999029969 A JP1999029969 A JP 1999029969A JP 2996999 A JP2996999 A JP 2996999A JP H11289089 A5 JPH11289089 A5 JP H11289089A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metal electrode
- conductivity type
- semiconductor device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 第１導電型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、金属電極からなり前記半導体基板との界面にショットキーバリアを形成するソース・ドレインとを具備してなる電界効果トランジスタを含む半導体装置であって、
少なくともソース側の前記金属電極の下部に、前記ゲート電極側の該金属電極の端から離れて第２導電型の不純物拡散層が形成されていることを特徴とする半導体装置。 - 凸部を有する第１導電型の半導体基板と、前記半導体基板の凸部の頭頂部にゲート絶縁膜を介して形成されたゲート電極と、前記凸部の底部に形成された第２導電型の不純物層と、金属電極からなり前記半導体基板との界面にショットキーバリアを形成するソース・ドレインとを具備してなる電界効果トランジスタを含む半導体装置であって、
少なくともソース側の前記金属電極の下部に、前記ゲート電極側の該金属電極の端から離れて第２導電型の不純物拡散層が形成されていることを特徴とする半導体装置。 - 前記ゲート電極側の前記金属電極の端と前記不純物拡散層との間の距離は、前記半導体基板と該不純物拡散層との接合部に形成される空乏層の広がり以下であることを特徴とする請求項１又は２に記載の半導体装置。
- 前記半導体基板はＳＯＩ基板であり、前記電界効果トランジスタが形成された領域の該ＳＯＩ基板の半導体層と電気的に接続する半導体層上に電極が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 第１導電型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、金属電極からなり前記半導体基板との界面にショットキーバリアを形成するソース・ドレインとを具備してなる電界効果トランジスタを含む半導体装置であって、
ドレイン側の前記金属電極の下部に、前記ゲート電極側の該ドレイン側の金属電極の端から離れて第２導電型の不純物拡散層が形成され、ソース側の前記金属電極を内包するように第２導電型の不純物拡散層が形成されていることを特徴とする半導体装置。 - 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、金属電極からなり前記半導体基板との界面にショットキーバリアを形成するソース・ドレインとを具備してなる電界効果トランジスタを含む半導体装置であって、
ソース側及びドレイン側の少なくとも一方の金属電極と前記半導体基板との界面に、正孔又は電子に対して、前記半導体基板と金属電極とのショットキーバリアより低いバリアを形成する変調領域が設けられていることを特徴とする半導体装置。 - 前記半導体基板がシリコン基板で構成され、前記変調領域がＳｉＧｅで構成されていることを特徴とする請求項６に記載の半導体装置。
- 第１導電型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、金属電極からなり前記半導体基板との界面にショットキーバリアを形成するソース・ドレインとを具備してなる電界効果トランジスタを含む半導体装置の製造方法であって、
第１導電型の半導体基板にゲート絶縁膜及びゲート電極を形成する工程と、
前記ゲート絶縁膜をマスクにソースとなる側から不純物を斜めイオン注入し、前記半導体基板に第２導電型の拡散層を形成する工程と、
少なくともソース及びドレインとなる領域に選択的に前記金属電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02996999A JP4024954B2 (ja) | 1998-02-06 | 1999-02-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2571298 | 1998-02-06 | ||
| JP10-25712 | 1998-02-06 | ||
| JP02996999A JP4024954B2 (ja) | 1998-02-06 | 1999-02-08 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007239588A Division JP2008053739A (ja) | 1998-02-06 | 2007-09-14 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11289089A JPH11289089A (ja) | 1999-10-19 |
| JPH11289089A5 true JPH11289089A5 (ja) | 2005-10-06 |
| JP4024954B2 JP4024954B2 (ja) | 2007-12-19 |
Family
ID=26363375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02996999A Expired - Fee Related JP4024954B2 (ja) | 1998-02-06 | 1999-02-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4024954B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4592649B2 (ja) * | 2000-07-11 | 2010-12-01 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100975523B1 (ko) * | 2003-12-30 | 2010-08-13 | 삼성전자주식회사 | 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ |
| JP5091403B2 (ja) * | 2005-12-15 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2009090974A1 (ja) * | 2008-01-16 | 2009-07-23 | Nec Corporation | 半導体装置及びその製造方法 |
| US9817928B2 (en) | 2012-08-31 | 2017-11-14 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
| US9190346B2 (en) | 2012-08-31 | 2015-11-17 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
| US9379018B2 (en) | 2012-12-17 | 2016-06-28 | Synopsys, Inc. | Increasing Ion/Ioff ratio in FinFETs and nano-wires |
| US8847324B2 (en) * | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
-
1999
- 1999-02-08 JP JP02996999A patent/JP4024954B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1006584A3 (en) | Semiconductor device having SOI structure and manufacturing method thereof | |
| US8884369B2 (en) | Vertical power MOSFET and methods of forming the same | |
| JP2009514233A5 (ja) | ||
| WO2002043117A3 (en) | Trench gate fermi-threshold field effect transistors and methods of fabricating the same | |
| JPH04107877A (ja) | 半導体装置及びその製造方法 | |
| JP2003007843A5 (ja) | ||
| JP2004134687A5 (ja) | ||
| JPH11289089A5 (ja) | ||
| KR950012642A (ko) | 반도체장치 및 그 제조방법 | |
| JPH0571174B2 (ja) | ||
| JPH0296375A (ja) | 半導体装置 | |
| JP2010118622A (ja) | 半導体装置及びその製造方法 | |
| CN100435353C (zh) | Mos晶体管及其制造方法 | |
| JP2009521131A5 (ja) | ||
| KR100627962B1 (ko) | 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법 | |
| CN100570890C (zh) | 使用沟槽结构的横向半导体器件及其制造方法 | |
| JPH1070198A5 (ja) | ||
| JPS61214575A (ja) | 半導体集積回路装置の製造方法 | |
| JP2006186180A (ja) | 半導体装置およびその製造方法 | |
| TW200507263A (en) | Semiconductor device comprising extensions produced from material with a low melting point | |
| KR100202185B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN116646400A (zh) | 一种碳化硅mosfet器件及制造方法 | |
| JPH11177105A5 (ja) | ||
| JP2001111042A (ja) | 絶縁ゲート型半導体装置 | |
| JPH0411740A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 |