JPH11289332A - バッファメモリの切換方法及び装置 - Google Patents

バッファメモリの切換方法及び装置

Info

Publication number
JPH11289332A
JPH11289332A JP10089673A JP8967398A JPH11289332A JP H11289332 A JPH11289332 A JP H11289332A JP 10089673 A JP10089673 A JP 10089673A JP 8967398 A JP8967398 A JP 8967398A JP H11289332 A JPH11289332 A JP H11289332A
Authority
JP
Japan
Prior art keywords
memory
information
buffer
switching
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10089673A
Other languages
English (en)
Inventor
裕昭 ▲高▼野
Hiroaki Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10089673A priority Critical patent/JPH11289332A/ja
Publication of JPH11289332A publication Critical patent/JPH11289332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 バッファメモリの無瞬断切換を実現する。 【解決手段】 現用系から予備系へのバッファユニット
の切り換えがあると、現用系バッファユニット内の各要
素メモリ(バッファメモリ)に蓄積されている情報の量
を調べ、蓄積されている情報の量が第1の設定値以下に
なった現用系の要素メモリに対応する予備系の要素メモ
リについては、情報の読み出しを許可する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バッファメモリの
切換方法及び装置に関し、たとえばATM(Asynchrono
us Transfer Mode: 非同期転送モード)通信システ
ムなどの通信システムの構成要素のなかでシェーピング
用のバッファメモリを備えたもの、たとえば交換機、多
重化装置、端末などに適用し得るものである。
【0002】
【従来の技術】一般に、情報処理システムや交換システ
ムを含む通信システムでは、故障時でもシステムの稼動
を停止しないなど信頼性向上のために、各機能について
まったく同一の構成を有する現用系および予備系の2つ
の装置を用意して、二重冗長構成をとる。現にその機能
を発揮している現用系の装置が故障した場合には、ただ
ちに切換処理が行われ、当該機能は予備系の装置によっ
て実現されるようになる。
【0003】故障以外では、メンテナンスなどの場合に
も予備系への切換処理が行われる。
【0004】これらの切換処理の際には、通信が一瞬も
途切れることなく切り換えられること、すなわち無瞬断
切換が求められる。ATM伝送における無瞬断切換と
は、切換処理の前後で、ATMセルが1セルも失われ
ず、かつ各コネクションについてATMセルの順序が入
れ替わらないことである。
【0005】とりわけメンテナンスなどの場合には、完
全な無瞬断切換が求められる。
【0006】通常時には、従来のATM通信装置の現用
系装置に対しては、ATMセルが流入され順次に出力さ
れて行くが、予備系装置にはまったくATMセルが流入
されない。
【0007】切換処理の際には、まず現用系装置に対す
るATMセルの流入を停止するとともに予備系装置へA
TMセルを流入させる。現用系装置では、新たなATM
セルの流入がなくなりそれまで蓄積されていたATMセ
ルが流出されるだけなので、蓄積されているセル数は減
少して行く。逆に予備系装置では、流入するだけで流出
がないので蓄積されるATMセルの数は増加して行く。
【0008】そして現用系装置に蓄積されていたATM
セルがすべて流出すると、予備系装置からのATMセル
の流出が開始され、予備系装置が現用系装置となり、こ
れまでの現用系装置は、あるいはプログラムによる障害
修復処理の対象となり、あるいは手作業によって新たな
パッケージと取り替えられる。
【0009】
【発明が解決しようとする課題】ところが上述の現用系
および予備系装置におけるATMセルの流入、蓄積、流
出は、コネクション単位で行われ、各コネクションのA
TMセル伝送速度はトラヒック密度などの条件を考慮し
てネットワークが決めるため、同時点で見ても多様であ
る。伝送速度の遅いコネクションがあると切換処理時の
現用系装置に蓄積されたATMセルが無くなるまで時間
がかかるので、そのあいだに予備系装置では、伝送速度
の速いコネクションから順番にセルがオーバーフローし
得る。オーバーフローによってセルが失われると前記の
無瞬断切換が達成できない。
【0010】
【課題を解決するための手段】かかる課題を解決するた
め、独立のバッファメモリとして動作する複数の要素メ
モリを有するバッファユニットを複数併置しておき、使
用するバッファユニットを、バッファメモリとして使用
している現用系からバッファメモリとして使用していな
い予備系に切り換える方法において、以下の構成を備え
ることを特徴とする。
【0011】すなわち、第1の発明では、(1)通常、
伝送されてきた情報は、前記現用系バッファユニットの
各要素メモリに書き込まれた後読み出され、(2)切り
換えが開始されると、まずは、前記現用系のバッファユ
ニット内の各要素メモリへの情報の書き込みをやめて予
備系のバッファユニット内の各要素メモリに情報を書き
込むようにし、(3)次いで、前記現用系バッファユニ
ット内の各要素メモリに蓄積されている情報の量を調
べ、(4)蓄積されている情報の量が第1の設定値以下
になった現用系の要素メモリに対応する予備系の要素メ
モリについては、情報の読み出しを許可する。
【0012】また、独立のバッファメモリとして動作す
る複数の要素メモリを有するバッファユニットを複数併
置しておき、使用するバッファユニットを、バッファメ
モリとして使用している現用系からバッファメモリとし
て使用していない予備系に切り換える装置において、以
下の構成を有することを特徴とする。
【0013】すなわち、第2の発明では、(1)切り換
えまえには前記現用系のバッファユニットに情報を伝送
し、切り換えが開始されると前記予備系のバッファユニ
ットに情報を伝送する手段と、(2)前記現用系バッフ
ァユニット内の各要素メモリに蓄積されている情報の量
を調べる手段と、(3)蓄積されている情報の量が第1
の設定値以下になった現用系の要素メモリに対応する予
備系の要素メモリについては、情報の読み出しを許可す
る手段とを備える。
【0014】
【発明の実施の形態】(A)実施形態 以下、本発明にかかるバッファメモリの切換方法及び装
置を、ATM交換機に適用した場合を例に、一実施形態
について説明する。
【0015】ATM通信では通信の品質を保つためにト
ラヒック制御が不可欠であるが、本実施形態はこのトラ
ヒック制御を行うシェーピング機能を備えたATM交換
機で、無瞬断切換を実現するものである。
【0016】(A−1)実施形態の構成 実施形態にかかるメモリ切換装置10を図1に示す。こ
のメモリ切換装置10はATM交換機のなかでは、たと
えばスイッチ部とNIC(Network InterfaceCard)部
のインタフェースとして設けられ、NIC部に接続され
たATM端末などと前記スイッチ部とのあいだで、シェ
ーピングを行うために使用される。
【0017】図1において、入力切換部11は伝送路1
1Aを介して伝送されてくるすべてのコネクションのA
TMセルを一括して、伝送路11Bまたは11Cのどち
らか一方に伝送する回路である。
【0018】伝送路11Bは現用系シェーピング用FI
FO12の入力端子に接続されて、入力切換部11から
現用系シェーピング用FIFO12へとATMセルを伝
送するための伝送路である。
【0019】同様に伝送路11Cは、予備系シェーピン
グ用FIFO13の入力端子に接続されて、入力切換部
11から予備系シェーピング用FIFO13へとATM
セルを伝送するための伝送路である。
【0020】現用系シェーピング用FIFO12とその
後段の出力制御部14とを合わせたものが、ひとつのシ
ェーピング装置である。シェーピング装置は入力したA
TMセルをひとまずバッファメモリに蓄積しては、読み
出して出力するタイミングを制御することにより、出力
され伝送されるATMセルのセル間隔を保ち、伝送速度
が瞬時も一定速度を超えないように動作する装置であ
る。
【0021】現用系シェーピング用FIFO12は、F
IFO(First In First Out)すなわち先入れ先出
し型のバッファメモリを並列に複数備えている。ここで
はその数を2048個とするが、それより多くてもよく
少なくてもよい。たとえば4096個であってもよい。
【0022】2048個の要素FIFOのおのおのがひ
とつのコネクションに対応するので、このメモリ切換装
置10を介して張ることができるコネクション数は最大
で、2048である。これら2048個の要素FIFO
には異なる識別番号が付されている。
【0023】出力制御部14はこれらの要素FIFOに
蓄積されたATMセルの数すなわちキュー長(待ち行列
数)をモニタし、要素FIFOからのATMセルの出力
(読み出し)タイミングを制御することで、伝送速度の
異なるコネクションごとにシェーピングを行う部分であ
る。
【0024】出力制御部14に接続されているキュー長
識別部16は、シェーピング用FIFO12から13へ
のメモリ切換処理の開始後に、現用系シェーピング用F
IFO12内の各要素FIFOのキュー長が0であるか
どうかを識別する部分である。
【0025】予備系シェーピング用FIFO13および
出力制御部15は、それぞれ現用系シェーピング用FI
FO12、出力制御部14と同一構成、同一機能を有す
る部分である。予備系13内の2048個の要素FIF
Oには異なる識別番号が付されているが、これらの要素
FIFOは現用系12内の要素FIFOに対し、識別番
号で1対1に対応付けられるものとする。そして対応関
係にある現用系、予備系の一対の要素FIFOが、後述
する切換処理の前後で同一のコネクションのバッファメ
モリとなる。
【0026】出力制御部15に接続されている到着フラ
グ17は、予備系シェーピング用FIFO13内の各要
素FIFOに切換処理の開始後、最初のATMセルが到
着したときにその旨を示す状態となるレジスタである。
【0027】出力制御部15と14は、切換処理の際に
制御信号をやり取りするために制御バス18,19で接
続されている。
【0028】出力制御部14の出力端子に接続された伝
送路14Aは、コネクションごとにATMセルを伝送す
るための伝送路で、選択部20に接続されている。
【0029】同様に、出力制御部15の出力端子に接続
された伝送路15Aは、コネクションごとにATMセル
を伝送するための伝送路で、選択部20に接続されてい
る。
【0030】選択部20は、現用系12および/または
予備系13から読み出されたATMセルを多重化して伝
送路20Aから送出する部分である。
【0031】以下、このような構成を有する本実施形態
の動作について説明する。
【0032】(A−2)実施形態の動作 通常は、張られているすべてのコネクションのATMセ
ルは、伝送路11Aから入力切換部11に供給され、そ
のすべてが伝送路11Bを介して現用系シェーピング用
FIFO12に送出されている。このとき、すべてのコ
ネクションのATMセルの伝送経路は、伝送路11A、
入力切換部11、伝送路11B、現用系シェーピング用
FIFO12、出力制御部14、伝送路14A、選択部
20、伝送路20Aの順番である。
【0033】現用系シェーピング用FIFO12では、
これらATMセルはコネクションごとに別の要素FIF
Oに蓄積され、コネクションごとに異なる伝送速度を超
えないように出力選択部14に読み出されたあと、伝送
路14Aを介して選択部20に運ばれていき、選択部2
0はこれらの各コネクションのセルを多重して伝送路2
0Aから送出する。この状態では、伝送路11C、15
Aを伝送されるセルはない。
【0034】現用系シェーピング用FIFO12や出力
制御部14における障害発生、あるいはメンテナンスな
どのために、現用系12から予備系13へと使用するメ
モリを切り換える処理が行われると、ただちに入力切換
部11は伝送路11Cを選択する。
【0035】これにより、このメモリ切換処理の開始後
に伝送路11Aを伝送されてくるすべてのコネクション
のATMセルは、伝送路11Cを介して予備系シェーピ
ング用FIFO13に供給されるようになる。
【0036】したがって切換処理の開始後では、現用系
シェーピング用FIFO12内の使用されている各要素
FIFOのキュー長は、出力制御部14がATMセルを
読み出すたびに短縮されていく。この短縮の速さはコネ
クションの伝送速度に応じて異なる。
【0037】一方、当該切換処理によって予備系シェー
ピング用FIFO13では、張られているコネクション
に対応する要素FIFOにATMセルが格納されはじめ
る。
【0038】ここで、切換処理の前後で連続して張られ
ているあるひとつのコネクションに着目すると、このコ
ネクションのATMセルは切換処理まえまでは、現用系
シェーピング用FIFO12内のひとつの要素FIFO
に格納され、そこから読み出されていたが、切換処理が
開始されると、予備系シェーピング用FIFO13内の
あるひとつの要素FIFOに格納されはじめる。
【0039】予備系13の当該要素FIFOのキュー長
は、当該コネクションの伝送速度に応じた速さで伸長し
ていくが、当該コネクションのセル順序が切換処理の前
後で保たれるためには、現用系12の対応する要素FI
FOのキュー長が0になってからでなければ予備系13
の要素FIFOからATMセルを読み出すことはできな
い。一方で、セルを失わないためには、切換処理の開始
後セルが蓄積されていく予備系13の各要素FIFO
で、ひとつのセルもオーバーフローしてはならない。
【0040】そこで、到着フラグ17の状態をモニタし
ている出力制御部15は、予備系13の当該要素FIF
Oに最初の1セルが到着すると、2048個の要素FI
FOのなかから当該要素FIFOを識別する前記識別番
号を、制御バス19を介して出力制御部14に送出し、
問い合わせを行う。
【0041】この識別番号を受け取った出力制御部14
は、現用系12のなかで当該識別番号に対応する識別番
号の要素FIFOのキュー長が0であるかどうかを、キ
ュー長識別部16で検出し、この検出結果を制御バス1
8で出力制御部15に送出する。
【0042】当該キュー長が0である場合には、出力制
御部15は予備系13内の当該要素FIFOからATM
セルを読み出して、伝送路15Aへ送出しはじめる。
【0043】当該キュー長が0でない場合には、0にな
るまで予備系13内の当該要素FIFOからのセルの読
み出しは行われない。このようにして切換処理の前後で
当該コネクションのセルの順序を保つことができる。ま
た同じコネクションならば切換処理開始の前後でもセル
の伝送速度は同じなので、現用系12内のキュー長が0
になったときにただちに予備系13の対応する要素FI
FOからセルを読み出せば、予備系13でセルがオーバ
ーフローすることもない。
【0044】このような処理は、他の識別番号の要素F
IFOについてもそれぞれ独立に行われるので、切換処
理が開始されてから終了するまでの過渡状態では、伝送
速度の速いコネクションのATMセルが伝送路15Aを
伝送されていても、伝送速度の遅いコネクションのAT
Mセルはまだ、伝送路14Aを伝送されているという状
況が生じ得る。
【0045】そして現用系シェーピング用FIFO12
内のすべての要素FIFOのキュー長が0になると、切
換処理は終了する。このとき伝送路14Aを伝送される
セルはなくなり、すべてのコネクションのATMセルの
伝送経路は、伝送路11A、入力切換部11、伝送路1
1C、予備系シェーピング用FIFO13、出力制御部
15、伝送路15A、選択部20、伝送路20Aの順番
となる。これにより現用系シェーピング用FIFO12
を取り替えてメンテナンスを行うことなどが可能にな
る。
【0046】切換処理の前後において選択部20は、伝
送路14Aおよび/または伝送路15Aを伝送されてく
る各コネクションのATMセルを、どちらの伝送路を伝
送されてきたセルであるかを意識することなく多重して
伝送路20Aから出力する。伝送路20Aを伝送される
セルは、伝送路11Aを伝送されてきたセルと比べて、
1セルも失われておらず、各コネクション内でのセルの
順序も変わらない。
【0047】また、切換処理の開始直後に張られるコネ
クションの最初のATMセルが、予備系13の要素FI
FOに到達する場合にも、前記の問い合わせを行うこと
により、出力制御部15はそのセルを読み出してもよい
ことを認識できる。
【0048】(A−3)実施形態の効果 以上のように、本実施形態によれば、伝送速度の異なる
複数のコネクションが張られている状態でも、1セルも
失うことなくコネクションごとのセル順序を保ちなが
ら、すなわち無瞬断で、現用系から予備系へのシェーピ
ング用FIFOの切り換えを行うことが可能である。
【0049】(B)他の実施形態 なお、上記の説明では、現用系12の要素FIFOのキ
ュー長が0になってから予備系13の対応する要素FI
FOからATMセルを読み出すようにしたが、実際には
出力制御部14,15などのあいだの信号のやり取りや
動作にも時間がかかることから、各コネクション内のセ
ル順序が保たれる範囲で、キュー長に0より大きい所定
の値を設定しておき、蓄積されているATMセルの数が
この値を下回ったときに予備系13の要素FIFOから
のセルの読み出しを開始するようにしてもよい。
【0050】また上記では、要素FIFOごとに最初の
1セルが到着した時点で問い合わせを行うようにした
が、問い合わせのタイミングは、最初の数セルが到着し
たときなど、セルのオーバーフローが生じない範囲でも
っと遅くしてもよい。切換処理が終了してしまえば出力
制御部14,15間での制御信号のやり取りは不要とな
るので、これによりオーバーフローを防ぎながら出力制
御部14,15での処理動作を簡略化できる。
【0051】さらに、前記問い合わせは省略してもよ
い。この場合、切換処理が開始されたことを検出した出
力制御部14がその時点以後キュー長が所定値以下にな
った現用系12内の要素FIFOの識別番号を、所定値
以下になった各時点で出力制御部15に通知するように
するとよい。切換処理時に張られているコネクション数
が多い場合などには、その方が効率的である。
【0052】なお上記では、シェーピング用FIFOの
数は現用系、予備系の2つであったが、3つ以上併置す
るようにしてもよい。切換処理のあとでは、現用系とな
るシェーピング用FIFO13のための新たな予備系シ
ェーピング用FIFOが、ただちに必要になる可能性が
あるからである。
【0053】また上述の実施形態では、本発明をATM
交換機に適用した場合を例に説明したが、本発明はAT
M交換機以外のATM通信装置、たとえばATM多重化
装置、ATM端末などについても適用することができ
る。
【0054】さらに本発明の適用範囲は、ATMにも限
定されず、独立のバッファメモリとして動作する複数の
要素メモリを有するバッファユニットを複数併置してお
き、使用するバッファユニットを、バッファメモリとし
て使用している現用系からバッファメモリとして使用し
ていない予備系に切り換える方法および装置について、
広く適用できる。
【0055】
【発明の効果】以上のように第1および第2の発明によ
れば、バッファメモリを現用系から予備系に切り換える
際に、伝送されてきた情報を失うことなく各要素メモリ
に書き込まれた順序に応じて読み出すことができるの
で、無瞬断切換を実現することが可能になる。
【図面の簡単な説明】
【図1】実施形態であるメモリ切換装置の構成を示すブ
ロック図である。
【符号の説明】
10…メモリ切換装置、11…入力切換部、11A、1
1B、11C、14A、15A、20A…伝送路、12
…現用系シェーピング用FIFO、13…予備系シェー
ピング用FIFO、14,15…出力制御部、16…キ
ュー長識別部、17…到着フラグ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 独立のバッファメモリとして動作する複
    数の要素メモリを有するバッファユニットを複数併置し
    ておき、使用するバッファユニットを、バッファメモリ
    として使用している現用系からバッファメモリとして使
    用していない予備系に切り換える方法において、 通常、伝送されてきた情報は、前記現用系バッファユニ
    ットの各要素メモリに書き込まれた後読み出され、 切り換えが開始されると、まずは、前記現用系のバッフ
    ァユニット内の各要素メモリへの情報の書き込みをやめ
    て予備系のバッファユニット内の各要素メモリに情報を
    書き込むようにし、 次いで、前記現用系バッファユニット内の各要素メモリ
    に蓄積されている情報の量を調べ、 蓄積されている情報の量が第1の設定値以下になった現
    用系の要素メモリに対応する予備系の要素メモリについ
    ては、情報の読み出しを許可することを特徴とするバッ
    ファメモリの切換方法。
  2. 【請求項2】 請求項1のバッファメモリの切換方法に
    おいて、 前記切り換えが開始されてから、現用系のすべての要素
    メモリに蓄積されている情報の量が第1の設定値以下に
    なる切り換え終了までの期間に、第2の設定値以上の量
    の情報が書き込まれる予備系の要素メモリを検出し、 現用系の要素メモリのなかで、予備系の当該要素メモリ
    に対応する要素メモリだけについて、前記蓄積されてい
    る情報の量が第1の設定値以下になったかどうかを調べ
    ることを特徴とするバッファメモリの切換方法。
  3. 【請求項3】 請求項1又は2のバッファメモリの切換
    方法において、 前記の情報は、ATMセルであることを特徴とするバッ
    ファメモリの切換方法。
  4. 【請求項4】 独立のバッファメモリとして動作する複
    数の要素メモリを有するバッファユニットを複数併置し
    ておき、使用するバッファユニットを、バッファメモリ
    として使用している現用系からバッファメモリとして使
    用していない予備系に切り換える装置において、 切り換えまえには前記現用系のバッファユニットに情報
    を伝送し、切り換えが開始されると前記予備系のバッフ
    ァユニットに情報を伝送する手段と、 前記現用系バッファユニット内の各要素メモリに蓄積さ
    れている情報の量を調べる手段と、 蓄積されている情報の量が第1の設定値以下になった現
    用系の要素メモリに対応する予備系の要素メモリについ
    ては、情報の読み出しを許可する手段とを備えることを
    特徴とするバッファメモリの切換装置。
  5. 【請求項5】 請求項4のバッファメモリの切換装置に
    おいて、 前記切り換えが開始されてから、現用系のすべての要素
    メモリに蓄積されている情報の量が第1の設定値以下に
    なる切り換え終了までの期間に、第2の設定値以上の量
    の情報が書き込まれる予備系の要素メモリを検出する手
    段と、 現用系の要素メモリのなかで、予備系の当該要素メモリ
    に対応する要素メモリだけについて、前記蓄積されてい
    る情報の量が第1の設定値以下になったかどうかを調べ
    る手段とを備えることを特徴とするバッファメモリの切
    換装置。
  6. 【請求項6】 請求項4又は5のバッファメモリの切換
    装置において、 前記の情報は、ATMセルであることを特徴とするバッ
    ファメモリの切換装置。
JP10089673A 1998-04-02 1998-04-02 バッファメモリの切換方法及び装置 Pending JPH11289332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10089673A JPH11289332A (ja) 1998-04-02 1998-04-02 バッファメモリの切換方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10089673A JPH11289332A (ja) 1998-04-02 1998-04-02 バッファメモリの切換方法及び装置

Publications (1)

Publication Number Publication Date
JPH11289332A true JPH11289332A (ja) 1999-10-19

Family

ID=13977279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10089673A Pending JPH11289332A (ja) 1998-04-02 1998-04-02 バッファメモリの切換方法及び装置

Country Status (1)

Country Link
JP (1) JPH11289332A (ja)

Similar Documents

Publication Publication Date Title
US5072440A (en) Self-routing switching system having dual self-routing switch module network structure
US5283782A (en) System switching method and apparatus without loss of signal in cell switching system of asynchronous transfer mode
JP3004477B2 (ja) 重複メモリの同期化決定システム
JP2000183886A (ja) 通信装置
US6333915B1 (en) On-line line monitor system
US6134219A (en) Test of cell conductivity in ATM switching system
JPH11289332A (ja) バッファメモリの切換方法及び装置
JP2770909B2 (ja) Atm交換機におけるセル順序保存制御装置
JP2795375B2 (ja) Atm交換装置及びその現用/予備切替え方法
JP3045144B2 (ja) Atm交換機
JP2768762B2 (ja) 交換機
JPH0795213A (ja) ディジタル交換スイッチの系切替装置
JP3197152B2 (ja) セル交換装置
US20010012267A1 (en) Redundant structure control device for exchange
JP3008923B2 (ja) Atmスイッチの切替方式
JP4455317B2 (ja) パケット通信装置
JPH09224039A (ja) 遅延優先制御バッファの無瞬断切替装置及び切替方法
JP3310495B2 (ja) 無瞬断バーチャルパス切替えシステム
JPH10173678A (ja) Atmスイッチの冗長切替方式
JP3575432B2 (ja) 回線切替装置及び回線切替方法
JP2967720B2 (ja) Atm交換機
JP2000307604A (ja) Atmリンク切り換えシステム
JPH05227196A (ja) 無瞬断二重化切替え装置
JPH104411A (ja) バッファ障害回避制御回路及び交換装置
KR100399839B1 (ko) Dslam 시스템에서의 mcb 이중화 장치 및 그제어방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040824