JPH11289762A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 電気的特性に優れたＤＣ−ＤＣコンバータを
提供する。 【解決手段】 スイッチ素子Ｑの印加電圧を検知する補
助コイルＮＳを設ける。トランジスタ素子１０のベース
電圧を固定する直流バイアス電源１２を設けて、トラン
ジスタ素子１０のエミッタ側Ｘにスイッチオフのしきい
値電圧を与える。スイッチ素子Ｑのオフ期間に、スイッ
チ素子Ｑの寄生容量Ｃossと一次コイルＮ１とのＬＣ共
振のＡＣゼロ電圧である入力電圧Ｖinまでスイッチ素子
Ｑの印加電圧が低下したときにトランジスタ素子１０が
オフし、この後に、ＮＯＲゲート２２の入力端子ｂにト
リガーが加わり、インバータ素子２４の出力レベルがハ
イレベルに反転してスイッチ素子Ｑがオンし、ゼロ電圧
スイッチングを行う。スイッチ素子Ｑのオン時に短絡損
失は発生しない。また、定電流領域の全領域において安
定したスイッチ素子Ｑの制御が行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定の直流電圧又
は直流電流を安定的に出力することができるＤＣ−ＤＣ
コンバータに関するものである。

【０００２】

【従来の技術】図９には、スイッチング電源等に組み込
まれるＤＣ−ＤＣコンバータであるフライバックコンバ
ータの主要回路構成例が示されている。このフライバッ
クコンバータはトランスＴを有し、このトランスＴの一
次コイルＮ１側にはトランジスタ素子（図９に示す例で
はＭＯＳ−ＦＥＴ）により構成されるスイッチ素子Ｑを
有した一次側回路Ｋが設けられており、上記スイッチ素
子Ｑにオン・オフ動作を制御する図２の（ｃ）に示すよ
うなパルス制御信号を出力するための制御回路１がスイ
ッチ素子Ｑに接続されている。また、トランスＴの二次
コイルＮ２側には整流ダイオードＤと平滑コンデンサＣ
とから成る整流平滑回路２が設けられている。

【０００３】上記制御回路１からスイッチ素子Ｑのゲー
ト（Ｇ）に加えられるパルス制御信号のレベルがハイレ
ベル（Ｈ）であるときにはスイッチ素子Ｑはスイッチオ
ン状態となり、このスイッチ素子Ｑのオン期間には入力
電圧Ｖinが上記一次コイルＮ１とスイッチ素子Ｑを通っ
て通電し、一次コイルＮ１にはエネルギーが蓄積され
る。

【０００４】その後、制御回路１の出力パルス制御信号
レベルがハイレベルからローレベル（Ｌ）に反転する
と、スイッチ素子Ｑはスイッチオフ状態となり、トラン
スＴの一次側には、スイッチ素子Ｑのドレイン（Ｄ）側
に図２の（ａ）に示すような一次側パルスが発生してス
イッチ素子Ｑのドレイン（Ｄ）−ソース（Ｓ）間の寄生
容量Ｃossに電荷が充電される。このスイッチ素子Ｑの
オフ期間には一次コイルＮ１の蓄積エネルギーが二次コ
イルＮ２に伝達されて出力され該出力エネルギーは上記
整流平滑回路２によって整流平滑されて直流の信号が負
荷３に出力される。

【０００５】上記制御回路１は二次側から負荷３に出力
される電流又は電圧のレベルを設定のレベルに安定化す
るためにスイッチ素子Ｑに加える上記パルス制御信号の
オン期間、つまり、ハイレベルである期間Ｈonを可変制
御する構成を有しており、この制御回路１の制御動作に
よって出力電流又は電圧のレベルを設定レベルに安定化
させることが可能である。

【０００６】

【発明が解決しようとする課題】ところで、上記制御回
路１としてＲＣＣ（Ringing Choke Converter）方式で
構成されたものが広く採用されているが、そのＲＣＣ方
式の制御回路１が組み込まれたＤＣ−ＤＣコンバータ
（自励式のＤＣ−ＤＣコンバータ）では、スイッチ素子
Ｑの寄生容量Ｃossに電荷が蓄積されている状態からス
イッチ素子Ｑがオンするので、その寄生容量Ｃossに蓄
積されていた電荷がスイッチ素子Ｑのドレイン−ソース
間を通って放電し、スイッチオン時に短絡損失が生じ
る。

【０００７】上記短絡損失はスイッチング周波数に応じ
て増加するので、スイッチング周波数の高周波化による
スイッチング電源の小型化が困難であるという問題があ
る。

【０００８】そこで、特許第２６１３２３８号公報には
図１０に示すようなフライバックコンバータが提案され
ている。図１０の回路では、スイッチ素子Ｑ１のゲート
に図１１の（ａ）に示すようなパルス制御信号が加えら
れ、スイッチ素子Ｑ１のゲートに加えられるパルス制御
信号のレベルがハイレベル（Ｈ）であるときには、スイ
ッチ素子Ｑ１はオン状態となり、トランスＴの一次コイ
ルＴ１にエネルギーが蓄積される。その後、上記パルス
制御信号のレベルがローレベル（Ｌ）に反転したときに
（図１１に示す時間ｔ１）、スイッチ素子Ｑ１がオフし
て、上記一次コイルＴ１から二次側のコイルＴ３，Ｔ
４，Ｔ５，Ｔ６，Ｔ７にエネルギーが伝達出力される。
このスイッチ素子Ｑ１のオフ期間には、スイッチ素子Ｑ
１のドレイン側（図１０の点ｃの位置）に図１１の
（ｂ）に示すような一次側パルスが発生してスイッチ素
子Ｑ１に印加する。

【０００９】そして、上記一次側から二次側へのエネル
ギーの伝達が終了して、上記スイッチ素子Ｑ１の一次側
パルス印加電圧がＬＣ共振によってＤＣゼロ電位に低下
したときに（時間ｔ２）、補助コイルＴ２の印加電圧に
よって図１０に示す点ｄに図１１の（ｃ）に示すような
ゼロ電圧検知信号が出力され、スイッチ素子Ｑ６のベー
スｅに該スイッチ素子Ｑ６をオンさせるための図１１の
（ｄ）に示すような信号が加えられ、この結果、制御用
ＩＣＱ２から抵抗体Ｒ６を介してスイッチ素子Ｑ１に加
えられるパルス制御信号レベルが、図１１の（ａ）に示
すように、ローレベルからハイレベルに反転し（時間ｔ
３）、スイッチ素子Ｑがオンする。

【００１０】スイッチ素子Ｑ１の印加電圧がゼロ電位ま
で低下したときには、スイッチ素子Ｑ１の寄生容量Ｃos
sに電荷が殆ど無い状態であることから、この状態で、
スイッチ素子Ｑ１をオンさせることによって、ほぼ短絡
損失を無くすことができる。

【００１１】しかしながら、上記図１０に示す回路で
は、スイッチ素子Ｑ１のオフ期間に、スイッチ素子Ｑ１
の印加電圧がＤＣゼロ電位に低下したことを検知して、
スイッチ素子Ｑ１をオンさせる構成であるので、次のよ
うな問題がある。

【００１２】前記図１０に示すＤＣ−ＤＣコンバータ
は、図５の実線Ｌａに示すように、二次側から負荷に出
力される出力電流の大きさに拘わらず出力電圧がほぼ一
定の電圧に安定する定出力電圧領域Ａと、図５の実線Ｌ
ｂに示すように、出力電圧の大きさに拘わらず出力電流
がほぼ一定の電流に安定する定電流領域Ｂとを持つ定電
流−定電圧特性を備えているものである。

【００１３】上記定電流領域Ｂでは出力電圧の大きさに
応じて前記スイッチ素子のオフ期間におけるＬＣ共振の
振幅の大きさが変化するので、例えば、出力電圧が高い
図５のａに示すゼロ電圧低下安定領域では、上記ＬＣ共
振の振幅が大きく、スイッチ素子Ｑ１のオフ期間にスイ
ッチ素子の印加電圧はＤＣゼロ電位まで確実に低下して
スイッチ素子Ｑ１のゼロ電圧スイッチングが可能である
のに対して、出力電圧が低下した図５のｂに示すゼロ電
圧低下不安定領域では、上記ＬＣ共振の振幅が小さくな
り、スイッチ素子Ｑ１のオフ期間にスイッチ素子Ｑ１の
印加電圧がＤＣゼロ電位まで低下しないことがあり、こ
のことにより、ゼロ電圧スイッチングができないことが
あり、回路動作が不安定になるという問題がある。

【００１４】また、一般的な定電圧出力のＤＣ−ＤＣコ
ンバータでは、図１２の（ａ）の実線Ｌｃに示すよう
に、二次側から負荷が出力される出力電流の大きさに拘
わらず出力電圧がほぼ一定の電圧に安定する定出力電圧
領域Ｃと、図１２の（ａ）の実線Ｌｄに示すように、二
次側から負荷に出力される出力電圧の大きさが変わると
出力電流のレギュレーションがやや悪くなる領域Ｄとを
備えている。従って、一般的な定電圧出力のＤＣ−ＤＣ
コンバータでは、領域Ｄでの制御動作が不安定となる問
題がある。

【００１５】さらに、一般的な定電流出力のＤＣ−ＤＣ
コンバータでは、図１２の（ｂ）の実線Ｌｅに示すよう
に、二次側から負荷に出力される出力電圧の大きさに拘
わらず出力電流がほぼ一定の電流に安定する定出力電流
領域Ｅと、図１２の（ｂ）の実線Ｌｆに示すように、二
次側から負荷に出力される出力電流の大きさが変わると
出力電圧のレギュレーションがやや悪くなる領域Ｆとを
備えている。従って、一般的な定電流出力のＤＣ−ＤＣ
コンバータでは、領域Ｆでの制御動作が不安定となる問
題がある。

【００１６】この発明は上記課題を解決するために成さ
れたものであり、その目的は、スイッチ素子のオン時に
おける短絡損失を抑制でき、かつ、定電流領域の全領域
に亙り安定した回路動作を行うことが可能なＤＣ−ＤＣ
コンバータを提供することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、次のような構成をもって前記課題を解
決する手段としている。すなわち、第１の発明は、スイ
ッチ素子のオン・オフ動作に同期して直流の入力電圧を
利用したＬＣ共振を行いスイッチ素子のオフ期間に一次
側パルスを発生させ二次側にエネルギーを出力する一次
側回路と、上記スイッチ素子にオン・オフ動作を制御す
るパルス制御信号を出力する発振回路とを有し、上記二
次側から出力する電流又は電圧を安定化する方向に上記
発振回路から出力するパルス制御信号のオン期間を可変
制御する構成を備えるＤＣ−ＤＣコンバータにおいて、
上記スイッチ素子に印加される前記一次側パルスの印加
電圧を直接的又は間接的に検出する印加電圧検出回路が
設けられ、上記発振回路から出力されるパルス制御信号
のレベルがローレベルであるスイッチ素子のオフ期間
に、上記一次側回路から二次側へのエネルギーの出力が
終了してスイッチ素子の一次側パルス印加電圧が低下し
上記印加電圧検出回路から検出出力される検出電圧が設
定のしきい値電圧に達した以降に、上記発振回路の出力
パルス制御信号レベルをローレベルからハイレベルに反
転させてスイッチ素子をオンさせるゼロ電圧スイッチン
グ制御回路が設けられており、前記一次側パルスの等価
的なＡＣゼロ電圧領域内に上記しきい値電圧を設定して
上記ゼロ電圧スイッチング制御回路に与えるしきい値電
圧設定回路が設けられている構成をもって前記課題を解
決する手段としている。

【００１８】第２の発明は、上記第１の発明を構成する
発振回路は論理素子を有するマルチバイブレータにより
構成されている構成をもって前記課題を解決する手段と
している。

【００１９】上記構成の発明において、印加電圧検出回
路はスイッチ素子に印加する一次側パルスの印加電圧を
検出する。発振回路からスイッチ素子に出力されるパル
ス制御信号のレベルがローレベルであるスイッチ素子の
オフ期間に、一次側回路から二次側へのエネルギーの出
力が終了してスイッチ素子の印加電圧が低下し上記印加
電圧検出回路から出力される検出電圧が設定のしきい値
電圧に達した以降に、ゼロ電圧スイッチング制御回路に
より発振回路の出力パルス制御信号のレベルがハイレベ
ルに反転してスイッチ素子はオンする。

【００２０】上記しきい値電圧はしきい値電圧設定回路
によって一次側パルスの等価的なＡＣゼロ電圧領域内に
設定されて上記ゼロ電圧スイッチング制御回路に与えら
れたものであるので、スイッチ素子は一次側パルスのＡ
Ｃゼロ電圧領域まで低下したことが検知された以降にオ
ンすることになる。

【００２１】スイッチ素子の印加電圧が一次側パルスの
ＡＣゼロ電圧領域まで低下した以降には、スイッチ素子
の寄生容量には電荷が殆ど無い状態であることから、こ
の状態であるときにスイッチ素子をオンさせることによ
って、短絡損失は殆どなく、スイッチ素子のオン時にお
ける短絡損失の問題が回避される。

【００２２】また、スイッチ素子のオフ期間には、スイ
ッチ素子の印加電圧は、必ず、一次側パルスのＡＣゼロ
電圧領域まで低下するので、スイッチ素子を確実にオン
させることができる。

【００２３】

【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づき説明する。

【００２４】図１にはこの実施形態例のＤＣ−ＤＣコン
バータであるフライバックコンバータの主要回路構成が
示されている。なお、この実施形態例では、前記図９に
示したフライバックコンバータと同一回路構成部分には
同一符号を付し、その重複説明は省略する。

【００２５】この実施形態例のＤＣ−ＤＣコンバータ
は、スイッチ素子Ｑの駆動制御を行う制御回路１に特徴
があり、スイッチ素子Ｑのオン時の短絡損失をほぼ無く
すことが可能であり、かつ、定電流領域の全領域に亙り
確実にスイッチ素子Ｑをオンさせることができる構成を
有している。

【００２６】図１において、トランスＴには補助コイル
ＮＳが設けられ、この補助コイルＮＳの端部αにはダイ
オード５のカソード側とコンデンサ６の一端側とがそれ
ぞれ接続され、上記コンデンサ６の他端側は抵抗体７の
一端側に接続され、この抵抗体７の他端側は抵抗体８の
一端側とトランジスタ素子（図１に示す例ではＮＰＮタ
イプのトランジスタ）１０のベース側とにそれぞれ接続
され、上記抵抗体８の他端側は抵抗体１１の一端側と直
流バイアス電源１２の正極側とにそれぞれ接続されてお
り、上記抵抗体１１の他端側と直流バイアス電源１２の
負極側とはそれぞれ共通に前記補助コイルＮＳの端部β
に接続されている。

【００２７】上記直流バイアス電源１２は直流の電圧を
出力することができるものであればよく、その回路構成
には様々な構成があり、ここでは、それら何れの構成の
回路を採用してもよいが、その一例が図３に示されてい
る。この図３に示す回路は、上記補助コイルＮＳから出
力されるエネルギーを整流ダイオードＤ１と平滑コンデ
ンサＣ１とによって整流平滑して所定の直流電圧Ｖccを
出力するものである。

【００２８】前記トランジスタ素子１０のエミッタ側Ｘ
は前記ダイオード５のアノード側に接続され、トランジ
スタ素子１０のコレクタ側はダイオード１３とダイオー
ド１４の各カソード側にそれぞれ接続され、前記ダイオ
ード１４のアノード側は抵抗体１５の一端側に接続さ
れ、この抵抗体１５の他端側は、コンデンサ１６の一端
側と論理素子であるインバータ素子１７の入力側とダイ
オード１８のカソード側とにそれぞれ接続されている。
上記コンデンサ１６の他端側は前記補助コイルＮＳの端
部βに接続されている。

【００２９】前記インバータ素子１７の出力側にはコン
デンサ１９の一端側と抵抗体２０の一端側とにそれぞれ
接続され、上記コンデンサ１９の他端側と抵抗体２０の
一端側とは共通に抵抗体２１の一端側と論理素子である
ＮＯＲゲート２２の入力端子ｂとコンデンサ２３の一端
側とにそれぞれ接続され、前記抵抗体２１の他端側は前
記ダイオード１３のアノード側に接続されている。

【００３０】前記コンデンサ２３の他端側は前記ダイオ
ード１８のアノード側と論理素子であるインバータ素子
２４の出力端子とコンデンサ２５の一端側とにそれぞれ
接続され、上記コンデンサ２５の他端側はダイオード２
６のアノード側と抵抗体２７の一端側と前記ＮＯＲゲー
ト２２の入力端子ａとにそれぞれ接続されている。

【００３１】前記ダイオード２６のカソード側はインピ
ーダンス可変回路２８に接続されており、このインピー
ダンス可変回路２８の出力側は前記インバータ素子２４
の入力端子に接続されている。

【００３２】また、負荷３に出力電圧分圧抵抗体３０と
出力電圧分圧抵抗体３１の直列接続体が並列的に接続さ
れ、整流平滑回路２と負荷３との間には出力電流検出抵
抗体３２が直列的に介設されている。上記出力電圧分圧
抵抗体３０と出力電圧分圧抵抗体３１の接続部と、出力
電圧分圧抵抗体３１と出力電流検出抵抗体３２の接続部
と、出力電流検出抵抗体３２と整流平滑回路２の接続部
とはそれぞれフィードバック信号形成回路３３の所定の
入力側に接続され、このフィードバック信号形成回路３
３の出力側はフィードバック信号伝達回路３４の入力側
に接続され、このフィードバック信号伝達回路３４の出
力側は前記インピーダンス可変回路２８に接続されてい
る。

【００３３】この実施形態例では、整流平滑回路２はコ
ンデンサＣ３，Ｃ４とインダクタンスＬから成るπ型フ
ィルタと、ダイオードＤとを有して構成されている。

【００３４】この実施形態例では、前記インバータ素子
２４の出力側がスイッチ素子Ｑのゲートに接続されてお
り、該インバータ素子２４からスイッチ素子Ｑのゲート
に出力される図２の（ｃ）に示すようなパルス制御信号
によってスイッチ素子Ｑのオン・オフ動作が制御され
る。具体的には、インバータ素子２４からスイッチ素子
Ｑのゲートに加えられるパルス制御信号レベルがハイレ
ベルであるときにはスイッチ素子Ｑのドレイン−ソース
間はオン状態となり、上記パルス制御信号レベルがロー
レベルであるときにはスイッチ素子Ｑのドレイン−ソー
ス間はオフ状態となる。

【００３５】上記出力電圧分圧抵抗体３０，３１によっ
て、負荷３に出力される出力電圧を分圧して検出する出
力電圧検出回路が構成され、出力電流検出抵抗体３２に
よって、負荷３に出力される出力電流を検出する出力電
流検出回路が構成されている。

【００３６】上記フィードバック信号形成回路３３は、
負荷３に出力される出力電圧が設定の出力電圧からずれ
て上記出力電圧検出回路から検出出力される検出電圧が
基準電圧からずれているときには、基準電圧に対する上
記検出電圧の偏差に応じたレベルを持つフィードバック
信号を出力し、また、負荷３に出力される出力電流が設
定の出力電流からずれて上記出力電流検出回路から検出
出力される検出電流が基準電流からずれているときに
は、基準電流に対する上記検出電流の偏差に応じたレベ
ルを持つフィードバック信号を出力する回路構成を有し
ている。

【００３７】フィードバック信号伝達回路３４は上記フ
ィードバック信号形成回路３３から出力されたフィード
バック信号をインピーダンス可変回路２８に伝達するた
めの回路構成を有し、例えば、フォトカプラにより構成
される。フォトカプラを用いた場合には、インピーダン
ス可変回路２８側とフィードバック信号形成回路３３側
とは絶縁され、この絶縁部分ではフィードバック信号は
光を用いてフィードバック信号形成回路３３側からイン
ピーダンス可変回路２８側へ伝達される。

【００３８】上記ＮＯＲゲート２２とインバータ素子２
４とコンデンサ２５と抵抗体２７とによって、前記図２
の（ｃ）に示すようなパルス制御信号を発振出力する発
振回路であるマルチバイブレータが構成されている。上
記インピーダンス可変回路２８は前記フィードバック信
号形成回路３３からフィードバック信号伝達回路３４を
介して加えられたフィードバック信号のレベルに応じて
インピーダンス（等価抵抗）が変化する可変インピーダ
ンス素子を有して構成されており、このインピーダンス
可変回路２８とダイオード２６によって、パルス幅可変
制御回路が構成されている。このパルス幅可変制御回路
は、上記ダイオード２６とインピーダンス可変回路２８
によって、上記マルチバイブレータから出力されるパル
ス制御信号のレベルをハイレベルからローレベルに反転
させるオフタイミングを上記フィードバック信号レベル
に応じて可変制御して上記パルス制御信号の図２の
（ｃ）に示すオン期間Ｈonを負荷３への出力電流又は出
力電圧の安定化方向に可変制御する構成を備えている。

【００３９】つまり、スイッチ素子Ｑのオン期間を短く
すると、負荷３への出力電流又は出力電圧のレベルを低
下させることができ、反対に、スイッチ素子Ｑのオン期
間を長くすると、負荷３への出力電流又は出力電圧のレ
ベルを上昇させることができることから、上記パルス幅
可変制御回路は、負荷３への出力電流又は出力電圧のレ
ベルが設定レベルよりも上側にずれているときには、そ
のずれ量に応じてインピーダンス可変回路２８の可変イ
ンピーダンス素子のインピーダンスがパルス制御信号の
オン期間Ｈonを短くする方向に可変し、このことによ
り、インバータ素子２４からスイッチ素子Ｑに加えられ
るパルス制御信号のオン期間を短くする方向に可変制御
して出力電流又は出力電圧のレベルを低下させて設定レ
ベルに補正させ、また、反対に、出力電流又は出力電圧
のレベルが設定レベルよりも下側にずれているときに
は、そのずれ量に応じてインピーダンス可変回路２８の
可変インピーダンス素子のインピーダンスがパルス制御
信号のオン期間Ｈonを長くする方向に可変し、このこと
により、パルス制御信号のオン期間を長くする方向に可
変制御して出力電流又は出力電圧のレベルを増加させて
設定レベルに補償させる構成を有する。

【００４０】前記補助コイルＮＳによって、スイッチ素
子Ｑのドレイン−ソース間に印加する一次側パルスの印
加電圧を間接的に検出するスイッチ素子の印加電圧検出
回路が構成されている。

【００４１】また、抵抗体８，１１と直流バイアス電源
１２とによってしきい値電圧設定回路が構成されてい
る。このしきい値電圧設定回路は、トランジスタ素子１
０のベース側に印加する電圧を直流バイアス電源１２に
よって固定し、トランジスタ素子１０のエミッタ側の電
圧変動を利用してトランジスタ素子１０のオン・オフ動
作を制御するもので、この実施形態例では、スイッチ素
子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧（ドレイ
ン電圧）が入力電圧Ｖinよりも高い図２の（ａ）に示す
オフ期間電圧Ｖoffから、スイッチ素子Ｑの寄生容量Ｃo
ssと一次コイルＮ１のＬＣ共振によって、入力電圧Ｖin
まで低下したときに（つまり、一次側パルスのＡＣゼロ
電圧まで低下したときに）、そのスイッチ素子Ｑの印加
電圧変動に伴った前記印加電圧検出回路（補助コイルＮ
Ｓ）の出力電圧変動によるトランジスタ素子１０のエミ
ッタ電圧の変動によって、トランジスタ素子１０がオフ
するように抵抗体８，１１と直流バイアス電源１２の各
回路定数が設定されている。つまり、上記しきい値電圧
設定回路は、トランジスタ素子１０のエミッタ側に該ト
ランジスタ素子１０がオフするためのしきい値電圧を与
えている。

【００４２】前記トランジスタ素子１０によって、スイ
ッチ素子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が
入力電圧Ｖinまで低下したことを検知する電圧低下検知
回路が構成されており、この実施形態例では、スイッチ
素子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力
電圧Ｖinまで低下したときに前記印加電圧検出回路とし
きい値電圧設定回路の各回路動作によってトランジスタ
素子１０がオフして、スイッチ素子Ｑの印加電圧が入力
電圧Ｖinまで低下したことを知らせる構成と成してい
る。

【００４３】上記コンデンサ６と抵抗体７によって、ス
イッチ素子Ｑの印加電圧が入力電圧Ｖinに達したときに
瞬時にトランジスタ素子１０をオフさせるトランジスタ
素子のスイッチングスピードアップ回路が構成されてい
る。

【００４４】ダイオード５によって、トランジスタ素子
１０のベース−エミッタ間に逆方向の過電圧が印加され
るのを防止してトランジスタ素子１０を保護する過電圧
印加防止回路が構成されている。

【００４５】前記ダイオード１３，１４，１８と抵抗体
１５，２０，２１とコンデンサ１６，１９によって、上
記電圧低下検知回路のトランジスタ素子１０がオフした
以降に、前記マルチバイブレータの出力パルス制御信号
レベルをローレベルからハイレベルに反転させてスイッ
チ素子Ｑをオンさせるためのトリガーを発生するゼロ電
圧検知トリガー発生回路が構成されており、この実施形
態例では、トランジスタ素子１０がオフしてから、スイ
ッチ素子Ｑの寄生容量Ｃossと一次コイルＮ１とのＬＣ
共振の周波数の４分の１周期が経過したときに、スイッ
チ素子Ｑをオンさせるように抵抗体２０，２１等の各回
路定数が設定されている。

【００４６】上記のように、スイッチ素子Ｑの印加電圧
が入力電圧Ｖinまで低下した後に、時間遅れをおいて、
スイッチ素子Ｑをスイッチオンさせることによって、ス
イッチ素子Ｑは印加電圧が最低に低下した状態でスイッ
チオンすることができる。

【００４７】上記印加電圧検出回路と電圧低下検知回路
とゼロ電圧検知トリガー発生回路とによってゼロ電圧ス
イッチング制御回路が構成されている。

【００４８】前記コンデンサ１９と抵抗体２０とによっ
て、上記トランジスタ素子１０がオフしてから、ＮＯＲ
ゲート２２の入力端子ｂに入力される電圧レベルが該Ｎ
ＯＲゲート２２のスレッショルド電圧以上のハイレベル
に達するまでの時間を短縮するためのスピードアップ回
路が構成されている。

【００４９】また、前記コンデンサ２３によって、イン
バータ素子２４から出力されるハイレベルであるパルス
制御信号をＮＯＲゲート２２の入力端子ｂに正帰還をか
けて回路動作を安定させるノイズ防止回路が構成されて
いる。

【００５０】さらに、ダイオード１４，１８と抵抗体１
５とコンデンサ１６とインバータ素子１７とによって、
上記マルチバイブレータの出力パルス制御信号レベルが
ハイレベルに反転してスイッチ素子Ｑがオンしてからス
イッチ素子Ｑがオフし一次側パルスが発生するまでの
間、前記ゼロ電圧スイッチング制御回路のスイッチオン
制御動作を休止させるゼロ電圧スイッチング動作休止回
路が構成されている。

【００５１】さらにまた、コンデンサ２５と抵抗体２７
とによってマルチバイブレータの出力パルス制御信号の
発振周波数の最低値を設定する最低周波数設定回路が構
成されている。

【００５２】この実施形態例のＤＣ−ＤＣコンバータは
上記のように構成されており、以下に、この実施形態例
のＤＣ−ＤＣコンバータの回路動作を図２のタイムチャ
ートに基づき説明する。

【００５３】前記ＮＯＲゲートは２個の入力端子ａ，ｂ
の少なくとも一方に設定のスレッショルド電圧以上のハ
イレベルな信号が加えられている間には出力するパルス
信号レベルをローレベルにするものであることから、ま
ず、ＮＯＲゲート２２の入力端子ｂに印加する信号レベ
ルが図２の（ｆ）に示すようにハイレベルになると（時
間ｔ１）、ＮＯＲゲート２２からインバータ素子２４に
加えられる信号レベルがハイレベルからローレベルに反
転し、インバータ素子２４から出力されるパルス制御信
号のレベルが、図２の（ｃ）に示すように、ローレベル
からハイレベルに反転し、このハイレベル信号がスイッ
チ素子Ｑのゲートに加えられると共にコンデンサ２５に
加えられ、スイッチ素子Ｑがオンし、また、コンデンサ
２５が充電される。

【００５４】これと同時に、ダイオード１８が導通状態
となり、上記インバータ素子２４の出力ハイレベル信号
がコンデンサ１６とインバータ素子１７に加えられ、コ
ンデンサ１６が充電され、また、インバータ素子１７か
ら出力される信号レベルは図２の（ｅ）に示すようにロ
ーレベルに反転する。これによって、ＮＯＲゲート２２
の入力端子ｂに加えられる信号レベルは、図２の（ｆ）
に示すように、ハイレベルからローレベルに反転する
が、ＮＯＲゲート２２の入力端子ａには前記コンデンサ
２５の充電電圧によってハイレベル信号が入力される結
果、ＮＯＲゲート２２からインバータ素子２４にはロー
レベル信号が引き続き加えられ、インバータ素子２４か
らスイッチ素子Ｑに加えられるパルス制御信号はハイレ
ベルを維持してスイッチ素子Ｑのオン状態は継続され
る。

【００５５】この後、スイッチ素子Ｑがオンしている間
は、トランジスタ素子１０がオフ状態であり、上記コン
デンサ１６の充電電圧は保持されることから、このコン
デンサ１６の充電電圧がハイレベル信号としてインバー
タ素子１７に印加され、インバータ素子１７からローレ
ベル信号が出力され続けるので、前記ゼロ電圧スイッチ
ング制御回路のスイッチオン制御動作は休止状態とな
る。

【００５６】そして、フィードバック信号形成回路３３
からインピーダンス可変回路２８に出力されたフィード
バック信号の大きさに応じた前記パルス幅可変制御回路
の回路動作によって、インバータ素子２４からスイッチ
素子Ｑに加えられるパルス制御信号レベルが、図２の
（ｃ）に示すように、ハイレベルからローレベルに反転
したときに（時間ｔ２）、スイッチ素子Ｑはオフする。

【００５７】スイッチ素子Ｑがオフすると、スイッチ素
子Ｑの寄生容量Ｃossに電荷が瞬時に充電され、スイッ
チ素子Ｑのドレイン側の電圧は図２の（ａ）に示すよう
に瞬時にオフ期間電圧Ｖoffまで上昇して一次側パルス
が発生する。この一次側パルス発生によって、トランジ
スタ素子１０のエミッタ側Ｘの電圧が図２の（ｄ）に示
すように負に低下し、これによって、トランジスタ素子
１０のベース−エミッタ間の印加電圧が設定のオン電圧
以上となり、トランジスタ素子１０のコレクタ−エミッ
タ間が導通状態となり、ダイオード１４が導通状態とな
ってコンデンサ１６の充電電圧が抵抗体１５とダイオー
ド１４とトランジスタ素子１０を順に通って放電し、前
記ゼロ電圧スイッチング制御回路のスイッチオン制御休
止状態が解除される。

【００５８】また、上記の如く、インバータ素子２４か
らローレベル信号が出力されることによって、コンデン
サ２５側からＮＯＲゲート２２の入力端子ａに加えられ
る信号はハイレベルからローレベルに反転する。

【００５９】一方、上記コンデンサ１６の放電によっ
て、インバータ素子１７に加えられる信号レベルはロー
レベルになり、このとき（時間ｔ３）、図２の（ｅ）に
示すように、インバータ素子１７から出力される信号レ
ベルはハイレベルに反転するが、前記の如くトランジス
タ素子１０がオン状態であることから、上記インバータ
素子１７の出力ハイレベル信号は抵抗体２０と抵抗体２
１により分圧され、この分圧電圧がＮＯＲゲート２２の
入力端子ｂに加えられるので、その入力端子ｂの入力電
圧はＮＯＲゲート２２のスレッショルド電圧よりも低い
ローレベル信号が引き続き加えられることになる。従っ
て、スイッチ素子Ｑがオフした以降には、ＮＯＲゲート
２２の入力端子ａ，ｂの両方にローレベル信号が加えら
れている状態となり、ＮＯＲゲート２２からインバータ
素子２４に出力される信号レベルはハイレベルになり、
インバータ素子２４から継続的にローレベル信号がスイ
ッチ素子Ｑのゲートに加えられる。

【００６０】スイッチ素子Ｑのオフ期間に、トランスＴ
の一次側から二次側へのエネルギーの伝達が終了すると
（時間ｔ４）、トランスＴの一次コイルＮ１とスイッチ
素子Ｑの寄生容量ＣossとによってＬＣ共振が開始さ
れ、スイッチ素子Ｑの寄生容量Ｃossに蓄積されていた
電荷が一次コイルＮ１に流れ始めてスイッチ素子Ｑの印
加電圧（ドレイン電圧）が、図２の（ａ）に示すよう
に、オフ期間電圧Ｖoffから低下し始め、この電圧低下
に伴ってトランジスタ素子１０のエミッタ側Ｘの電圧が
図２の（ｄ）に示すように上昇し始める。

【００６１】そして、スイッチ素子Ｑの印加電圧が入力
電圧Ｖin（一次側パルスのＡＣゼロ電圧）まで低下した
ときに（時間ｔ５）、トランジスタ素子１０のエミッタ
側Ｘの電位が直流バイアス電源１２によって設定された
しきい値電圧に達したときには、コンデンサ６と抵抗体
７によるスイッチングスピードアップ動作によってトラ
ンジスタ素子１０が瞬間的にオフする。

【００６２】トランジスタ素子１０がオフすることによ
って、ＮＯＲゲート２２の入力端子ｂに加えられる電圧
が図２の（ｆ）に示すように上昇し、その入力端子ｂへ
の入力電圧がＮＯＲゲート２２のスレッショルド電圧以
上のハイレベルになった以降に、ＮＯＲゲート２２から
インバータ素子２４に出力される信号レベルがハイレベ
ルからローレベルに反転し、インバータ素子２４の出力
パルス制御信号がローレベルからハイレベルに反転した
ときに（時間ｔ６）、前記の如く、スイッチ素子Ｑがオ
ンする。

【００６３】この実施形態例では、上記の如く、スイッ
チ素子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧がオ
フ期間電圧Ｖoffから入力電圧Ｖinまで低下したことを
検知して、スイッチ素子Ｑをオンさせる構成としたの
で、スイッチ素子Ｑの短絡損失の問題をほぼ回避するこ
とができる。すなわち、上記一次コイルＮ１と寄生容量
ＣossのＬＣ共振によって、上記寄生容量Ｃossの電荷は
一次コイルＮ１に引き抜かれ、スイッチ素子Ｑのドレイ
ン電圧はＤＣの入力電圧ＶinをＡＣゼロ電圧として変動
し、スイッチ素子Ｑのドレイン電圧が上記入力電圧Ｖin
以下であるとき、つまり、ＡＣゼロ電圧以下であるとき
には、スイッチ素子Ｑの寄生容量Ｃossから電荷が引き
抜かれた状態であることから、上記の如く、スイッチ素
子Ｑの印加電圧が入力電圧Ｖinまで低下したことを検知
してスイッチ素子Ｑをオンさせることによって、スイッ
チ素子Ｑは寄生容量Ｃossに殆ど電荷が蓄積されていな
い状態でオンすることになるので、短絡損失をほぼ抑制
することができる。

【００６４】また、この実施形態例では、上記の如く、
スイッチ素子Ｑのオフ期間に、スイッチ素子Ｑの印加電
圧が入力電圧Ｖinに低下したことを検知してスイッチ素
子Ｑをオンする構成としたので、次のような効果を奏す
ることができる。すなわち、スイッチ素子Ｑのドレイン
電圧がＤＣゼロ電位まで低下したことを検知してスイッ
チ素子Ｑをオンさせるように構成した場合には、例え
ば、前記図５に示す定電流領域Ｂにおけるゼロ電圧低下
不安定領域ｂのように、スイッチ素子Ｑのドレイン電圧
がＤＣゼロ電位まで低下しない虞があるときには、スイ
ッチ素子Ｑのゼロ電圧スイッチングを行うことができな
いことがあり、回路動作が不安定になるが、スイッチ素
子Ｑのオフ期間の前記ＬＣ共振によって、スイッチ素子
Ｑの印加電圧は、必ず、一次側パルスのＡＣゼロ電圧で
ある入力電圧Ｖinを越えて低下するので、この実施形態
例のように、スイッチ素子Ｑの印加電圧が入力電圧Ｖin
まで低下したことを検知して、スイッチ素子Ｑをオンさ
せることによって、上記スイッチ素子Ｑのドレイン電圧
がＤＣゼロ電位まで低下しない場合にも、確実に、スイ
ッチ素子Ｑをオンさせることができる。

【００６５】特に、この実施形態例では、スイッチ素子
Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力電圧
Ｖinに低下したことを検知してから前記ＬＣ共振の４分
の１周期の時間が経過した後に、スイッチ素子Ｑをオン
させる構成としたので、スイッチ素子Ｑのドレイン電圧
が最低に低下した状態で、スイッチ素子Ｑをオンさせる
ことができる。

【００６６】この実施形態例の回路構成では、前述した
定電流−定電圧特性を持ち、前記定電流領域Ｂの電圧低
下安定領域ａにおいては図６の波形図に示されるよう
に、また、前記定電流領域Ｂの電圧低下不安定領域ｂに
おいては図７の波形図に示されるように、さらに、定電
流領域Ｂにおける出力電圧が非常に小さい領域ｃにおい
ては図８の波形図に示されるように、それぞれ、スイッ
チ素子Ｑのスイッチング動作制御が安定して行われてい
ることが確かめられており、前記定電圧領域Ａではもち
ろんのこと、定電流領域Ｂの全領域に亙り、安定してス
イッチ素子Ｑのスイッチング制御動作を行うことが可能
となる。

【００６７】さらに、この実施形態例では、論理素子で
あるインバータ素子２４から出力されるパルス信号をス
イッチ素子Ｑを駆動するための制御信号としており、論
理素子からスイッチ素子Ｑのゲートに出力される信号は
ハイレベルからローレベルへ、また、ローレベルからハ
イレベルへ瞬時に反転するものであることから、スイッ
チ素子Ｑを瞬間的にオン・オフさせることができ、スイ
ッチング損失の発生をほぼ回避することができる。

【００６８】上記のように、スイッチ素子Ｑがオンする
ときにスイッチ素子Ｑの短絡損失が殆ど無く、かつ、ス
イッチ素子Ｑをオンさせるときおよびオフさせるときの
スイッチング損失も殆ど発生しないことから、スイッチ
ング周波数の高周波化にも十分対応できるＤＣ−ＤＣコ
ンバータを提供することが可能であり、ＤＣ−ＤＣコン
バータの小型化が容易となる。

【００６９】その上、論理素子を用いて回路が構成され
ているので、つまり、高価であるＰＷＭ（pulse-width
modulation（パルス幅変調））制御ＩＣや、ＰＦＭ（pu
lse-frequency modulation（パルス周波数変調））制御
ＩＣを用いずに回路を構成しているので、ＤＣ−ＤＣコ
ンバータの価格を安価に抑制することが可能である。そ
れというのは、通常、論理素子が２個以上内蔵された論
理素子ＩＣを利用して回路が構成され、その論理素子Ｉ
Ｃの価格は上記ＰＷＭ制御回路ＩＣやＰＦＭ制御回路Ｉ
Ｃの価格に比べて格段に安価であることから、ＰＷＭ制
御回路ＩＣやＰＦＭ制御回路ＩＣを用いて回路を構成す
る場合に比べて、非常に安価なＤＣ−ＤＣコンバータを
提供することが容易であり、前記ＲＣＣタイプのＤＣ−
ＤＣコンバータの価格に競合でき得る価格を持ち、その
上、上記の如くスイッチング損失および短絡損失を共に
ほぼ無くすことが可能であるという上記ＲＣＣタイプの
ＤＣ−ＤＣコンバータよりも電気特性に優れたＤＣ−Ｄ
Ｃコンバータを提供できるという画期的な効果を得るこ
とができる。

【００７０】また、インバータ素子２４の出力パルス制
御信号のレベルがハイレベルに反転しスイッチ素子Ｑが
オンしてからスイッチ素子Ｑがオフして一次側パルスが
発生するまでの期間は、コンデンサ１６が充電されてい
る状態であり、これによって、インバータ素子１７のハ
イレベル信号出力動作が休止状態となることから、回路
動作を安定させることができる。

【００７１】さらに、上記実施形態例では、マルチバイ
ブレータの出力レベルをトリガーを用いてハイレベルに
反転させスイッチ素子Ｑをオンさせているので、つま
り、ＮＯＲゲート２２の入力端子ｂに入力される信号レ
ベルをハイレベルにしてスイッチ素子Ｑをオンさせた直
後に、ＮＯＲゲート２２の入力端子ｂへの入力信号レベ
ルをローレベルに反転させるので、スイッチ素子Ｑのオ
ン期間の可変制御幅を広く持つことが可能となる。

【００７２】それというのは、ＮＯＲゲート２２の入力
端子ｂにハイレベル信号が入力されている間は、インバ
ータ素子２４の入力信号レベルがローレベルに維持され
パルス制御信号のレベルをローレベルに反転させること
ができず、このことによってスイッチ素子Ｑをオフさせ
ることができないので、上記ＮＯＲゲート２２の入力端
子ｂへのハイレベル信号入力期間がスイッチ素子Ｑのオ
ン期間の下限幅を決定することになることから、この実
施形態例に示すように、上記ＮＯＲゲート２２の入力端
子ｂへのハイレベル信号入力期間を非常に短くすること
でスイッチ素子Ｑのオン期間の下限幅をかなり下げるこ
とができ、このことから、スイッチ素子Ｑのオン期間の
可変制御幅を広くすることができる。

【００７３】さらに、この実施形態例では、パルス制御
信号の最低発振周波数を定める構成を備えているので、
例えば、上記発振周波数が可聴周波数よりも低下して不
快な音を発するようになるという問題等を確実に回避す
ることができる。

【００７４】なお、この発明は上記実施形態例に限定さ
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記実施形態例では、スイッチ素子ＱとしてＭＯＳ
−ＦＥＴが採用されていたが、バイポーラトランジスタ
やＩＧＢＴ（Insulated GateBipolar Transistor）をス
イッチ素子Ｑとして採用してもよい。

【００７５】また、インバータ素子２４の出力側をスイ
ッチ素子Ｑのゲートに直結しているが、インバータ素子
２４の出力側とスイッチ素子Ｑのゲートとの間に、イン
バータ素子２４から出力される電流を増幅するための例
えばトーテムポール回路等の電流増幅回路を介設しても
よい。このように電流増幅回路を設けてインバータ素子
２４の出力電流を増幅してスイッチ素子Ｑのゲートに印
加するように構成する場合には、スイッチオンさせるた
めに、より大きな電流を要する素子をスイッチ素子Ｑと
して採用することが可能であり、そのような大容量のス
イッチ素子Ｑの使用が要求される場合にも、対応するこ
とができる。

【００７６】さらに、上記実施形態例では、トランスＴ
の二次側から負荷３に出力される出力電圧を出力電圧分
圧抵抗体３０，３１を用いて直接的に検出してフィード
バック信号を作成し、該フィードバック信号に基づきス
イッチ素子Ｑのオン期間を出力電圧安定化方向に可変制
御していたが、例えば、補助コイルＮＳに印加する電圧
を負荷３への出力電圧として間接的に検出してスイッチ
素子Ｑのオン期間の可変制御を行ってもよい。あるい
は、上記出力電圧分圧抵抗体３０，３１に加えて、スイ
ッチ素子Ｑのソース側にカレントトランスや抵抗体（セ
ンス抵抗体）等を設けてＤＣ−ＤＣコンバータの入力電
流を検出してフィードフォワード信号を作成し該フィー
ドフォワード信号と上記出力電圧分圧抵抗体３０，３１
により検出出力されるフィードバック信号とに基づいた
カレントモードによってスイッチ素子Ｑのオン期間の可
変制御を行ってもよい。

【００７７】さらに、上記実施形態例では、負荷３へ出
力される出力電流を出力電流検出抵抗体３２を用いて直
接的に検出してフィードバック信号を作成し、該フィー
ドバック信号に基づきスイッチ素子Ｑのオン期間を出力
電流安定化方向に可変制御していたが、例えば、一次側
回路を流れる電流を検出するための例えば抵抗体を設け
て負荷３への出力電流を間接的に検出してフィードフォ
ワード信号を作成し該フィードフォワード信号に基づき
スイッチ素子Ｑのオン期間の可変制御を行ってもよい。

【００７８】さらに、上記実施形態例では、補助コイル
ＮＳに印加する電圧を利用してスイッチ素子Ｑの印加電
圧を間接的に検出していたが、例えば、スイッチ素子Ｑ
のドレイン−ソース間に直列に抵抗体を設け該抵抗体に
分圧印加される電圧をスイッチ素子Ｑの印加電圧として
直接的に検出してもよい。

【００７９】さらに、上記実施形態例では、マルチバイ
ブレータの構成部品としてインバータ素子２４が用いら
れていたが、このインバータ素子２４に代えて、ＮＯＲ
ゲートやＮＡＮＤゲート等のインバータ素子以外の論理
素子を用いてもよい。また、上記マルチバイブレータの
ＮＯＲゲート２２に代えて、インバータ素子やＮＡＮＤ
ゲート等のＮＯＲゲート以外の論理素子を用いてもよ
い。さらに、論理素子を用いずにパルス制御信号を発振
出力する回路を発振回路として組み込んでもよい。

【００８０】さらに、上記実施形態例に示したインバー
タ素子１７に代えて、バイポーラトランジスタやＭＯＳ
−ＦＥＴを用いてもよい。この場合には、スイッチ素子
Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力電圧
Ｖinに低下したときに上記バイポーラトランジスタ又は
ＭＯＳ−ＦＥＴからＮＯＲゲート２２の入力端子ｂにハ
イレベル信号が加えられるように回路が構成される。

【００８１】さらに、上記実施形態例は、電圧低下検知
回路はトランジスタ素子１０によって構成されていた
が、例えば、直流バイアス電源１２から出力される固定
の電圧を利用して、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下したときに、スイッチ素子Ｑの印加電圧
が入力電圧Ｖinまで低下したことを知らせる信号を出力
する制御回路を、上記トランジスタ素子１０に代えて、
設けてもよい。

【００８２】さらに、上記実施形態例では、スイッチ素
子Ｑの印加電圧が入力電圧Ｖinまで低下してからＬＣ共
振の４分の１周期が経過したときに、スイッチ素子Ｑを
オンするように構成されていたが、上記スイッチ素子Ｑ
の印加電圧が入力電圧Ｖinまで低下してからスイッチ素
子Ｑをオンさせるまでの時間遅れの時間は、ゼロ電圧ス
イッチングを行うことが可能な適切な時間であればよ
く、上記ＬＣ共振の４分の１周期に限定されるものでは
ない。

【００８３】さらに、上記実施形態例では、スイッチ素
子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下したことを検知するように構成されてい
たが、スイッチ素子Ｑの印加電圧が入力電圧およびその
近傍領域である図２の（ａ）に示す入力電圧領域Ｚ、つ
まり、一次側パルスのＡＣゼロ電圧領域Ｚまで低下した
ことを検知すればよく、例えば、ＡＣゼロ電圧領域Ｚ内
の上記入力電圧Ｖin以外の設定電圧まで低下したことを
検知するように構成してもよい。スイッチ素子Ｑの印加
電圧が、入力電圧Ｖinよりも上側のＡＣゼロ電圧領域内
の設定電圧まで低下したことを検知するように構成した
場合には、スイッチ素子Ｑの印加電圧が上記設定電圧ま
で低下したことを検知してから、前記ＬＣ共振の４分の
１周期よりも長い時間遅れをおいた後に、スイッチ素子
Ｑをオンさせるように回路を構成することによって、ゼ
ロ電圧スイッチングを行うことができる。

【００８４】さらに、上記実施形態例では、ゼロ電圧ス
イッチング動作休止回路が設けられていたが、このゼロ
電圧スイッチング動作休止回路に代えて、回路動作を安
定化させるための回路動作安定化回路が設けられる場合
には、上記ゼロ電圧スイッチング動作休止回路を設けな
くてもよい。

【００８５】さらに、上記実施形態例では、フライバッ
クコンバータを例にして説明したが、フライバックコン
バータは図４に示すような等価回路で表すことができ、
この図４に示す回路、つまり、トランスＴに代えてイン
ダクタンスＬを設けた回路は、昇降圧型コンバータの回
路と等価であることから、この発明は、昇降圧型コンバ
ータにも適用することができ、上記実施形態例と同様の
効果を奏することができる。

【００８６】

【発明の効果】この発明によれば、スイッチ素子のオフ
期間にスイッチ素子の印加電圧が一次側パルスのＡＣゼ
ロ電圧領域まで低下したことを検知してスイッチ素子を
オンさせるゼロ電圧スイッチング制御を行う構成を備え
たので、スイッチ素子の寄生容量の電荷がＬＣ共振によ
って引き抜かれた状態でスイッチ素子をオンさせること
ができ、スイッチ素子をオンさせるときの短絡損失をほ
ぼ無くすことができる。

【００８７】また、スイッチ素子のオフ期間には、スイ
ッチ素子の印加電圧はＬＣ共振によって必ず一次側パル
スのＡＣゼロ電圧領域を越えて低下するので、上記の如
く、スイッチ素子の印加電圧が一次側パルスのＡＣゼロ
電圧領域まで低下した以降にスイッチ素子をオンさせる
構成を備えることによって、スイッチ素子を確実にオン
させることができる。

【００８８】これに対して、スイッチ素子の印加電圧が
ＤＣゼロ電位まで低下したことを検知してスイッチ素子
をオンさせる構成のものがあるが、ＤＣ−ＤＣコンバー
タでは、定電流領域における出力電圧が低い領域で、ス
イッチ素子の印加電圧が上記一次側パルスのＡＣゼロ電
圧領域よりも低いＤＣゼロ電位まで低下しないことがあ
り、このような場合には、上記ＤＣゼロ電位を検知して
スイッチ素子をオンさせる構成のものでは、スイッチ素
子のゼロ電圧スイッチングを行うことができない虞があ
り、回路動作が不安定になるが、この発明は、上記の如
く、スイッチ素子の印加電圧が一次側パルスのＡＣゼロ
電圧領域まで低下した以降にスイッチ素子をオンさせる
構成とし、ＬＣ共振によって必ずスイッチ素子の印加電
圧は一次側パルスのＡＣゼロ電圧領域まで低下すること
から、スイッチ素子の印加電圧がＤＣゼロ電位まで低下
しない場合にも、確実に、スイッチ素子をオンさせるこ
とができ、上記定電流領域の全ての領域に亙り回路を安
定的に動作させることができる。

【００８９】発振回路は論理素子を有するマルチバイブ
レータによって構成されているものにあっては、マルチ
バイブレータから出力されるパルス制御信号によってス
イッチ素子をオン・オフ制御するので、スイッチング損
失をほぼ無くすことができる。すなわち、上記マルチバ
イブレータの出力パルス制御信号は、ハイレベルからロ
ーレベルへ、また、ローレベルからハイレベルへと瞬時
に反転し、スイッチ素子のオン・オフの切り換えが瞬間
的に行われるので、スイッチング損失をほぼ無くすこと
ができる。

【００９０】また、上記の如くスイッチ素子のスイッチ
ング損失と短絡損失とを共に防止することができるの
で、スイッチング周波数の高周波化にも十分対応できる
ＤＣ−ＤＣコンバータを構成することができ、ＤＣ−Ｄ
Ｃコンバータの小型化を容易にすることができる。

【００９１】さらに、論理素子を用いて回路を構成する
ので、高価であるＰＷＭ制御回路ＩＣやＰＦＭ制御回路
ＩＣを用いることなく、回路を構成することができ、上
記論理素子は安価であることから、価格を抑えたＤＣ−
ＤＣコンバータを提供することが可能となり、前記安価
であるＲＣＣタイプのＤＣ−ＤＣコンバータの価格に対
抗でき得る価格を持ち、その上、上記の如くスイッチン
グ損失や短絡損失の発生が回避できＲＣＣタイプのＤＣ
−ＤＣコンバータよりも電気特性に優れたＤＣ−ＤＣコ
ンバータを提供することができるという画期的な効果を
奏することができる。

【図面の簡単な説明】

【図１】この発明に係る実施形態例を示す回路構成図で
ある。

【図２】図１に示す回路の主要な各回路構成部の動作波
形を示すタイムチャートである。

【図３】直流バイアス電源の回路構成の一例を示す回路
図である。

【図４】昇降圧型コンバータの主要回路構成の一例を示
す回路図である。

【図５】定出力電流−定出力電圧特性の一例を示すため
のグラフである。

【図６】定電流領域における電圧低下安定領域ａで、安
定したスイッチ素子のスイッチング制御が行われている
ことを示す波形図である。

【図７】定電流領域における電圧低下不安定領域ｂで、
安定したスイッチ素子のスイッチング制御が行われてい
ることを示す波形図である。

【図８】定電流領域における出力電圧が非常に低下した
領域ｃで、安定したスイッチ素子のスイッチング制御が
行われていることを示す波形図である。

【図９】フライバックコンバータの主要回路構成の一例
を示す回路図である。

【図１０】提案例のフライバックコンバータを示す回路
図である。

【図１１】図１０に示す回路の主要な回路構成部の動作
波形を示すタイムチャートである。

【図１２】一般的な定電圧出力のＤＣ−ＤＣコンバータ
と定電流出力のＤＣ−ＤＣコンバータの各定電流一定出
力電圧特性をそれぞれ示すグラフである。

【符号の説明】 １ 制御回路 ５，１３，１４，１８，２６ ダイオード ７，８，１１，１５，２０，２１ 抵抗体 １０ トランジスタ素子 １２ 直流バイアス電源 １６，２５ コンデンサ １７，２４ インバータ素子 ２２ ＮＯＲゲート ２８ インピーダンス可変回路 Ｑ スイッチ素子 Ｖin 入力電圧 ＮＳ 補助コイル

Claims (2)

【特許請求の範囲】
1. 【請求項１】 スイッチ素子のオン・オフ動作に同期し
   て直流の入力電圧を利用したＬＣ共振を行いスイッチ素
   子のオフ期間に一次側パルスを発生させ二次側にエネル
   ギーを出力する一次側回路と、上記スイッチ素子にオン
   ・オフ動作を制御するパルス制御信号を出力する発振回
   路とを有し、上記二次側から出力する電流又は電圧を安
   定化する方向に上記発振回路から出力するパルス制御信
   号のオン期間を可変制御する構成を備えるＤＣ−ＤＣコ
   ンバータにおいて、上記スイッチ素子に印加される前記
   一次側パルスの印加電圧を直接的又は間接的に検出する
   印加電圧検出回路が設けられ、上記発振回路から出力さ
   れるパルス制御信号のレベルがローレベルであるスイッ
   チ素子のオフ期間に、上記一次側回路から二次側へのエ
   ネルギーの出力が終了してスイッチ素子の一次側パルス
   印加電圧が低下し上記印加電圧検出回路から検出出力さ
   れる検出電圧が設定のしきい値電圧に達した以降に、上
   記発振回路の出力パルス制御信号レベルをローレベルか
   らハイレベルに反転させてスイッチ素子をオンさせるゼ
   ロ電圧スイッチング制御回路が設けられており、前記一
   次側パルスの等価的なＡＣゼロ電圧領域内に上記しきい
   値電圧を設定して上記ゼロ電圧スイッチング制御回路に
   与えるしきい値電圧設定回路が設けられていることを特
   徴とするＤＣ−ＤＣコンバータ。
2. 【請求項２】 発振回路は論理素子を有するマルチバイ
   ブレータにより構成されていることを特徴とする請求項
   １記載のＤＣ−ＤＣコンバータ。